JPS62298133A - 半導体基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置製造用の半導体基板に関
し、特に、スクライブ領域上に各種のパターンを設けた
半導体基板に適用して有効な技術に関するものである。

〔従来の技術〕

半導体集積回路装置の製造は、通常法のようにして行わ
れる。すなわち、まず半導体基板（半導体ウェハ）に同
種の半導体集積回路装置を多数同時に作り込み、次いで
半導体基板の状態でプローブ検査を行って良品チップを
選別した後、半導体基板をスクライブすること４弓より
個々の半導体チツブに分割する。この場合、スクライブ
は、半導体集積回路装置を構成するチップ領域の間に設
けられたスクライブ領域に沿って１例えばダイヤモンド
カッタにより半導体基板を切断することにより行われる
。

ところで、近年、高集積度の半導体集積回路装置製造用
半導体基板においては、例えば縮小投影露光装置による
露光時のターゲットとなるパターンや特性チェックのた
めの所定パターンを前記スクライブ領域に設けることに
より、有効チップ数を増加させ、半導体基板の面積を有
効利用する試みが多くなされるようになった。

本発明者は、このようなスクライブ領域に所定パターン
を設けた半導体集積回路装置製造用半導体基板について
検討した。以下は公知とされた技術ではないが、本発明
者によって検討された技術であり、その概要は次のとお
りである。

すなわち、半導体集積回路装置の製造プロセスにおいて
は、半導体集積回路装置が作り込まれた半導体基板上に
パッシベーション膜を形成した後、この上にさらに例え
ばポリイミド樹脂膜を形成することがある。このように
ポリイミド樹脂膜を形成するのは、樹脂モールド時にお
ける樹脂中のフィラーによる衝撃をこのポリイミド樹脂
膜で緩和することにより、パッシベーション膜等にクラ
ックが発生するのを防止して信頼性向上を図ること等の
ためである。

このポリイミド樹脂膜は、スクライブ時にカッタがこの
ポリイミド樹脂膜に接触す・るのを防止するために、チ
ップ領域上にのみ残す必要がある。

また、チップ領域に隣接する部分のスクライブ領域にお
いては、プローブ検査の時に不良チップ上に落とされる
インクが隣りのチップに流れるのを防止するため、前記
ポリイミド樹脂膜及びパッシベーション膜を部分的にエ
ツチング除去して半導体基板を部分的に露出させること
によりこの部分に溝を設けた構造とする必要がある。こ
のために。

前記パッシベーション膜を形成した後に次のようなプロ
セスが必要とされる。

すなわち、例えばリンシリケートガラス（ＰＳＧ）膜の
上に５ｉ３Ｎａ膜を設けた二層構造のパッシベーション
膜を半導体基板上に形成した後、前記５Ｌ３Ｎ４膜のう
ちの前記溝を形成すべき部分を選択的にエツチング除去
してこの部分に前記ＰＳＧ膜を露出させる。次にこの状
態で全面にポリイミド樹脂膜を塗布した後、チップ領域
上にあるこのポリイミド樹脂膜のみを残して他の部分を
エツチング除去する。この後、前記露出した部分のＰＳ
Ｇ膜を選択的にエツチング除去して溝を形成する。

なお、スクライブされる領域上の絶縁膜を、スクライブ
に先立って予め除去する技術が、例えば、特開昭５２−
１５４３９１号公報に示されている。

〔発明が解決しようとする問題点〕

しかしながら、前記溝の幅は例えば４μｍ程度と小さい
ｈに、スクライブ領域の中央部においては、フィールド
絶縁膜の上に層間絶縁膜及びパッシベーション膜が設け
られた構造となっているために段差が極めて大きい。こ
のため、前記ポリイミド樹脂膜のエツチング時に前記溝
の底部の端部にエツチング残りが生じ、これが前記ＰＳ
Ｇ膜のエツチング時に異物の発生の原因となり、結果と
して半導体集積回路装置の製造歩留まりの低下をもたら
してしまうという問題があった。

本発明の目的は、チップ領域を保護するための保護膜の
エツチング時に生ずるエツチング残りに起因する歩留ま
り低下を防止することが可能な技術を提供することにあ
る。

本発明の前記ならびにその他の目的と新規な特徴は、本
明ｊ（１書の記述及び添付図面によって明らかになるで
あろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、溝の幅を大きくしている。また、溝を構成す
るスクライブ領域端部において、フィールド絶縁膜、ｐ
！１間絶間膜縁膜パッシベーション膜の端部が同一紙上
にならない様に各々をずらして段差を小さくしている。

〔作　用〕

上記した手段によれば、溝の幅が大きく段差が小さいの
で保護膜のエツチング残りの発生が効果的に防止され、
このため異物による歩留まり低下を防止することができ
る。

〔実施例〕

以下、本発明の構成について、一実施例に基づき図面を
参照しながら説明する。

なお、全回において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省略する。

第１図は、本実施例による半導体集積回路装置製造用半
導体基板の要部を示す平面図である。

第１図に示すように、本実施例においては１例えばｒｌ
型Ｓｉ（シリコン）ウェハーのような半導体基板１に多
数のチップ領域１ａが設けられ、これらがスクライブ領
域１ｂにより互いに分離されている。スクライブ時には
、このスクライブ領＃１ａに沿って例えばダイヤモンド
カッタで半導体基板１を切断することにより個々のチッ
プに分割される。このスクライブ領域ｌｂ上には、例え
ば縮小投影露光装置による露光時のターゲットや特性チ
ェックのための所定パターン２が設けられている。

第２図は第１図のＡ−Ａｍの断面図である。この第２図
に示すように、チップ領域１ａとスクライブ領域１ｂの
中央部とにおける半導体基板１の表面には、例えば選択
酸化により形成された例えばＳ上０２膜のようなフィー
ルド絶縁膜３が設けられている。このフィールド絶縁膜
３で囲まれた活性領域中には１例えばＰウェル４及び「
１゛゛拡散層５．６が設けられている。このイ型拡散層
６とＰウェル４との間及びこのＰウェル４と半導体基板
１との間にはそれぞれビルトイン電位差が存在し。

これによって半導体基板１内に正または負イオンが侵入
するのを効果的に防止することができる。

前記フィールド絶縁膜３及び前記活性領域の一部の上に
は、例えばＰＳＧ膜やＳｉＯ２膜のような層間絶縁膜７
が設けられている。また、この層間絶縁膜７及び半導体
基板１上には、前記ｎ゛型被拡散！ｊ５と接続されてい
る例えばＡ１膜のような金属膜８が設けられている。こ
の金属膜８は、チップ嶺域１ａの外周部の全周に亘って
設けられ、この金査膜８によって、半導体基板１への不
純物の侵入を防止することができると共に、半導体基板
１の電位の安定化を図ることができる。また、この金属
膜８及びフィールド絶縁ＩＩ！ｉ３等の上には、例えば
ＰＳＧ膜９及びＳｉ３Ｎ４膜１０から成る二層構造のパ
ッシベーション膜１１が設けられている。

このパッシベーション膜１１は、スクライブ領域ｌｂ上
の層間絶縁膜７の端部と金属膜８の端部との間の領域の
ほぼ中央部が開口され、この部分に溝１２が設けられて
いる。これによって、この溝１２の両側の段差をいずれ
も小さくすることができろ。この溝１２の幅は大きく選
ばれ、例えば８１１　ｍ程度に選ばれる。また、溝を構
成するスクライブ領域端部において、フィールド絶縁膜
２層間絶縁膜及びパッシベーション膜の端部が同一線上
にならない様に各々をずらして段差を小さくする。これ
によって、溝１２を形成するためにこの１が１２を形成
すべき部分のＳｉ３　Ｎ　４＠　１０をエツチングし、
次いで全面に例えばポリイミド樹脂膜のような保護膜１
３を塗布し、次いでチップ領域ｌａ上にのみこの保護膜
１３を残すためのエツチング時に、Ｂで示す位置に例え
ばポリイミド樹脂のエツチング残りが生ずることがない
、このため、前記溝１２を形成すべき部分の前記ＰＳＧ
膜９をエツチングする時に、前記エツチング残りによる
異物の発生を生ずることがない。従って、異物に起因す
る半導体集積回路装置の製造歩留まりの低下を防止する
ことができる。また、前記保護膜１３により、樹脂モー
ルド時の樹脂中のフィラーによる！Ｉ撃を緩和すること
ができ、このためパッシベーション膜１１等にクラック
が発生するのを防止することができる。

以上、本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。

例えば、前記溝１２の幅やその位置は、必要に応じて上
述の実施例と異なる幅、位置としてもよい、また、本発
明は各種の半導体集積回路装置の製造に適用可能である
。

〔発明の効果〕

本項において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば。

下記のとおりである。

すなわち、チップ領域上に保護膜を形成するためのエツ
チング時にエツチング残りが生ずるのを効果的に防止す
ることができ、このため異物による歩留まり低下を防止
することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例による半導体集積回路装置
製造用半導体基板の要部平面図、第２図は、第１図のＡ
−Ａ線の断面図である。 図中、１・−・半導体基板、１ａ・・・チップ領域、１
ｂ・・・スクライブ領域、２・・・パターン、３・・・
フィールド絶縁膜、４・・・Ｐウェル、５．６・・・ｎ
゛型抵拡散層７・・・層間絶縁膜、８・・・金属膜、９
・・・ＰＳＧ膜、ｌＯ・・・Ｓｉ、　Ｎ４　ｆｉ、１１
・・・パッシベーション膜、１２・・・溝、１３・・・
保護膜である。 第　　１　　図 第　　２　　図

Claims (1)

1. 【特許請求の範囲】 １、それぞれ半導体集積回路装置を構成する複数のチッ
   プ領域がスクライブ領域により互いに分離されて半導体
   基板に設けられ、前記スクライブ領域上に所定パターン
   が設けられていると共に、前記チップ領域に隣接する部
   分の前記スクライブ領域において前記半導体基板が部分
   的に露出するように溝が設けられた構造を有し、前記ス
   クライブ領域に沿って前記半導体基板を切断することに
   より複数の半導体集積回路装置を得るようにした半導体
   集積回路装置製造用半導体基板であって、前記溝の幅を
   大きくしたことを特徴とする半導体集積回路装置製造用
   の半導体基板。 ２、前記チップ領域の上に保護膜を設けたことを特徴と
   する特許請求の範囲第１項記載の半導体基板。 ３、前記保護膜がポリイミド樹脂膜であることを特徴と
   する特許請求の範囲第２項記載の半導体基板。 ４、前記溝に対応する部分の前記半導体基板中に拡散層
   を設けたことを特徴とする特許請求の範囲第１項〜第３
   項のいずれか一項記載の半導体基板。