JP3634596B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の配線の配置に関し、特にスパッターによって設けられるＡｌの配線に関する。就中バイポーラーＩＣのステップカバーレッジによる信頼性の低下を防止する配置に関する。
【０００２】
【従来の技術】
従来の、ファインパターンを有する半導体装置では、夫々の機能素子を設計にしたがって電気的に接続するために、スパッターでＡｌを用いた配線が一般的であったが、種々の不都合を生じてきた。
パターンを小さくするために酸化膜に設けるコンタクトホールやＡｌなどＩＣを構成する種々の構成要素を小さくする事が要求されてきた。即ち、酸化膜やＡｌを薄くしたり、それに従って各回路素子を接続するためのコンタクトホールは、ドライエッチで急峻な立ち上がりを持つ断面構造に変化させてきた。又Ａｌを付着する方法としては、ターゲットから飛び出したＡｌ粒子の平均自由時間が短いことから衝突、散乱を起こしてＡｌの回り込みが良いとされているスパッターが実用化して用いられている。
【０００３】
近年のＩＣにおいてＭＯＳ ＩＣにあっては当然の事ながら、リニアー型バイポーラーＩＣにおいても、ファインパターン化が要求されてきている。又、信頼性に関する項目が当然の事ながら製品のファインパターン化と声を同じくして要求されるようになって来た。
しかしながら、スパッターには避ける事の出来ない方向性のあるステップカバーレッジの問題がある。これを解消するにはコンタクトホールの形状を立ち上がりの緩い断面構造とする事が容易で確実であるがファインパターン化の方向に逆行するという矛盾を含んでいる。即ちコンタクトホールはぎりぎりの大きさであるのに、絶縁膜、具体的には酸化膜の表面側の穴径を広くするか、半導体基板側の穴径を大きくするしかないのである。又これを実現するためには、ドライエッチの方法を等方的な機能を持たせるように条件を設定するか、複数回エッチングを行ってドライエッチのみならずウェットエッチも併用する方法を採用せねばならない。
【０００４】
更には、スパッターであってもＡｌの厚さを非常に厚くしてステップカバレッジの影響を除去してしまうことも出来るが、不必要な部分をエッチングする段になって切れない不都合を起こしてしまうし、付加的加熱処理をしなければならない。これも又、ＩＣのファインパターン化に逆行するものである。
即ちコンタクトホールの大きさを小さくしたために、方向性を持つＡｌのスパッターで十分には付着しない脆弱辺を有する領域の発生が認められる。
【０００５】
通常バイポーラーＩＣ、特にリニアーＩＣの配線の種類には、直線、終端、分岐、交差、曲折などの配置の種類がある。図に従って、コンタクトホールとＡｌの配線についての関係を説明する。図２のＡは終端配線を示し回路素子の取り出しを希望する領域の絶縁物膜に穿孔しコンタクトホール１１を設け、これを覆うコンタクト部（コンタクトホールと平面図上は同一の１１であるので省略する。以下同じ）、マスクズレが生じてもコンタクトホールの露出を防止する重畳部１２とこの重畳部１２に電気的物理的に接続された配線部１３を設けて回路配線となしている。当然のことであるがコンタクトホール１１は電気的に回路構成素子の所望領域に電気的に接続されており、配線部１３は次のコンタクトホール或いは他の回路配線と直線的に接続されたり分岐、交差、曲折などに配線されてＩＣの終端電極（パッド）まで延びている。図２のＢは分岐配置を示し、図２のＣは曲折配置を示している。これらも図２のＡと同様にコンタクトホール１１と、コンタクト部と、重畳部１２と、配線部１３で回路配線が構成されており、その差は基本的に交差しているか曲折しているかだけの差である。
【０００６】
これらの回路配線は、例えば３μｍのパタ−ンルールで設計したものであれば、コンタクトホールのサイズは５μｍ角、重畳部の幅は２μｍを有しているが、場所によっては長方形のホールが設計されている場合もある。本例であればＡｌの配線部の線幅は、９μｍである。
【０００７】
【発明が解決しようとする課題】
スパッター装置にはその構成上、その原理上セットされた複数のウエーファーのある方向にステップカバレッジが悪くなる方向と領域がある。その方向で影響を受ける辺の一例を図２には、太い線で示してあり、即ち、前述したステップカバレッジに対し脆弱辺である。この脆弱辺の方向は、ウエーファーの一方向であり量産ラインにおいては、ウエーファーに設けられたファセットと称する位置決めの切り欠けに対し直角又は平行である。ＩＣに転写されるパターンはやはりこれに対し直角又は平行になるように管理されており又、生産ラインの設備装置はこの約束に従って一般的には統一されている。ところが今問題にしている方向は装置の構成によって実際の方向は全てに適用されなくてコンタクトホールの一つの辺、脆弱辺の方向に限定されるのである。
【０００８】
しかもこのようにステップカバリッジの悪い辺を持つコンタクトホールの出現する範囲はウエーファー周辺５乃至１０ｍｍの範囲が多い。例えば１０ｍｍ角のＩＣだと仮定すれば６インチサイズのウエーファーでは略５乃至１０ヶのチップにそのような不都合が起こり得るのである。しかも周辺部である故をもって歩留は悪く、結局一枚のウエーファーでは僅か３乃至５個のＩＣが危険要素を持つことになる。
【０００９】
更に工業としての問題点は、これが原因によって起きる信頼性の低下事故は、ＩＣの生産工程では、基本的には除くことの出来ない不良である。即ち、ほんの僅かの厚さで電気的につながっているので、初期不良とはならず、使用条件で動作する内に熱的ストレスなどによりエレクトロマイグレーションを発生させ断線に至ってしまうのである。前述した具体的数値例を用いて説明すれば、コンタクトホールの考えられる最悪のケースでは、９μｍの線幅の内脆弱辺の分の５μｍが薄くなって切れてしまうので実質的には４μｍしか配線部が電気的に効果しないのである。
【００１０】
僅かな比率の不良を含んだ良品の中からこれを選び出すことは、抜き取り検査では意味がない。又、エージングでスクリーニングしようとしても時間が掛かり過ぎる事と、真の良品をも不良としてしまう不都合があった。
【００１１】
【課題を解決するための手段】
本発明は、上述した従来の課題に鑑みてなされたものであり、コンタクトホールと金属配線のレイアウトを合理的に配置することによって、この種の事故を除去したものであり、また、どのような特性を要求されるＩＣであっても、どのような仕様のＩＣであっても信頼性の向上が期待できる、いわばパターンルールの整合性に関するものである。
【００１２】
【発明の実施の形態】
本発明を図１のＡ乃至１のＣを参照して説明する。図面において使用された引き出し線による番号は全て一致している。図１のＡは、図２のＡの終端配置のケースに本発明を適用したものであり、絶縁膜に穿孔して設けられたコンタクトホール１と、これを覆って設けられたコンタクト部、これより広げて設けられマスクズレを吸収する重畳部２と、この重畳部に電気的物理的に接続され図面上では点線でその領域を示している冗長領域部３（以下図面上では同じく点線で示す）と、配線部４とで回路配線が構成されている。図１のＢは、図２のＢに対応するものである。即ち、コンタクトホール１、重畳部２、冗長領域部３、配線部４よりなる回路配線である。この実施例の場合は、冗長領域３をＴ字型の部分に段差を付ける形となるが一カ所の変更であれば至極単純な例である。素子特性に影響を与えなければ本来あった配線部４より冗長領域部３の分だけ上下方向にずらせばよいこととなる。図１のＣはＬ字型の曲折タイプの回路配線であり、コンタクトホール１、重畳部２、冗長領域部３、配線部４で構成されている。
【００１３】
本発明は前記したようにコンタクトホールの一辺に存在するステップカバレッジの不具合を消去するためのパターンルールにも匹敵するものであるため、図１のＡの例では、脆弱部と反対の方向に配線部が延びていたとすればＡｌの断線或いはステップカバーレッジの悪い位置から後の配線に電流は流れないので、適用しても効果はなく本来のファインパターン化を阻害するものである。同様に図１のＣではＬ字型に延びた配線部が脆弱部の方向と反対の方向に延びている場合は必要がないのである。
【００１４】
【発明の効果】
本発明は、Ａｌのスパッターによるステップカバレッジの脆弱な方向に対しパターンとして対策したものである。即ち、脆弱辺に対して直角の方向に電流を迂回させて信頼性を高めるものであり、予め判った方向に存在する脆弱部に対応するものである。
【００１５】
前記した３μｍルールのパターンで５μｍ角のコンタクトホールと、２μｍ幅の重畳部を持った例に本発明を適用したものは、図１のＡの実施例であれば５μｍ×９μｍの配線回路の面積が増加する。図１のＢであれば９μｍ×５μｍの増加である。図１のＣであれば５μｍ×５μｍの増加だけで信頼性に安心感を与えることが出来る。このように理想的な配置をすれば僅かな増加のみで安心の信頼性を得る。このサイズについては大きい程良くはなるが無駄も多い。又配線自体には流れる理論的電流値に対して何倍かの余裕度を設計の段階で考慮されていることから、これらの数値自体には特に意味はなく設計者のセンスに任されることが多いが、究極的には本発明による方法でより安定した信頼性を得ることになる。
【００１６】
上記した通り本発明によれば、スパッター装置の特性と、ウエーファーに転写するパターンの位置関係によって生ずる、コンタクトホール周辺の脆弱領域を知り、その方向と配線の方向とで必要最低限の配線面積の増加により確実な信頼性増加に得ることが出来る。本発明はバイポーラーＩＣを例にとって記述したが、ＭＯＳＩＣ、ディスクリート トランジスターにおいても同様の症状に対する効果としては同じであることは言を待たないのである。
【図面の簡単な説明】
【図１】本発明を説明するための模式的平面図である。
【図２】従来例を説明するための模式的平面図である。

Claims (1)

1. 絶縁膜に穿孔されたコンタクトホールに、スパッターで設けられた配線金属と前記絶縁膜の断面形状により、前記配線金属のステップカバレッジによってその厚さが薄い脆弱辺を有するコンタクト部と、前記コンタクト部が設けられた前記コンタクトホールの近辺で終端、分岐、曲折を形成する配線部とを有する回路配線を持つ半導体装置において、
   前記回路配線は、前記コンタクト部より延長して前記コンタクトホール周辺に連続して設けられた重畳部と、前記脆弱辺が前記配線部の延在方向に配置され、前記コンタクト部の前記脆弱辺の隣接辺側に広がる前記重畳部に延在して設けられた冗長領域部とを有し、前記回路配線は、前記配線層から流れる電流の前記脆弱辺に流れるべき電流を前記冗長領域部で迂回可能となるように構成されていることを特徴とする半導体装置。

Images