JPH11135632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11135632A
JPH11135632A JP30056597A JP30056597A JPH11135632A JP H11135632 A JPH11135632 A JP H11135632A JP 30056597 A JP30056597 A JP 30056597A JP 30056597 A JP30056597 A JP 30056597A JP H11135632 A JPH11135632 A JP H11135632A
Authority
JP
Japan
Prior art keywords
contact hole
wiring
contact
semiconductor device
superposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30056597A
Other languages
English (en)
Other versions
JP3634596B2 (ja
Inventor
Katsuya Okabe
克也 岡部
Yoshinori Sato
喜規 佐藤
Hiroshi Koizumi
浩 古泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30056597A priority Critical patent/JP3634596B2/ja
Publication of JPH11135632A publication Critical patent/JPH11135632A/ja
Application granted granted Critical
Publication of JP3634596B2 publication Critical patent/JP3634596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ファインパターンの半導体装置に関して、半
導体領域の電気的接続を取り出すに際し、ステップカバ
レッジの発生し易い辺を有するコンタクトホールに対
し、電気的に弱い接続もしくは断線の防止を計る回路配
線の構造に関するものである。 【解決手段】 ステップカバレッジに対し脆弱な辺を持
つコンタクトホール1の全面に覆って設けられたコンタ
クト部と、それに延長してコンタクト部より拡大して設
けられた重畳部2と、脆弱辺に直交して流れる電流をこ
の辺を迂回して流れるように連続して設けられた冗長領
域部3と、これに電気的に接続されて成る配線部4とで
回路配線が構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
配線の配置に関し、特にスパッターによって設けられる
Alの配線に関する。就中バイポーラーICのステップ
カバーレッジによる信頼性の低下を防止する配置に関す
る。
【0002】
【従来の技術】従来の、ファインパターンを有する半導
体装置では、夫々の機能素子を設計にしたがって電気的
に接続するために、スパッターでAlを用いた配線が一
般的であったが、種々の不都合を生じてきた。パターン
を小さくするために酸化膜に設けるコンタクトホールや
AlなどICを構成する種々の構成要素を小さくする事
が要求されてきた。即ち、酸化膜やAlを薄くしたり、
それに従って各回路素子を接続するためのコンタクトホ
ールは、ドライエッチで急峻な立ち上がりを持つ断面構
造に変化させてきた。又Alを付着する方法としては、
ターゲットから飛び出したAl粒子の平均自由時間が短
いことから衝突、散乱を起こしてAlの回り込みが良い
とされているスパッターが実用化して用いられている。
【0003】近年のICにおいてMOS ICにあって
は当然の事ながら、リニアー型バイポーラーICにおい
ても、ファインパターン化が要求されてきている。又、
信頼性に関する項目が当然の事ながら製品のファインパ
ターン化と声を同じくして要求されるようになって来
た。しかしながら、スパッターには避ける事の出来ない
方向性のあるステップカバーレッジの問題がある。これ
を解消するにはコンタクトホールの形状を立ち上がりの
緩い断面構造とする事が容易で確実であるがファインパ
ターン化の方向に逆行するという矛盾を含んでいる。即
ちコンタクトホールはぎりぎりの大きさであるのに、絶
縁膜、具体的には酸化膜の表面側の穴径を広くするか、
半導体基板側の穴径を大きくするしかないのである。又
これを実現するためには、ドライエッチの方法を等方的
な機能を持たせるように条件を設定するか、複数回エッ
チングを行ってドライエッチのみならずウェットエッチ
も併用する方法を採用せねばならない。
【0004】更には、スパッターであってもAlの厚さ
を非常に厚くしてステップカバレッジの影響を除去して
しまうことも出来るが、不必要な部分をエッチングする
段になって切れない不都合を起こしてしまうし、付加的
加熱処理をしなければならない。これも又、ICのファ
インパターン化に逆行するものである。即ちコンタクト
ホールの大きさを小さくしたために、方向性を持つAl
のスパッターで十分には付着しない脆弱辺を有する領域
の発生が認められる。
【0005】通常バイポーラーIC、特にリニアーIC
の配線の種類には、直線、終端、分岐、交差、曲折など
の配置の種類がある。図に従って、コンタクトホールと
Alの配線についての関係を説明する。図2のAは終端
配線を示し回路素子の取り出しを希望する領域の絶縁物
膜に穿孔しコンタクトホール11を設け、これを覆うコ
ンタクト部(コンタクトホールと平面図上は同一の11
であるので省略する。以下同じ)、マスクズレが生じて
もコンタクトホールの露出を防止する重畳部12とこの
重畳部12に電気的物理的に接続された配線部13を設
けて回路配線となしている。当然のことであるがコンタ
クトホール11は電気的に回路構成素子の所望領域に電
気的に接続されており、配線部13は次のコンタクトホ
ール或いは他の回路配線と直線的に接続されたり分岐、
交差、曲折などに配線されてICの終端電極(パッド)
まで延びている。図2のBは分岐配置を示し、図2のC
は曲折配置を示している。これらも図2のAと同様にコ
ンタクトホール11と、コンタクト部と、重畳部12
と、配線部13で回路配線が構成されており、その差は
基本的に交差しているか曲折しているかだけの差であ
る。
【0006】これらの回路配線は、例えば3μmのパタ
−ンルールで設計したものであれば、コンタクトホール
のサイズは5μm角、重畳部の幅は2μmを有している
が、場所によっては長方形のホールが設計されている場
合もある。本例であればAlの配線部の線幅は、9μm
である。
【0007】
【発明が解決しようとする課題】スパッター装置にはそ
の構成上、その原理上セットされた複数のウエーファー
のある方向にステップカバレッジが悪くなる方向と領域
がある。その方向で影響を受ける辺の一例を図2には、
太い線で示してあり、即ち、前述したステップカバレッ
ジに対し脆弱辺である。この脆弱辺の方向は、ウエーフ
ァーの一方向であり量産ラインにおいては、ウエーファ
ーに設けられたファセットと称する位置決めの切り欠け
に対し直角又は平行である。ICに転写されるパターン
はやはりこれに対し直角又は平行になるように管理され
ており又、生産ラインの設備装置はこの約束に従って一
般的には統一されている。ところが今問題にしている方
向は装置の構成によって実際の方向は全てに適用されな
くてコンタクトホールの一つの辺、脆弱辺の方向に限定
されるのである。
【0008】しかもこのようにステップカバリッジの悪
い辺を持つコンタクトホールの出現する範囲はウエーフ
ァー周辺5乃至10mmの範囲が多い。例えば10mm
角のICだと仮定すれば6インチサイズのウエーファー
では略5乃至10ヶのチップにそのような不都合が起こ
り得るのである。しかも周辺部である故をもって歩留は
悪く、結局一枚のウエーファーでは僅か3乃至5個のI
Cが危険要素を持つことになる。
【0009】更に工業としての問題点は、これが原因に
よって起きる信頼性の低下事故は、ICの生産工程で
は、基本的には除くことの出来ない不良である。即ち、
ほんの僅かの厚さで電気的につながっているので、初期
不良とはならず、使用条件で動作する内に熱的ストレス
などによりエレクトロマイグレーションを発生させ断線
に至ってしまうのである。前述した具体的数値例を用い
て説明すれば、コンタクトホールの考えられる最悪のケ
ースでは、9μmの線幅の内脆弱辺の分の5μmが薄く
なって切れてしまうので実質的には4μmしか配線部が
電気的に効果しないのである。
【0010】僅かな比率の不良を含んだ良品の中からこ
れを選び出すことは、抜き取り検査では意味がない。
又、エージングでスクリーニングしようとしても時間が
掛かり過ぎる事と、真の良品をも不良としてしまう不都
合があった。
【0011】
【課題を解決するための手段】本発明は、上述した従来
の課題に鑑みてなされたものであり、コンタクトホール
と金属配線のレイアウトを合理的に配置することによっ
て、この種の事故を除去したものであり、また、どのよ
うな特性を要求されるICであっても、どのような仕様
のICであっても信頼性の向上が期待できる、いわばパ
ターンルールの整合性に関するものである。
【0012】
【発明の実施の形態】本発明を図1のA乃至1のCを参
照して説明する。図面において使用された引き出し線に
よる番号は全て一致している。図1のAは、図2のAの
終端配置のケースに本発明を適用したものであり、絶縁
膜に穿孔して設けられたコンタクトホール1と、これを
覆って設けられたコンタクト部、これより広げて設けら
れマスクズレを吸収する重畳部2と、この重畳部に電気
的物理的に接続され図面上では点線でその領域を示して
いる冗長領域部3(以下図面上では同じく点線で示す)
と、配線部4とで回路配線が構成されている。図1のB
は、図2のBに対応するものである。即ち、コンタクト
ホール1、重畳部2、冗長領域部3、配線部4よりなる
回路配線である。この実施例の場合は、冗長領域3をT
字型の部分に段差を付ける形となるが一カ所の変更であ
れば至極単純な例である。素子特性に影響を与えなけれ
ば本来あった配線部4より冗長領域部3の分だけ上下方
向にずらせばよいこととなる。図1のCはL字型の曲折
タイプの回路配線であり、コンタクトホール1、重畳部
2、冗長領域部3、配線部4で構成されている。
【0013】本発明は前記したようにコンタクトホール
の一辺に存在するステップカバレッジの不具合を消去す
るためのパターンルールにも匹敵するものであるため、
図1のAの例では、脆弱部と反対の方向に配線部が延び
ていたとすればAlの断線或いはステップカバーレッジ
の悪い位置から後の配線に電流は流れないので、適用し
ても効果はなく本来のファインパターン化を阻害するも
のである。同様に図1のCではL字型に延びた配線部が
脆弱部の方向と反対の方向に延びている場合は必要がな
いのである。
【0014】
【発明の効果】本発明は、Alのスパッターによるステ
ップカバレッジの脆弱な方向に対しパターンとして対策
したものである。即ち、脆弱辺に対して直角の方向に電
流を迂回させて信頼性を高めるものであり、予め判った
方向に存在する脆弱部に対応するものである。
【0015】前記した3μmルールのパターンで5μm
角のコンタクトホールと、2μm幅の重畳部を持った例
に本発明を適用したものは、図1のAの実施例であれば
5μm×9μmの配線回路の面積が増加する。図1のB
であれば9μm×5μmの増加である。図1のCであれ
ば5μm×5μmの増加だけで信頼性に安心感を与える
ことが出来る。このように理想的な配置をすれば僅かな
増加のみで安心の信頼性を得る。このサイズについては
大きい程良くはなるが無駄も多い。又配線自体には流れ
る理論的電流値に対して何倍かの余裕度を設計の段階で
考慮されていることから、これらの数値自体には特に意
味はなく設計者のセンスに任されることが多いが、究極
的には本発明による方法でより安定した信頼性を得るこ
とになる。
【0016】上記した通り本発明によれば、スパッター
装置の特性と、ウエーファーに転写するパターンの位置
関係によって生ずる、コンタクトホール周辺の脆弱領域
を知り、その方向と配線の方向とで必要最低限の配線面
積の増加により確実な信頼性増加に得ることが出来る。
本発明はバイポーラーICを例にとって記述したが、M
OSIC、ディスクリート トランジスターにおいても
同様の症状に対する効果としては同じであることは言を
待たないのである。
【図面の簡単な説明】
【図1】本発明を説明するための模式的平面図である。
【図2】従来例を説明するための模式的平面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 スパッターで設けられた配線金属と絶縁
    膜の断面形状により当該金属のステップカバレッジによ
    ってその厚さが薄い脆弱辺を持つコンタクトホールと、
    該コンタクトホールの近辺で終端、分岐、曲折を形成す
    る回路配線を持つ半導体装置において、前記スパッター
    で設けられた配線金属により前記コンタクトホールの全
    領域を覆ってなるコンタクト部と、該コンタクト部より
    延長して前記コンタクトホール周辺に連続して設けられ
    た重畳部と、前記コンタクトホールの重畳部に延在して
    設けられた脆弱辺に流れるべき電流を迂回させる冗長領
    域部と、該冗長領域部より電気的に接続されてなる配線
    部とで構成される回路配線を有することを特徴とする半
    導体装置。
JP30056597A 1997-10-31 1997-10-31 半導体装置 Expired - Fee Related JP3634596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30056597A JP3634596B2 (ja) 1997-10-31 1997-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30056597A JP3634596B2 (ja) 1997-10-31 1997-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH11135632A true JPH11135632A (ja) 1999-05-21
JP3634596B2 JP3634596B2 (ja) 2005-03-30

Family

ID=17886375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30056597A Expired - Fee Related JP3634596B2 (ja) 1997-10-31 1997-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3634596B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320442B1 (ko) * 2000-01-31 2002-01-15 박종섭 반도체 배선의 레이아웃 방법
KR100384805B1 (ko) * 1999-09-10 2003-05-22 가부시끼가이샤 도시바 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체
JP2010021366A (ja) * 2008-07-10 2010-01-28 Fujitsu Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384805B1 (ko) * 1999-09-10 2003-05-22 가부시끼가이샤 도시바 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체
KR100320442B1 (ko) * 2000-01-31 2002-01-15 박종섭 반도체 배선의 레이아웃 방법
JP2010021366A (ja) * 2008-07-10 2010-01-28 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JP3634596B2 (ja) 2005-03-30

Similar Documents

Publication Publication Date Title
US7271484B2 (en) Substrate for producing a soldering connection
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
JPWO2006097982A1 (ja) 半導体集積回路装置の製造方法
US6348742B1 (en) Sacrificial bond pads for laser configured integrated circuits
JPH07169807A (ja) 半導体ウェハ
JP2005277337A (ja) 半導体装置及びその製造方法
KR900002084B1 (ko) 반도체장치
US7682957B2 (en) Method of forming pad and fuse in semiconductor device
JPH11135632A (ja) 半導体装置
KR100268438B1 (ko) 복수의 퓨즈들을 갖는 반도체 메모리 장치
IE53794B1 (en) Large scale integration semiconductor device having monitor element and method of manufacturing the same
US7560805B2 (en) Semiconductor package and method of manufacturing the same
JP2001060567A (ja) 半導体装置の製造方法
JP2002093750A (ja) 半導体装置
JP2001118994A (ja) 半導体装置
US20230187289A1 (en) Semiconductor device and method of forming the same
JP3124085B2 (ja) 半導体装置
US11735522B2 (en) Semiconductor device including plurality of patterns
JPS62183134A (ja) 半導体装置
JP2842430B2 (ja) Tabテープ
JP2911980B2 (ja) 半導体集積回路装置
JPH09199565A (ja) プロセス監視回路
JPS62298133A (ja) 半導体基板
JP2534496B2 (ja) 半導体装置の製造方法
JPH01154532A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20041214

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20041224

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090107

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100107

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120107

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130107

LAPS Cancellation because of no payment of annual fees