KR100384805B1 - 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체 - Google Patents

반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체 Download PDF

Info

Publication number
KR100384805B1
KR100384805B1 KR10-2000-0053998A KR20000053998A KR100384805B1 KR 100384805 B1 KR100384805 B1 KR 100384805B1 KR 20000053998 A KR20000053998 A KR 20000053998A KR 100384805 B1 KR100384805 B1 KR 100384805B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
via contact
main
coverage
Prior art date
Application number
KR10-2000-0053998A
Other languages
English (en)
Other versions
KR20010030379A (ko
Inventor
마에노무네아끼
기무라겐지
세이도시까즈
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20010030379A publication Critical patent/KR20010030379A/ko
Application granted granted Critical
Publication of KR100384805B1 publication Critical patent/KR100384805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

비어(via) 컨택트와, 종단의 비어 컨택트에 접속하는 주배선과, 주배선의 배선 방향에 대해 평행한 방향으로 주배선의 종단에 계속하여 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 커버리지 배선을 갖는다. 커버리지 배선을 설치함으로써, 주배선의 종단에 있어서의 라운딩 현상의 발생을 억제할 수 있다. 비어 컨택트와 주배선과의 접촉 불량, 오픈 불량을 방지하여, 비어 컨택트 주변에 있어서 주배선의 선폭이 넓어지는 것을 억제한다. 비어 컨택트를 디자인룰에 위반하지 않고, 인접하여 배치할 수 있다.

Description

반도체 장치, 그 설계 방법, 및 그 설계 프로그램을 저장한 기록 매체{SEMICONDUCTOR DEVICE, DESIGN METHOD AND RECORDING MEDIA STORING DESIGN PROGRAM OF THE SAME}
본 발명은 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을 저장한 기록 매체에 관한 것으로, 특히 다층 배선 구조를 갖는 반도체 장치에 관한 것이다. 또한, 배선층간을 접속하는 비어 컨택트에 커버리지 배선을 포함하게 함으로써, 금속 배선의 미세화 및 집적도의 향상을 도모한 반도체 장치의 설계 기술에 관한 것이다.
최근, 반도체 집적 회로에 있어서, 미세 가공 기술은 급속하게 진보하고 있으며, 반도체 집적 회로의 패턴 치수는 축소되어 있다. 그러나, 이 패턴 치수의 축소에 따라, 패턴 형상으로 나타나는 폐해 요소가 두드러지게 된다.
금속 배선의 패턴 치수를 축소하면, 마스크 단계의 정밀도에 상관 없이, 리소그래피 공정에 있어서의 광 근접 효과가 두드러지게 나타난다. 예를 들면, 금속 배선의 종단에 라운딩 현상이 발생된다. 라운딩 현상이 발생된 금속 배선이 그 종단에 있어서 비어 컨택트를 통해 다른 배선층에 접속되어 있는 경우, 비어 컨택트와의 접속 면적이 감소하게 되거나 혹은 없어지게 되기 때문에, 금속 배선과 비어 컨택트와의 접촉 저항이 증대하거나, 혹은 금속 배선의 오픈 불량이 발생될 우려가 있다.
도 1은 종래 기술에 따른 금속 배선의 설계 패턴을 나타내는 평면도이다. 상층의 금속 배선(53, 54)의 종단에서 비어 컨택트(51, 52)를 통해 하층의 금속 배선(55, 56)에 접속되어 있다. 도 2는 도 1의 설계도에 따라 제조된 금속 배선을 나타내는 평면도이다. 도 3은 도 2의 설계 그리드 V2에 따른 단면도이다. 설계그리드는 각층의 금속 배선끼리 인접할 수 있는 최소의 간격을 나타낸다. 도 1에 도시한 바와 같이, 설계도에서의 금속 배선의 종단은 모나 있는 비어 컨택트 전면에 접하고 있다. 물론, 이 설계도에 따라서 형성되는 마스크도 종단이 모난 금속 배선의 패턴을 갖고 있다. 그러나, 도 1에 도시한 바와 같이. 금속 배선(53, 54)의 제조 공정 (리소그래피 공정)에 있어서, 광 근접 효과에 의해 금속 배선(53, 54)의 종단에서 라운딩 현상이 발생하게 된다. 그리고, 광 근접 효과가 더욱 증대되면, 도 3에 도시한 바와 같이, 화살표의 방향으로 금속 배선(53, 54)의 종단이 이동해 가서, 비어 컨택트(51, 52)와의 접속 면적이 감소해진다. 도 3의 점선은 설계 도면 상에서의 배선의 종단을 나타내고 있다.
일반적으로, 금속 배선과 비어 컨택트와의 접속 면적을 증대시키기 위해, OPC(Optical Proximity Correction)라 불리우는 마스크 묘화 데이터의 작성 단계에서 데이터 정정을 금속 배선의 종단에 넣는 방법이 이용된다. 그 하나의 방법으로서 비어 컨택트에 대해 전 방향으로 금속 배선의 커버리지를 늘리기 위해 보조 패턴을 부여하는 방법이 있다. 도 4는 비어 컨택트에 대해 금속 배선의 커버리지를 전 방향에 넣은 보정 패턴(58, 59)을 부여한 설계 패턴을 나타낸다. 도 3에 도시한 설계 패턴에 따라서 금속 배선을 형성함으로써, 금속 배선 종단의 라운딩 현상이 해소되어, 비어 컨택트와의 접속 면적을 증대시킬 수 있다.
그러나, 도 4에 도시한 보정 패턴(58, 59)을 부여하면, 비어 컨택트(51, 52)가 있는 부분의 금속 배선의 폭이 비어 컨택트(51, 52)가 없는 부분에 비하여 넓게 된다. 따라서, 도 4에 도시한 바와 같이, 인접하는 비어 컨택트(51, 52)사이의 설계 그리드 H2를 비워 배치할 필요가 있다. 또한, 비어 컨택트(51, 52)에 인접하는 설계 그리드 상에 다른 금속 배선 및 다른 비어 컨택트를 배치할 수 없게 된다. 혹은 설계 그리드의 간격을 보정 패턴(58, 59)만큼 넓힘으로써 상기 문제점이 해결된다. 그러나, 어떻게 하여도 보정 패턴(58, 59)에 의해 금속 배선의 집적도는 떨어지게 된다.
또한, 보정 패턴을 부여함으로써, 설계 패턴의 데이터량이 증가하기 때문에, 마스크 묘화 데이터의 제작에 시간이 걸려, 반도체 집적 회로의 개발 기간의 단축에 커다란 장해가 된다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 금속 배선과 비어 컨택트의 접촉 불량이 적고, 또한 집적도가 높은 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을 저장한 기록 매체를 제공하는 것이다.
본 발명의 다른 목적은 개발 기간을 단축시킨 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을 저장한 기록 매체를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제1 특징은 비어 컨택트와, 종단에 있어서 비어 컨택트에 접속하는 주배선과, 주배선의 배선 방향에 대하여 평행한 방향으로 주배선의 종단에 계속하며 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 커버리지 배선을 갖는 반도체 장치이다.
여기서, 「비어 컨택트」는 반도체 장치의 다층 배선 구조에 있어서, 상하로 인접하는 금속 배선층간을 전기적으로 접속하기 위해 층간막 중에 형성된 도체 플러그이다. 비어 컨택트의 평면 형상은 문제삼지 않는다. 사각형, 원형상 혹은 그 밖의 평면 형상이어도 상관 없다. 또한, 「주배선」은 반도체 장치에 있어서 칩 상의 기능 블록, 소자, 외부 단자간을 전기적으로 접속하고, 신호의 전달, 전력 공급을 위해 기능하는 금속 배선이다. 또한, 「커버리지 배선」은 「주배선」의 종단에 계속하여 배치되어 있으므로, 주배선에 전기적으로 접속되어 있다. 커버리지 배선은 구성 재료 제조 방법 및 제조 공정이 주배선과 동일한 것이 바람직하다. 커버리지 배선은 비어 컨택트의 주변 중, 주배선의 배선 방향에 평행한 방향으로 배치되어 있고, 종래와 같이 비어 컨택트 주변 전체에 걸쳐 커버리지된 보정 패턴과는 다른 것이다. 또한, 커버리지 배선의 평면 형상은 문제삼지 않는다. 사각형, 원 형상 혹은 그 밖의 형상이어도 상관 없다.
본 발명의 제1 특징에 따르면, 주배선의 배선 방향에 대해 평행한 방향에만 배선의 종단에 계속하여 배치된, 선폭이 주배선과 동일하거나 좁은 커버리지 배선을 설치함으로써, 광 근접 효과에 따라 발생하는 배선 종단의 라운딩이, 커버리지 배선으로 발생하고, 주배선의 종단에서의 발생을 억제할 수 있기 때문에, 비어 컨택트와 주배선과의 접촉 불량 혹은 오픈 불량을 방지할 수 있다. 또한, 비어 컨택트 주변에 있어서 주배선의 선폭이 넓어지는 것을 억제할 수 있기 때문에, 비어 컨택트에 인접하는 설계 그리드 혹은 그리드점 상에, 다른 주배선 혹은 다른 비어 컨택트를 디자인룰에 위반하지 않고, 배치할 수 있다. 따라서, 배선 및 비어 컨택트를 고밀도로 배치할 수 있게 되어, 집적도가 높은 배선의 레이아웃을 행할 수 있다.
본 발명의 제2 특징은 비어 컨택트와, 종단에 있어서 비어 컨택트에 접속하는 주배선과, 주배선의 배선 방향에 대하여 수직 방향으로 주배선의 종단에 계속하여 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 커버리지 배선을 포함하는 반도체 장치이다.
본 발명의 제2 특징에 따르면, 주배선의 배선 방향에 대하여 수직 방향으로 배선의 종단에 계속하여 배치된, 선폭이 주배선과 동일하거나 좁은 커버리지 배선을 설치함으로써, 광 근접 효과에 의해 발생하는 배선 종단의 라운딩이 커버리지 배선에서 발생하고, 주배선의 종단에서의 발생을 억제할 수 있기 때문에, 비어 컨택트와 주배선과의 접촉 불량 혹은 오픈 불량을 방지할 수 있다.
본 발명의 제3 특징은 자동 배치 툴을 이용하여 기능 블록 및 소자를 칩 상에 배치하는 단계와, 자동 배선 툴을 이용하여 N+1 배선층 및 N 배선층의 주배선과, N층 비어 컨택트 집합체를 배치하여, 기능 블록 및 소자간을 접속하는 금속 배선을 형성하는 단계를 포함하는 X층 배선 구조로 이루어진 반도체 장치의 설계 방법 이다. 또한, N층 비어 컨택트 집합체는 이하의 구성 요소로 이루어지는 것을 특징으로 한다.
(1) N+1 배선층과 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트
(2) N층 비어 컨택트 위 및 N+1 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 N층 비어 컨택트 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 N+1층 커버리지 영역
(3) N층 비어 컨택트 아래 및 N 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 N층 커버리지 영역
여기서,「N」은 X층 다층 배선 구조를 갖는 반도체 장치에 있어서, 0≤N≤X-l의 조건을 만족하는 임의의 자연수이다(X는 자연수임). 다만, N=O의 경우, N 배선층은 기판을 나타내고, N+1 배선층은 제1 배선층을 나타낸다. 반도체 장치 내의 모든 비어 컨택트, 즉 모든 N에 대해 N층 비어 컨택트가 상기 특징을 갖는 것이 바람직하다. 그러나, 설계자의 판단에 따라 특정한 배선층간의 비어 컨택트만이 상기 특징을 갖고 있어도 발명의 효과는 충분히 발휘된다.
본 발명의 제3 특징에 따르면, 커버리지 영역을 비어 컨택트 집합체에 포함시킴으로써, 주배선의 종단의 비어 컨택트 집합체와 접속하는 경우에, 금속 배선의 종단에서 발생하는 라운딩 현상은 커버리지 배선에서 발생하기 때문에, 주배선의 종단에서의 발생을 억제할 수 있다. 따라서, 비어 컨택트 집합체와 주배선과의 접촉 불량 혹은 오픈 불량을 방지할 수 있다. 또한, 비어 컨택트 집합체 주변에 있어서 주배선의 선폭이 넓어지는 것을 억제할 수 있기 때문에, 비어 컨택트 집합체에 인접하는 설계 그리드 혹은 그리드점 상에, 다른 주배선 혹은 다른 비어 컨택트 집합체를 디자인 룰에 위반하지 않고, 배치하는 것이 가능하다. 따라서, 금속 배선 및 비어 컨택트를 고밀도로 배치할 수 있어, 집적도가 높은 금속 배선의 레이아웃을 행할 수 있다. 또한, 금속 배선의 레이아웃 작업에 있어서, 자동 배선 툴에 제공되는 비어 컨택트의 정보에, 커버리지 영역을 미리 포함시킴으로써, 마스크 묘화 데이터의 작성 시에 커버리지 영역을 보정 패턴으로서 주배선에 부여하지 않게 되어, 설계 패턴의 데이터량이 증가하지 않게 된다. 마스크 묘화 데이터의 제작으로 시간을 단축하여, 반도체 장치의 개발 기간을 단축시킬 수 있다.
본 발명의 제4 특징은 자동 배치 툴을 이용하여 기능 블록 혹은 소자를 칩 상에 배치하는 단계와, 자동 배선 툴을 이용하여 N+1 배선층과 N 배선층의 주배선과, N층 비어 컨택트 집합체를 배치하여, 기능 블록 혹은 소자간을 접속하는 금속 배선을 형성하는 단계를 포함하는 X층 배선 구조로 이루어지는 반도체 장치의 설계 방법이다. 또한, N층 비어 컨택트 집합체는 이하의 구성 요소로 이루어지는 것을 특징으로 한다.
(1) N+1 배선층과 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트
(2) N층 비어 컨택트 위 및 N+1 배선층의 배선 방향에 대하여 90°방향 및 270°방향으로 N층 비어 컨택트로부터 연장하여 배치된 선폭이 주배선과 동일하거나 주배선보다 좁은 N+1층 커버리지 영역
(3) N층 비어 컨택트 아래 및 N 배선층의 배선 방향에 대해 90°방향 및 270°방향으로 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 N층 커버리지 영역
본 발명의 제4 특징에 의하면, 커버리지 영역을 비어 컨택트 집합체에 포함시킴으로써, 주배선의 종단에 있어서 비어 컨택트 집합체와 접속하는 경우에 금속 배선의 종단에서 발생하는 라운딩 현상이 커버리지 배선에서 발생하기 때문에, 주배선의 종단에서의 발생을 억제할 수 있다. 따라서, 비어 컨택트와 주배선과의 접촉 불량 혹은 오픈 불량을 방지할 수 있다. 또한, 금속 배선의 레이아웃 작업에 있어서, 자동 배선 툴에 제공되는 비어 컨택트의 정보에, 커버리지 영역을 미리 포함시킴으로써, 마스크 묘화 데이터의 작성시에 커버리지 영역을 보정 패턴으로서 주배선에 부여하지 않게 된다. 설계 패턴의 데이터량이 증가하지 않게 된다. 마스크 묘화 데이터의 제작에서 시간을 단축한다. 반도체 장치의 개발 기간을 단축시킬 수 있다.
본 발명의 제5 특징은, 자동 배치 툴을 이용하여, 기능 블록 혹은 소자를 칩 상에 배치하는 단계와, 자동 배선 툴을 이용하여 N+1 배선층과 N 배선층의 주배선과, N층 비어 컨택트 집합체를 배치하여, 기능 블록 혹은 소자 사이를 접속하는 금속 배선을 형성하는 단계를 포함하는 X층 배선 구조로 이루어지는 반도체 장치의 설계 프로그램을 저장한 기록 매체이다. 또한, N층 비어 컨택트 집합체는 이하의 구성 요소로 이루어지는 것을 특징으로 한다.
(1) N+l 배선층과 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트
(2) N층 비어 컨택트 위 및 N+1 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다 좁은 N+1층 커버리지 영역
(3) N층 비어 컨택트 아래 및 N 배선층의 배선 방향에 대하여 0°방향 및 l80°방향으로 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다도 좁은 N층 커버리지 영역
본 발명의 제6 특징은 자동 배치 툴을 이용하여 기능 블록 혹은 소자를 칩 상에 배치하는 단계와, 자동 배선 툴을 이용하여 N+1 배선층과 N 배선층의 주배선과, N층 비어 컨택트 집합체를 배치하여, 기능 블록 혹은 소자간을 접속하는 금속배선을 형성하는 단계를 포함하는 X층 배선 구조로 이루어지는 반도체 장치의 설계 프로그램을 저장한 기록 매체이다. 또한, N층 비어 컨택트 집합체는 이하의 구성 요소로 이루어지는 것을 특징으로 한다.
(1) N+1 배선층과 N 배선층을 전기적으로 접속하는 N층 비어 컨택트
(2) N층 비어 컨택트 위 및 N+1 배선층의 배선 방향에 대하여 90°방향 및 270°방향으로 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다도 좁은 N+1층 커버리지 영역
(3) N층 비어 컨택트 아래 및 N 배선층의 배선 방향에 대하여 90°방향 및 270°방향으로 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 주배선과 동일하거나 주배선보다도 좁은 N층 커버리지 영역
도 1은 종래 기술에 따른 금속 배선의 설계 패턴을 나타내는 평면도.
도 2는 도 1에 따라서 제조된 금속 배선 패턴을 나타내는 평면도.
도 3은 도 2의 설계 그리드 V2에 따른 단면도.
도 4는 비어 컨택트 주변 전체에 커버리지가 형성된 금속 배선을 나타내는 평면도.
도 5는 본 발명의 제1 실시예에 따른 반도체 장치의 금속 배선을 나타내는 평면도.
도 6은 도 5의 설계 그리드 V2에 따른 단면도.
도 7a는 도 5의 설계 그리드 H3에 따른 단면도.
도 7b는 도 5의 설계 그리드 H1에 따른 단면도.
도 8은 본 발명의 제1 실시예에 따른 반도체 장치의 설계 방법을 나타내는 평면도.
도 9는 도 8의 설계 그리드 V2에 따른 단면도.
도 10a는 도 8의 설계 그리드 H3에 따른 단면도.
도 10b는 도 8의 설계 그리드 H1에 따른 단면도.
도 11은 본 발명의 제1 실시예에 따른 반도체 장치의 설계 방법을 실현하는 컴퓨터 시스템의 개관을 나타내는 조감도.
도 12는 본 발명의 제2 실시예에 따른 반도체 장치의 금속 배선을 나타내는 평면도.
도 13은 도 12의 설계 그리드 V2에 따른 단면도.
도 14a는 도 12의 설계 그리드 H3에 따른 단면도.
도 14b는 도 12의 설계 그리드 H1에 따른 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 비어 컨택트
3 내지 6 : 주배선
7 내지 10 : 커버리지 배선(7∼10)
80 : 컴퓨터 시스템
81 : 플로피 디스크 드라이브
82 : CD-ROM 드라이브
83 : 플로피 디스크
84 : CD-ROM
85 : ROM
본 발명의 기타 목적 및 특징은 첨부 도면을 참조한 이하의 실시예를 통해 명백해질 것이며, 기술에서의 숙련자는 본 발명을 실시함으로써, 본 발명에서 언급하지 않았던 본 발명의 다양한 이점을 알 수 있을 것이다.
본 발명의 다양한 이점은 첨부하는 도면을 참조하여 설명될 것이다. 동일하거나 유사한 부분과, 구성 성분들에 적용되는 동일하거나 유사한 참조 부호들은 생략되거나 간략화될 것임을 유의하여야 할 것이다.
(제1 실시예)
도 5는 본 발명의 제1 실시예에 따른 반도체 장치의 금속 배선을 나타내는 평면도이다. 도 5에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 반도체 장치는 비어 컨택트(1, 2)와, 종단의 비어 컨택트(1, 2)에 접속하는 주배선(3∼6)을 갖는 반도체 장치로서, 주배선(3∼6)의 배선 방향에 대하여 평행한 방향에만 주배선(3∼6)의 종단에 계속하여 비어 컨택트(1, 2)로부터 연장하여 배치된, 선폭이 주배선(3∼6)과 동일하거나 주배선(3∼6)보다 좁은 커버리지 배선(7∼10)을 갖고 있다.
비어 컨택트(1, 2)는 반도체 장치의 다층 배선 구조에 있어서, 상하로 인접하는 금속 배선층을 전기적으로 접속하기 위해 층간막 중에 형성된 도체 플러그이다. 도 5에 도시한 바와 같이, 제1 실시예에 있어서 비어 컨택트는 제1 비어 컨택트(1)와, 제2 비어 컨택트(2)로 이루어진다. 제1 및 제2 비어 컨택트(1, 2)는 설계 그리드 상에 배치되어 있다. 설계 그리드는 각층의 금속 배선끼리 인접할 수 있는 최소의 간격을 나타내고, 도 5에서는 수직 방향의 설계 그리드(Vl∼V4) 및 수평 방향의 설계 그리드(H1∼H4)가 격자형으로 배열되어 있다. 수직 방향의 설계 그리드와 수평 방향의 설계 그리드가 교차하는 점을 그리드점이라 정의하면, 제1 비어 컨택트(1)는 그리드점(V2-H3) 상에 배치되고, 제2 비어 컨택트(2)는 그리드점(V2-H1) 상에 배치되어 있다. 또한, 제1 실시예에 있어서는 제1 및 제2 비어 컨택트의 직경이 주배선(3∼6)의 선폭과 동일한 경우에 대해 진술하지만, 본 발명은 비어 컨택트의 직경이 주배선의 선폭보다도 좁은 경우에 대해서도 통용 가능하다. 또한 도면 중에서는 간략적으로 사각형의 평면 형상으로 기재되어 있지만, 원형 혹은 그 밖의 평면 형상이어도 상관 없다.
주배선(3∼6)은 반도체 장치에 있어서 칩 상의 기능 블록 혹은 소자 사이를전기적으로 접속하고, 신호의 전달을 위해 기능하는 금속 배선이다. 도 5에 도시한 바와 같이, 제1 실시예에 있어서 주배선(3∼6)은 제1 N층 비어 컨택트(1)에 N+1 배선층에 있어서 접속하는 제1 N+1층 주배선(3)과, N 배선층에 있어서 접속하는 제1 N층 주배선(5)과, 제2 N층 비어 컨택트(2)에 N+1 배선층에 있어서 접속하는 제2 N+1층 주배선(4)과, N 배선층에 있어서 접속하는 제2 N층 주배선(6)을 포함한다. 모든 주배선(3∼6)은 종단에 있어서 N층 비어 컨택트(1, 2)에 접속되어 있다. 또한, 모든 주배선(3∼6)은 설계 그리드 상에 배치되어 있다. 또, 제1 실시예에 있어서, N은 X층 다층 배선 구조를 갖는 반도체 장치에 있어서, 0≤N≤X-1의 조건을 만족시키는 임의의 자연수이다. 단, N=0의 경우 N 배선층은 기판을 나타내고, N+1 배선층은 제1 배선층을 나타낸다. 또한, N 배선층과 N+1 배선층을 접속하는 비어 컨택트를 N층 비어 컨택트(1, 2)라 정의한다.
커버리지 배선(7∼10)은 금속 배선의 종단에 라운딩 현상이 생기더라도, 그 라운딩 현상이 커버리지 배선 내에만 생기게 하기 위한 금속 배선이다. 주배선(3∼6)의 종단에 계속하여 배치되어 있기 때문에, 주배선(3∼6)에 전기적으로 접속되어 있다. 또한, 커버리지 배선(7∼10)은 구성 재료, 제조 방법 및 제조 공정이 주배선(3∼6)과 동일한 것이 바람직하다. 커버리지 배선(7∼10)은 비어 컨택트(1, 2) 의 주변 사이에서, 주배선(3∼6)의 배선 방향에 평행한 방향으로 배치되어 있고, 종래와 같이 비어 컨택트 주변 전체에 걸쳐 커버리지하는 보정 패턴과는 다른 것이다. 또, 도 5에 있어서 커버리지 배선(7∼10)의 평면 형상을 사각형으로 기재하고 있지만, 이 형상에 한정되는 것은 아니며, 원형 혹은 그 밖의 형상이어도 상관 없다.
또한 커버리지 배선(7∼10)은 제1 실시예에 있어서, 제1 N+1층 주배선(3)의 종단에 계속하여 배치된 제1 N+1층 커버리지 배선(8)과, 제2 N+1층 주배선(4)의 종단에 계속하여 배치된 제2 N+1층 커버리지 배선(10)과, 제1의 N층 주배선(5)의 종단에 계속하여 계속된 제1 N층 커버리지 배선(7)과, 제2 N층 주배선(6)의 종단에 계속하여 접속된 제2 N층 커버리지 배선(9)으로 이루어진다. 도 5에 있어서는 N층 비어 컨택트(1, 2)에 접속하는 주배선(3∼6)의 종단을 전부 N층 비어 컨택트 (1, 2) 위에 배치하였지만, 본 발명은 모든 주배선의 종단이 N층 비어 컨택트(1, 2) 위에 배치되는 경우에 한정되는 것은 아니며, 4개의 주배선 (3∼6)에는 주배선의 도중에 비어 컨택트가 형성되어 있는 것이 포함되어 있어도 상관 없다. 중간에 비어 컨택트가 형성되어 있는 주배선에는 커버리지 배선이 배치되지 않는다.
도 6은 도 5의 설계 그리드 V2에 따른 단면도이다. 도 6에 도시한 바와 같이, 제1 N층 비어 컨택트(1) 위에, 제1 N+1층 주배선(3)의 종단이 배치되고, 제1 N층 비어 컨택트(1) 아래에, 제1 N층 주배선(5)이 배치되어 있다. 마찬가지로, 제2 N층 비어 컨택트(2) 위에, 제2 N+1층 주배선(4)의 종단이 배치되고, 제2 N층 비어 컨택트(2) 아래에, 제2 N층 주배선(6)이 배치되어 있다. 도 6에 도시한 단면은 N+1 배선층의 배선 방향에 따른 절단면이기 때문에, 제1 N+l층 주배선(3)의 종단에 계속하여 제1 N+1층 커버리지 배선(8)이 제1 N층 비어 컨택트(1)로부터 연장하여 배치되어 있다. 마찬가지로, 제2 N+1층 주배선(4)의 종단에 계속하여 제2 N+1층 커버리지 배선(10)이 제2 N층 비어 컨택트(2)로부터 연장하여 배치되어 있다.
도 7a는 도 5의 설계 그리드 H3에 따른 단면도이다. 또한, 도 7b는 도 6의 H1 그리드에 따른 단면도이다. 도 7a 및 도 7b에 도시한 단면은 N 배선층의 배선 방향에 따른 단면이기 때문에, 제1 N층 커버리지 배선(7)이 제1 N층 비어 컨택트(1) 아래에 배치된 제1 N층 주배선(5)의 종단에 계속하여 제1 N층 비어 컨택트(1)로부터 연장하여 배치되어 있다. 또한, 제2 N층 커버리지 배선(9)이 제2 N층 비어 컨택트(2) 아래에 배치된 제2 N층 주배선(6)의 종단에 계속하여 제2 N층 비어 컨택트(2)로부터 연장하여 배치되어 있다.
다음에, 제1 실시예에 따른 반도체 장치의 설계 방법에 대해 설명한다.
(1) 우선, 단계 S1에 있어서, 통상의 LSl의 자동 배치 툴을 이용하여, LSI를 구성하는 기능 블록 혹은 소자를 디잔인 룰에 위반하지 않고, 칩 상에 조밀하게 배치한다. 이 때, 각 기능 블록 등을 전기적으로 접속하는 금속 배선을 배치하기 위한 소정의 배선 스페이스가 각 기능 블록 등의 사이에 확보되어 있다.
(2) 다음에, 단계 S2에 있어서, 통상의 자동 배선 툴을 이용하여 소정의 배선 스페이스 상에, N+1 배선층 및 N 배선층의 주배선과, N+1 배선층과 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트를 배치하여, 각 기능 블록 등을 접속하는 금속 배선, 또한 입력 신호 및 출력 신호를 입출력 패드에 보내기 위한 배선 패턴을 형성한다.
여기서, 통상의 LSI의 금속 배선은 그 배선 방향이 각 배선층마다의 수직 방향 혹은 수평 방향 중의 어느 하나에 반드시 배선된다. 즉, 배선층이 결정되면 그 배선층에 형성되는 금속 배선의 배선 방향은 자동적으로 결정되게 된다. 자동 배선 툴을 이용하여 배치하는 N층 비어 컨택트는 N+1 배선층과 N 배선층을 접속하는 비어 컨택트이기 때문에, 접속되는 주배선의 배선 방향도 자동적으로 결정된다. 그래서, 단계 S2에 있어서, 자동 배선 툴을 이용하여 N층 비어 컨택트와 함께, N층 비어 컨택트와 접속되는 N 배선층 및 N+1 배선층의 주배선의 배선 방향에 평행한 방향으로, 커버리지 영역을 배치한다. 도 5에 도시한 바와 같은 커버리지 배선을 포함한 금속 배선을 자동 배선 툴에 의해 작성할 수 있다. 즉, 단계 S2에 있어서, N+l 배선층 및 N 배선층 주배선과, N층 비어 컨택트 집합체를 배치한다.
도 8은 본 발명에 따른 반도체 장치의 설계 방법에 의해 작성된 금속 배선의 평면 패턴을 나타낸다. 도 8에 도시한 바와 같이, N층 비어 컨택트 결합체는
(A) N+1 배선층과 N 배선층을 전기적으로 접속하는 N층 비어 컨택트(1, 2) 와,
(B) N층 비어 컨택트(1, 2) 위 및 N+1 배선층의 배선 방향에 대해 0°방향 및 180°방향으로 N층 비어 컨택트(1, 2)로부터 연장하여 배치된, 선폭이 주배선(3, 4)과 동일하거나 주배선(3, 4)보다도 좁은 N+1층 커버리지 영역(12, 14)과,
(C) N층 비어 컨택트(1, 2) 아래 및 N 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 N층 비어 컨택트(1, 2)로부터 연장하여 배치된, 선폭이 주배선(5, 6)과 동일하거나 주배선(3, 4)보다 좁은 N층 커버리지 영역(11, 13)을 포함하고 있다.
제1 실시예에 있어서, N층 비어 컨택트는 제1 N층 비어 컨택트(1)와, 제2 N층 비어 컨택트(2)로 이루어진다. 제1 N층 비어 컨택트(1) 위에는 제1 N+1층 커버리지 영역(12)이 N+1 배선층의 배선 방향으로 연장하여 배치되고, 제1 N층 비어 컨택트(1) 아래에는 제1 N층 커버리지 영역(11)이 N 배선층의 배선 방향으로 연장하여 배치되어 있다. 마찬가지로, 제2 N층 비어 컨택트(2) 위에는 제2 N+1층 커버리지 영역(14)이 N+1 배선층의 배선 방향으로 연장하여 배치되고, 제2 N층 비어 컨택트(2) 아래에는 제2 N층 커버리지 영역(13)이 N 배선층의 배선 방향으로 연장하여 배치되어 있다. 또한, 제1 N+1층 주배선(3) 및 제1 N층 주배선(5)이 그 종단에서 제1 N층 비어 컨택트(1)에 각각 접속하고 있고, 제2 N+1층 주배선(4) 및 제2 N층 주배선(6)이 그 종단에서 제2 N층 비어 컨택트(2)에 각각 접속하고 있다.
도 9는 도 8의 설계 그리드 V2에 따른 단면도이다. 도 9에 도시한 바와 같이, 제1 N층 비어 컨택트(1) 위에 제1 N+1층 커버리지 영역(12)이 배치된다. 제1 N층 비어 컨택트(1) 아래에 제1 N층 커버리지 영역(11)이 배치되어 있다. 마찬가지로, 제2 N층 비어 컨택트(2) 위에 제2 N+1층 커버리지 영역(14)이 배치되고, 제2 N층 비어 컨택트(2) 아래에 제2 N층 커버리지 영역(13)이 배치되어 있는 N+1 배선층부의 배선 방향에 따른 단면도인 도 9에 있어서, 제1 및 제2 N+1층 커버리지 영역(12, 14)이 제1 및 제2 N층 비어 컨택트(1, 2)의 양측으로 연장하여 형성되어 있지만, 제1 및 제2 N층 커버리지 영역(11, 13)은 연장하여 형성되어 있지 않다. 또한, 제1 N+1층 커버리지 영역(12)의 우측의 연장된 부분은 제1 N+1층 주배선(3)과 중첩되고, 제2 N+1층 커버리지 영역(14)의 좌측의 연장된 부분은 제2 N+1층 주배선(4)과 중첩되어 있다. 따라서, N+1 배선층의 배선 구조는 결과적으로 도 6에 도시한 것과 동일하게 된다.
도 10a는 도 8의 설계 그리드 H3에 따른 단면도이다. 또한 도 10b는 도 8의 H1 그리드에 따른 단면도이다. 도 10a에 도시한 바와 같이, 제1 N층 비어 컨택트(1) 아래에 제1 N층 커버리지 영역(11)이 배치되고, 제1 N층 비어 컨택트(1) 위에 제1 N+1층 커버리지 영역(12)이 배치되어 있다. 또한, 도 10b에 도시한 바와 같이, 제2 N층 비어 컨택트(2) 아래에 제2 N층 커버리지 영역(13)이 배치되고, 제2 N층 비어 컨택트(2) 위에 제2 N+1층 커버리지 영역(14)이 배치되어 있다. 도 lOa 및 도 10b는 N 배선층의 배선 방향에 따른 단면도이기 때문에, 제1 및 제 2 N층 커버리지 영역(11, 23)은 제1 및 제2 N층 비어 컨택트의 양측으로 연장하여 형성되어 있지만, 제1 및 제2 N+1층 커버리지 영역(12, 14)은 연장하여 형성되어 있지 않다. 또한, 제1 N층 커버리지 영역(11)의 좌측의 연장된 부분에는 제1 N층 주배선과 중첩되고, 제2 N층 커버리지 영역(13)의 우측의 연장된 부분에는 제2 N층 주배선(6)과 중첩되어 있다. 따라서, N 배선층의 배선 구조는 결과적으로 도 7a 및 도 7b에 도시한 것과 동일하게 된다.
이 반도체 장치의 설계 방법을 실행하기 위한 프로그램은 컴퓨터 판독 가능한 기록 매체에 보존하고 있어도 좋다. 이 기록 매체를 컴퓨터 시스템에 의해 판독시키고, 이 프로그램을 실행하여, 제1 실시예에 따른 반도체 장치의 설계 방법을 실현하는 것이 가능하다. 여기서, 기록 매체란 예를 들면, 반도체 메모리, 자기 디스크, 광 디스크, 광자기 디스크, 자기 테이프 등의 프로그램 기록이 가능한 여러가지의 매체이다.
도 11은 이들 기록 매체에 기록된 프로그램을 판독하고, 거기에 기술된 순서에 따라서, 일련의 설계 방법을 실현하는 컴퓨터 시스템(80)의 개관을 나타내는 조감도이다. 컴퓨터 시스템(80)의 본체 전방면에는, 플로피 디스크 드라이브(81), 및 CD-ROM 드라이브(82)가 설치되어 있고, 자기 디스크로서의 플로피 디스크(83), 또는 광 디스크로서의 CD-ROM(84)을 각 드라이브 입구에 삽입하여, 소정의 판독 조작을 행함으로써, 이들 기록 매체에 저장된 프로그램을 시스템 내에 인스톨할 수가 있다. 또한, 소정의 드라이브 장치(87)를 접속함으로써, 예를 들면 게임팩 등에 사용되어 있는 반도체 메모리로서의 ROM(85)이나, 자기 테이프로서의 카세트 테이프(86)를 이용하는 것이 가능하다.
제1 실시예에 따르면, N+1층 및 N층 커버리지 배선(7∼10) 혹은 N+1층 및 N층 커버리지 영역(11∼14)이 각각 N+1층 주배선(3, 4) 및 N층 주배선(5, 6)의 종단에 계속하여 배치되고, N층 비어 컨택트(1, 2)보다 연장하여 형성되어 있기 때문에, 금속 배선의 종단에 라운딩 현상이 생기더라도 N+1층 및 N층 커버리지 영역(11∼14)에서 라운딩 현상이 생기므로, N층 주배선(3, 4) 및 N층 주배선(5, 6)의 종단에서 발생하는 라운딩 현상을 억제할 수 있다.
또한, N+1층 커버리지 배선(8, 10) 혹은 N+1층 커버리지 영역(12, 14)은 설계 그리드 H2 측을 향해서 N층 비어 컨택트(1, 2)보다 연장하여 형성되어 있기 때문에, 제1 N층 주배선(5)과 제2 N층 주배선(6)은 설계 그리드 H2를 비우고, 설계 그리드 H1 및 설계 그리드 H3 상에 각각 배치할 필요가 있다. 그러나, 제1 및 제2 N층 주배선(5, 6)의 선폭은 제1 및 제2 N층 비어 컨택트(1, 2) 위에서도 넓어지지않기 때문에, 이 그리드 H2에는 다른 N층 주배선을 통과시킬 수 있다. 마찬가지로 설계 그리드 H4에도, 다른 제 N층 주배선을 통과시킬 수 있다.
또한, 제1 및 제2 N+l층 주배선(3, 4)의 선폭은 제1 및 제2 N층 비어 컨택트(1, 2) 위에 있어도 넓어지는 일이 없기 때문에, 제1및 제2 N+1층 주배선 (3, 4)이 배치된 설계 그리드 V2에 인접하는 설계 그리드(V1, V3)에, 다른 N+1층 주배선을 통과시킬 수 있다.
또한, 커버리지 배선(7∼10) 혹은 커버리지 영역(11, 14)이 N층 비어 컨택트로부터 연장하여 배치되어 있으므로, 3개의 그리드점(V1-H1, V 2-H2, V3-H3)에 다른 N층 비어 컨택트를 배치할 수 없다. 그러나, 비어 컨택트의 커버리지는 배선 방향이기 때문에 N층 비어 컨택트(1, 2)가 배치된 그리드점(V2-H1, V2-H3)의 교차하여 이웃하는 그리드점(Vl-H2, V3-H2, V1-H4, V3-H4)에 다른 비어 컨택트를 배치할 수 있다.
이와 같이, 주배선의 배선 방향에 대하여 평행한 방향으로 배선의 종단에 계속하여 배치된, 선폭이 주배선과 동일하거나 좁은 커버리지 배선을 설치함으로써, 금속 배선의 종단에 있어서 라운딩 현상이 발생하더라도, 그 라운딩 현상은 커버리지 배선에서 발생하고, 주배선의 종단에 있어서는 발생을 억제할 수 있기 때문에, 비어 컨택트와 주배선과의 접촉 불량 혹은 오픈 불량을 방지할 수 있다. 또한, 비어 컨택트 주변에 있어서 주배선의 선폭이 넓어지는 것을 억제할 수 있기 때문에, 비어컨택트에 인접하는 설계 그리드 혹은 그리드점 상에, 다른 주배선 혹은 다른 비어 컨택트를 디자인 룰에 위반하지 않고 배치할 수가 있다. 따라서, 금속 배선및 비어 컨택트를 고밀도로 배치할 수가 있어, 집적도가 높은 금속 배선의 레이아웃을 행할 수 있다. 또한, 금속 배선의 레이아웃 작업에 있어서, 자동 배선 툴에 제공하는 비어 컨택트의 정보에, 커버리지 영역을 미리 포함시킴으로써, 마스크 묘화 데이터 작성 시에 커버리지 영역을 보정 패턴으로서 주배선에 부여하지 않기 때문에. 설계 패턴의 데이터량이 증가하지 않고, 마스크 묘화 데이터의 제작에서 시간을 단축하여, 반도체 장치의 개발 기간을 단축시킬 수가 있다.
(제2 실시예)
본 발명의 제1 실시예에 있어서는 커버리지 배선 혹은 커버리지 영역이 주배선의 배선 방향에 대하여 평행한 방향으로 배치한 경우에 대해 진술하였지만, 주배선의 배선 방향에 대하여 수직 방향으로 커버리지를 배치하여도 상관 없다. 도 12는 본 발명의 제2 실시예에 따른 반도체 장치의 금속 배선을 나타내는 평면도이다.
도 12에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 반도체 장치는 비어 컨택트(1, 2)와, 종단에 있어서 비어 컨택트(1, 2)에 접속하는 주배선(3∼6)을 갖는 반도체 장치에 있어서, 주배선(3∼6)의 배선 방향에 대하여 수직 방향으로 주배선(3∼6)의 종단에 계속하여 비어 컨택트(1, 2)로부터 연장하여 배치된, 선폭이 주배선(3∼6)과 동일하거나 주배선(3∼6)보다 좁은 커버리지 배선(15∼l8)을 갖고 있다.
제2 실시예에 있어서, 비어 컨택트(1, 2)는 제1 N층 비어 컨택트(1) 및 제2 N층 비어 컨택트(2)로 이루어지고, 주배선(3∼6)은 제1 및 제2 N+1층 주배선(3, 4)과, 제1 및 제2 N층 주배선(5, 6)으로 이루어진다. 비어 컨택트(1, 2) 및주배선(3∼6)은 제1 실시예와 동일하므로, 그 설명을 생략한다.
또한, 커버리지 배선(15∼18)은 제1 N+1층 주배선(3)의 종단에 계속하여 배치된 제1 N+1층 커버리지 배선(16)과, 제2 N+1층 주배선(4)의 종단에 계속하여 배치된 제2 N+1층 커버리지 배선(18)과, 제1 N층 상배선(5)의 종단에 계속하여 배치된 제1 N층 커버리지 배선(15)과, 제2 N층 주배선(6)의 종단에 계속하여 접속된 제2 N층 커버리지 배선(17)으로 이루어진다. 도 12에 있어서는 N층 비어 컨택트 (1, 2)에 접속하는 주배선(3∼6)의 종단을 전부 N층 비어 컨택트(1, 2) 위에 배치하였지만, 본 발명은 모든 주배선의 종단이 N층 비어 컨택트(1, 2) 위에 배치되는 경우에 한정되는 것은 아니다. 도 l2 중의 4개의 주배선(3∼6)에는 주배선의 도중에 비어 컨택트가 형성되어 있는 것이 포함되어 있어도 상관 없다. 주배선(3∼6)의 도중에 비어 컨택트(1, 2)가 형성되어 있는 경우에, 주배선(3∼6)의 배선 방향에 수직 방향으로, 비어 컨택트(1, 2)로부터 연장하여 커버리지 배선(15∼18)을 형성하더라도 상관 없다. 또한, 도 12에 있어서 커버리지 배선(15∼18)의 평면 형상을 사각형으로 기재하고 있지만, 이 형상에 한정되는 것은 아니며, 원형 혹은 그 밖의 형상이어도 상관 없다.
도 13은 도 12의 설계 그리드 V2에 따른 단면도이다. 도 13에 도시한 바와 같이, 제1 N층 비어 컨택트(1) 위에, 제1 N+1층 주배선(3)의 종단이 배치되고, 제l N층 비어 컨택트(1) 위에, 제1 N층 주배선이 배치되어 있다. 마찬가지로, 제2 N층 비어 컨택트(2) 위에, 제2 N+1층 주배선(4)의 종단이 배치되고, 제2 N층 비어 컨택트(2) 아래에, 제2 N층 주배선(6)이 배치되어 있다. 설계 그리드 V2는, N 배선층의 배선 방향에 대해 수직 방향의 설계 그리드이며, 동시에 N층 주배선(5, 6)의 종단이 배치된 비어 컨택트(1, 2) 위의 설계 그리드이다. 따라서, 제1 N층 주배선(5)의 종단에 계속하여 제1 N층 커버리지 배선(15)이 제1 N층 비어 컨택트(1)로부터 연장하여 배치되어 있다. 마찬가지로, 제2 N층 주배선(6)의 종단에 계속하여 제2 N층 커버리지 배선(17)이 제2 N층 비어 컨택트(2)로부터 연장하여 배치되어 있다.
도 14a는 도 12의 설계 그리드 H3에 따른 단면도이다. 또한. 도 14b는 도 12의 설계 그리드 H1에 따른 단면도이다. 설계 그리드 H1은 N+1 배선층의 배선 방향에 대해 수직인 방향의 설계 그리드이고, 동시에 제1 N+1층 주배선(3)의 종단이 배치된 제1 N층 비어 컨택트(1) 위의 설계 그리드이다. 따라서, 제1 N+1층 주배선(3)의 종단에 계속하여 제1 N+1층 커버리지 배선(16)이 제1 N층 비어 컨택트(1)로부터 연장하여 배치되어 있다. 마찬가지로, 설계 그리드 H1은 N+1 배선층의 배선 방향에 대하여 수직 방향의 설계 그리드이고, 동시에 제2의 제N+1층 주배선(4)의 종단이 배치된 제2 N층 비어 컨택트(2) 위의 설계 그리드이다. 따라서, 제2 N+1층 커버리지 배선(18)은 제2 N+1층 주배선(4)의 종단에 계속하며 제2 N층 비어 컨택트(2)로부터 연장하여 배치되어 있다.
또한, 제2 실시예에 있어서도 제1 실시예와 마찬가지로, N층 비어 컨택트(1, 2)와 함께, N층 비어 컨택트(1, 2)와 접속되는 금속 배선의 배선 방향에 수직 방향으로 커버리지 영역을 미리 포함시켜 놓음으로써, 도 12에 도시한 바와 같은 커버리지 배선(15∼18)을 포함한 금속 배선을 갖는 반도체 장치를 자동 배선 툴에 의해설계할 수가 있다. 즉, 자동 배선 툴을 이용하여, N+1 배선층 및 N 배선층의 주배선(3∼6)과, N층 비어 컨택트 집합체를 배치한다. N층 비어 컨택트 집합체는 도 12에 도시한 바와 같이,
(A) N+1 배선층과 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트(1, 2) 와,
(B) N층 비어 컨택트(1, 2) 위 및 N+1 배선층의 배선 방향에 대하여 90°방향 및 270°방향에만 N층 비어 컨택트(1, 2)로부터 연장하여 배치된, 선폭이 주배선(3, 4)과 동일하거나 주배선(3, 4)보다 좁은 N+1층 커버리지 영역(16, 18)과,
(C) N층 비어 컨택트(1, 2) 아래 및 N 배선층의 배선 방향에 대하여 90°방향 및 270°방향으로 N층 비어 컨택트(1, 2)로부터 연장하여 배치된, 선폭이 주배선(5, 6)과 동일하거나 주배선(3, 4)보다 좁은 N층 커버리지 영역(15, 17)을 포함하고 있다.
여기서, 제2 실시예에 있어서, 커버리지 영역은 커버리지 배선과 같은 뜻이다. 또, 제2 실시예에 따른 반도체 장치의 설계 방법을 실행하기 위한 프로그램은 제1 실시예와 마찬가지로, 컴퓨터 판독 가능한 기록 매체에 보존하고 있어도 좋다. 이 기록 매체를 컴퓨터 시스템에 의해 판독시키고, 이 프로그램을 실행하여, 제2 실시예에 따른 반도체 장치의 설계 방법을 실현할 수 있다. 또한, 이들 기록 매체에 기록된 프로그램을 판독하고, 거기에 기술된 순서에 따라, 일련의 설계 방법을 실현하는 컴퓨터에 대해서도, 도 11에 도시한 것을 사용할 수 있다.
제2 실시예에 따르면, 제1 실시예와 마찬가지로 N+1층 및 N층 커버리지배선(15∼18)이 각각 N+1층 주배선(3, 4) 및 N층 주배선(5, 6)의 종단에 계속해서 배치되고, N층 비어 컨택트(1, 2)보다 연장하여 형성되어 있기 때문에, 금속 배선의 종단에 라운딩 현상이 생기더라도, N+1층 및 N층 커버리지 영역(15∼18)에서 라운딩 현상이 발생되기 때문에, N+1층 주배선(3, 4) 및 N층 주배선(5, 6)의 종단에서 발생하는 라운딩 현상을 억제하는 것이 가능하게 된다. 따라서, 비어 컨택트와 주배선과의 접촉 불량 혹은 오픈 불량을 억제할 수 있다. 또한, 금속 배선의 레이아웃 작업에 있어서, 자동 배선 툴에 제공되는 비어 컨택트의 정보에, 커버리지 영역을 미리 포함시킴으로써, 마스크 묘화 데이터 작성 시에 커버리지 영역을 정정 패턴으로서 주배선에 부여하지 않아, 설계 패턴의 데이터량이 증가하지 않고, 마스크 묘화 데이터의 제작으로 시간을 단축하여, 반도체 장치의 개발 기간을 단축시킬 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 금속 배선과 비어 컨택트의 접촉 불량이 적고, 또한 집적도가 높은 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을 저장한 컴퓨터 판독 가능한 기록 매체를 제공할 수 있다.
또한 본 발명에 따르면, 개발 기간을 짧게 한 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을 저장한 컴퓨터 판독 가능한 기록 매체를 제공하는 것이 가능하다.

Claims (9)

  1. 반도체 장치에 있어서,
    비어 컨택트와,
    종단에 있어서 상기 비어 컨택트에 접속하는 주배선과,
    상기 주배선의 상기 종단에 계속하여 상기 비어 컨택트로부터 연장하여 배치되고, 자신의 선폭이 상기 주 배선의 선폭을 넘지 않고 상기 주 배선의 선폭 이하가 되도록 상기 비어 컨택트에 접속된 커버리지 배선을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 커버리지 배선은 상기 주배선의 배선 방향에 대하여 평행한 방향으로 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 커버리지 배선은 상기 주배선의 배선 방향에 대해 수직 방향으로 배치되어 있는 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치의 설계 방법에 있어서,
    자동 배치 툴을 이용하여, 기능 블록 혹은 소자를 칩 상에 배치하는 단계와,
    자동 배선 툴을 이용하여, N+1 배선층 및 N 배선층의 주배선과, N층 비어 컨택트 집합체를 배치하고, 상기 기능 블록 혹은 상기 소자 사이를 접속하는 금속 배선을 형성하는 단계를 포함하고,
    상기 N층 비어 컨택트 집합체는
    상기 N+1 배선층과 상기 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트와, 상기 N층 비어 컨택트 위 및 상기 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 상기 주배선과 동일하거나 상기 주배선보다 좁은 N+1층 커버리지 영역과,
    상기 N층 비어 컨택트 아래 및 상기 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 상기 주배선과 동일하거나 상기 주배선보다 좁은 N층 커버리지 영역을 포함하는 것을 특징으로 하는 X층 배선 구조로 이루어지는 반도체 장치의 설계 방법.
  5. 제4항에 있어서, 상기 N+1층 커버리지 영역은 상기 N+1 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되고,
    상기 N층 커버리지 영역은 상기 N 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되어 있는 것을 특징으로 하는 반도체 장치의 설계 방법.
  6. 제4항에 있어서, 상기 N+1층 커버리지 영역은 상기 N+l 배선층의 배선 방향에 대하여 90° 방향 및 270°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되고,
    상기 N층 커버리지 영역은 상기 N 배선층의 배선 방향에 대하여 90°방향 및270°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되어 있는 것을 특징으로 하는 반도체 장치의 설계 방법.
  7. 반도체 장치의 설계 프로그램을 저장한 기록 매체에 있어서,
    자동 배치 툴을 이용하여, 기능 블록 혹은 소자를 칩 상에 배치하는 단계와,
    자동 배선 툴을 이용하여, N+l 배선층 및 N 배선층의 주배선과, N층 비어 컨택트 집합체를 배치하여, 상기 기능 블록 혹은 상기 소자간을 접속하는 금속 배선을 형성하는 단계를 포함하고,
    상기 N층 비어 컨택트 집합체는
    상기 N+1 배선층과 상기 N 배선층간을 전기적으로 접속하는 N층 비어 컨택트와,
    상기 N층 비어 컨택트 위 및 상기 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 상기 주배선과 동일하거나 상기 주배선보다 좁은 N+1층 커버리지 영역과,
    상기 N층 비어 컨택트 아래 및 상기 N층 비어 컨택트로부터 연장하여 배치된, 선폭이 상기 주배선과 동일하거나 상기 주배선보다도 좁은 N층 커버리지 영역을 포함하는 것을 특징으로 하는 X층 배선 구조로 이루어지는 반도체 장치의 설계 프로그램을 저장한 기록 매체.
  8. 제7항에 있어서, 상기 N+1층 커버리지 영역은 상기 N+1 배선층의 배선 방향에 대하여 0°방향 및 l80°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되고,
    상기 N층 커버리지 영역은 상기 N 배선층의 배선 방향에 대하여 0°방향 및 180°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되어 있는 것을 특징으로 하는 반도체 장치의 설계 프로그램을 저장한 기록 매체.
  9. 제7항에 있어서, 상기 N+1층 커버리지 영역은 상기 N+1 배선층의 배선 방향에 대하여 90° 방향 및 270°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되고,
    상기 N층 커버리지 영역은 상기 N 배선층의 배선 방향에 대하여 90°방향 및 270°방향으로 상기 N층 비어 컨택트로부터 연장하여 배치되어 있는 것을 특징으로 하는 반도체 장치의 설계 프로그램을 저장한 기록 매체.
KR10-2000-0053998A 1999-09-10 2000-09-14 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체 KR100384805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-257979 1999-09-10
JP25797999A JP4008629B2 (ja) 1999-09-10 1999-09-10 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
KR20010030379A KR20010030379A (ko) 2001-04-16
KR100384805B1 true KR100384805B1 (ko) 2003-05-22

Family

ID=17313872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0053998A KR100384805B1 (ko) 1999-09-10 2000-09-14 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체

Country Status (4)

Country Link
US (3) US6753611B1 (ko)
JP (1) JP4008629B2 (ko)
KR (1) KR100384805B1 (ko)
TW (2) TW576544U (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US7076750B1 (en) * 2001-02-06 2006-07-11 Advanced Micro Devices, Inc. Method and apparatus for generating trenches for vias
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
JP3977246B2 (ja) 2002-12-27 2007-09-19 富士通株式会社 半導体装置及びその製造方法
JP3924550B2 (ja) * 2003-05-22 2007-06-06 Ｎｅｃエレクトロニクス株式会社 半導体装置及びレイアウト装置及び方法並びにプログラム
JP2005093575A (ja) * 2003-09-16 2005-04-07 Nec Electronics Corp 半導体集積回路装置と配線レイアウト方法
JP4509521B2 (ja) * 2003-10-01 2010-07-21 東芝マイクロエレクトロニクス株式会社 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム
JP4481731B2 (ja) * 2004-06-07 2010-06-16 株式会社東芝 自動設計方法及び半導体集積回路
JP4768980B2 (ja) * 2004-10-28 2011-09-07 ルネサスエレクトロニクス株式会社 露光用マスク及び配線層マスクのパターン設計方法
JP2006165376A (ja) * 2004-12-09 2006-06-22 Fujitsu Ltd 電子装置及びその設計方法
JP4377342B2 (ja) * 2005-01-18 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
JP4602112B2 (ja) * 2005-02-17 2010-12-22 株式会社東芝 半導体集積回路の製造方法及び半導体集積回路
US7332812B2 (en) * 2005-04-14 2008-02-19 Infineon Technologies Ag Memory card with connecting portions for connection to an adapter
WO2007066411A1 (ja) * 2005-12-09 2007-06-14 Fujitsu Limited 半導体装置などの回路の設計装置、その設計方法、及びプログラム
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
WO2008020266A1 (en) * 2006-08-16 2008-02-21 Freescale Semiconductor, Inc. Method and apparatus for designing an integrated circuit
JP2008078467A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 特定用途向け半導体集積回路及びその製造方法
JP2008205122A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp 半導体装置およびその製造方法
US20080312845A1 (en) * 2007-05-14 2008-12-18 Abbott Diabetes Care, Inc. Method and apparatus for providing data processing and control in a medical communication system
JP5187309B2 (ja) * 2007-08-17 2013-04-24 富士通セミコンダクター株式会社 フォトマスクの形成方法および半導体装置の製造方法
WO2009084092A1 (ja) * 2007-12-27 2009-07-09 Fujitsu Limited マクロ用レイアウト検証装置及び検証方法
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices
WO2010041493A1 (ja) * 2008-10-10 2010-04-15 シャープ株式会社 照明装置およびそれを備えた液晶表示装置
CN101960583B (zh) 2009-02-17 2014-05-07 松下电器产业株式会社 半导体装置、基本单元以及半导体集成电路
JP2011014576A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体チップ、半導体ウエハ、及び半導体チップの製造方法
JP2010187005A (ja) * 2010-03-30 2010-08-26 Fujitsu Semiconductor Ltd 複数の配線層を有する半導体回路の端子層設定に用いられる端子延長用コンポーネント
US8421237B2 (en) * 2011-07-07 2013-04-16 Cisco Technology, Inc. Stacked memory layers having multiple orientations and through-layer interconnects
US10741489B2 (en) * 2011-09-19 2020-08-11 Texas Instruments Incorporated Rectangular via for ensuring via yield in the absence of via redundancy
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
KR102029645B1 (ko) * 2013-01-14 2019-11-18 삼성전자 주식회사 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법
KR102661932B1 (ko) 2016-12-16 2024-04-29 삼성전자주식회사 멀티플 패터닝 리소그래피를 위한 집적 회로, 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
US10964639B2 (en) 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651827A (en) * 1979-10-05 1981-05-09 Seiko Epson Corp Preparation of semiconductor device
JPH0737979A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08213576A (ja) * 1995-02-03 1996-08-20 Kawasaki Steel Corp 半導体装置
JPH10144797A (ja) * 1996-09-12 1998-05-29 Matsushita Electric Ind Co Ltd 半導体集積回路，その設計方法及び記録媒体
JPH11135632A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd 半導体装置
JPH11145137A (ja) * 1997-11-07 1999-05-28 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072257A (ja) * 1983-09-28 1985-04-24 Nec Corp 半導体集積回路
US4722060A (en) * 1984-03-22 1988-01-26 Thomson Components-Mostek Corporation Integrated-circuit leadframe adapted for a simultaneous bonding operation
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
JPS63237436A (ja) * 1987-03-26 1988-10-03 Toshiba Corp 半導体集積回路装置の配線方法
US5119313A (en) * 1987-08-04 1992-06-02 Texas Instruments Incorporated Comprehensive logic circuit layout system
US5014110A (en) * 1988-06-03 1991-05-07 Mitsubishi Denki Kabushiki Kaisha Wiring structures for semiconductor memory device
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
DE4115909C1 (ko) * 1991-05-15 1992-11-12 Siemens Ag, 8000 Muenchen, De
JPH05226331A (ja) 1991-10-04 1993-09-03 Toshiba Corp 半導体集積回路装置
JPH06314692A (ja) 1993-04-27 1994-11-08 Intel Corp 集積回路におけるビア／接点被覆範囲を改善する方法
US5581475A (en) * 1993-08-13 1996-12-03 Harris Corporation Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules
US5510999A (en) * 1993-10-06 1996-04-23 Nsoft Systems, Inc. Multiple source equalization design for gate arrays and embedded arrays
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
JPH08330434A (ja) * 1994-12-09 1996-12-13 Mitsubishi Electric Corp 半導体集積回路装置およびその配置配線方法並びにレイアウト方法
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
US5861673A (en) 1995-11-16 1999-01-19 Taiwan Semiconductor Manufacturing Company Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
JP2798049B2 (ja) 1996-03-28 1998-09-17 日本電気株式会社 半導体装置
KR100299338B1 (ko) * 1996-04-19 2001-10-19 마츠시타 덴끼 산교 가부시키가이샤 반도체장치
JP3352895B2 (ja) 1996-12-25 2002-12-03 株式会社東芝 半導体集積回路、半導体集積回路の設計方法および製造方法
DE19824400C2 (de) * 1998-05-30 2000-05-18 Bosch Gmbh Robert Leiterbahn-Kontaktierungsanordnung
US6262487B1 (en) * 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
US6343369B1 (en) * 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
JP3628541B2 (ja) * 1999-03-01 2005-03-16 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
JP3390393B2 (ja) * 1999-12-21 2003-03-24 エヌイーシーマイクロシステム株式会社 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体
JP2001306640A (ja) * 2000-04-17 2001-11-02 Mitsubishi Electric Corp 自動配置配線手法、自動配置配線装置、および半導体集積回路
US6507930B1 (en) * 2000-06-30 2003-01-14 International Business Machines Corporation Method and system for improving yield of semiconductor integrated circuits
JP3998169B2 (ja) * 2000-09-14 2007-10-24 株式会社ルネサステクノロジ 回路の設計方法および回路の設計支援プログラム並びに回路設計装置
JP4112244B2 (ja) * 2002-03-04 2008-07-02 富士通株式会社 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651827A (en) * 1979-10-05 1981-05-09 Seiko Epson Corp Preparation of semiconductor device
JPH0737979A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08213576A (ja) * 1995-02-03 1996-08-20 Kawasaki Steel Corp 半導体装置
JPH10144797A (ja) * 1996-09-12 1998-05-29 Matsushita Electric Ind Co Ltd 半導体集積回路，その設計方法及び記録媒体
JPH11135632A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd 半導体装置
JPH11145137A (ja) * 1997-11-07 1999-05-28 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010030379A (ko) 2001-04-16
TW576544U (en) 2004-02-11
JP4008629B2 (ja) 2007-11-14
US20060012050A1 (en) 2006-01-19
JP2001085614A (ja) 2001-03-30
TWI223322B (en) 2004-11-01
US20040065907A1 (en) 2004-04-08
TW200304667A (en) 2003-10-01
US6826742B2 (en) 2004-11-30
US6753611B1 (en) 2004-06-22
US7444614B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
KR100384805B1 (ko) 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체
US6779167B2 (en) Automated wiring pattern layout method
US7005746B2 (en) Method for designing wiring connecting section and semiconductor device
KR900003832B1 (ko) 반도체 집적회로장치의 배선방법
KR100309301B1 (ko) 노광 패턴 마스크 및 그 제조 방법
JP2002009160A (ja) 半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体
KR100732923B1 (ko) 기본 셀, 반도체 집적 회로 장치, 배선 방법 및 배선 장치
US20020105049A1 (en) Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit
KR102220682B1 (ko) Sram 셀과 표준 셀 사이의 스페이스 최적화
US20070200238A1 (en) Semiconductor integrated circuit apparatus and method of designing the same
JP4901302B2 (ja) 半導体集積回路
US6127208A (en) Method of manufacturing semiconductor IC
JP2007165487A (ja) 半導体装置及びその設計方法
US8418109B2 (en) Semiconductor integrated circuit with multi-cut via and automated layout method for the same
WO2012160736A1 (ja) 半導体装置
JP3675338B2 (ja) 半導体装置の製造方法
JP4200378B2 (ja) 半導体装置
JP2990173B1 (ja) 半導体集積回路の基準電位供給配線方法
CN114692549A (zh) 填充单元的版图设计方法
JP4734049B2 (ja) マスタースライス型半導体集積回路装置
JPH0433355A (ja) 半導体集積回路の配線方法
JPH02122527A (ja) 半導体集積回路の配線方法
JP2005217299A (ja) 半導体集積回路装置及びその配線レイアウト方法
JPS6085544A (ja) 半導体装置
JPH023549B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 17