JPH08213576A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】マスタースライス法を用いて製造されるセミカ
スタム半導体装置の設計の容易化、開発コストの低減、
納期の短縮化を同時に図ることのできる半導体装置の提
供。 【構成】所定格子間隔を有するカスタム用配線グリッド
と、この配線グリッドに対し、所定間隔離隔して異なる
位相の同一格子間隔の接続孔配置可能位置グリッドとを
有する多重グリッド構造を持ち、マスタースライス法を
用いて製造されるセミカスタム半導体装置であって、前
記配線グリッドに沿って形成される下側配線と、この下
側配線上に形成される絶縁層と、この絶縁層上に形成さ
れる上側配線とを備え、前記絶縁層には、前記接続孔配
置可能位置グリッドの全ての格子点上に接続孔が開孔さ
れ、前記下側配線は、さらに全ての前記接続孔におい
て、各接続孔とこれに隣接する配線グリッドとの間に延
線される配線接続部を有することにより、上記目的を達
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスタースライス法を
用いて製造されるセミカスタム半導体装置に関し、詳し
くは、それぞれの製品に固有の金属配線をマスターウェ
ハに形成する際に、同一マスターウェハに対して共通マ
スク化されたコンタクトホール形成用マスクおよびｖｉ
ａホール形成用マスクを用いて形成することができる半
導体装置に関する。

【０００２】

【従来の技術】従来より、少量多品種の製品に対応する
半導体装置として、ゲートアレイなどのようにマスター
スライス法を用いて製造されるセミカスタム半導体装置
がある。セミカスタム半導体装置では、予め設計、作製
され、共通化（以下、同一マスターウェハに対して共通
マスク化されることを共通化と記述する）された下地マ
スクを用いてトランジスタ等の基本セルを２次元アレイ
状に形成し、基本セル間を接続する金属配線の形成工程
の前までの工程が完了されたマスターウェハが製造され
る。このマスターウェハに個々の製品に応じた金属配線
（カスタマイズ配線）を形成することにより、個々の製
品に応じた機能を有し、低コストなセミカスタム半導体
装置が短期間で提供される。

【０００３】ところで、基本セルの高集積化や微細化に
伴って、金属配線は２層以上の多層配線構造がとられ
る。例えば、基本セルを構成する拡散層やゲート電極と
第１金属配線とは、これらの層間に形成される第１絶縁
層に開孔されるコンタクトホールによって、また、第１
金属配線と第２金属配線などの配線層間は、これらの層
間に形成される絶縁層に開孔されるｖｉａホールによっ
て互いに電気的に接続される。一般的に金属配線は、製
品の論理設計に応じたコンタクトホール形成用マスク、
ｖｉａホール形成用マスクや、第１、第２金属配線形成
用マスク等の金属配線形成用マスクからなるカスタマイ
ズ配線形成用マスクを作製し、マスターウェハに対して
個々の製品の論理設計に応じた金属配線を施すことによ
り形成される。

【０００４】このようなセミカスタム半導体装置におい
て、上述する金属配線の設計の容易化のために、均一な
格子間隔を有するグリッド構造を採用し、この金属配線
をコンピュータを用いて設計する可変形の電子回路セル
が特開昭５０−２８７９６号公報に開示されている。ま
た、製品の開発時のコストを低減するために、ｖｉａホ
ール形成用マスクを共通化し、金属配線形成用マスクの
作成枚数を削減することができる半導体装置の製造方法
が、特開昭６０−４６０４８号公報に開示されている。
以下に、これら従来技術の概略およびその問題点につい
て説明する。

【０００５】まず、図９は、特開昭５０−２８７９６号
公報に開示された可変形の電子回路セルに用いられる均
一格子間隔を有する配線グリッド構造の模式図である。
ここで、電子回路セル１０２は、Ｐ型拡散層１０４ａお
よびＮ型拡散層１０４ｂからなる拡散層１０４と、それ
ぞれの拡散層１０４ａ，１０４ｂ上にゲート酸化膜を介
してそれぞれ２本づつ形成されたゲート電極１０６とか
ら構成され、この電子回路セル１０２は、マスターウェ
ハ１０８上にアレイ状に敷き詰められる。

【０００６】この電子回路セル１０２に対する金属配線
１１４の形成には、図示のような均一格子間隔を有する
配線グリッド１１０が用いられる。即ち、金属配線１１
４は配線グリッド１１０に沿って形成され、コンタクト
ホールおよびｖｉａホールは、例えば格子点１１２上や
格子点１１２間などの配線グリッド１１０上に形成され
る。なお、図１０に示すように、配線グリッド１１０の
最小格子間隔Ｌは、コンタクトホール１１８の配線接続
部１１４ａが隣接されても、製造時に両者が接触しない
間隔であり、両者の対向する縁部間の最短距離ａと配線
接続部１１４ａの幅Ｗとの和ａ＋Ｗによって与えられ
る。

【０００７】このように、金属配線１１４の形成に均一
格子間隔を有する配線グリッド１１０を用いることによ
り、コンピュータによる金属配線１１４の設計が容易化
される。しかし、この電子回路セル１０２においては、
金属配線１１４を形成するために、金属配線形成用マス
クの他に、それぞれの製品に固有のコンタクトホール形
成用マスクおよびｖｉａホール形成用マスクを作製する
必要があった。即ち、これらのマスクは共通化されてい
なかった。このため、製品毎にこれらのマスクを作製す
る必要があるばかりでなく、例えば回路変更を行う度
に、これらのマスクを作製し直さなければならず、低コ
スト化および製造の短期間化が図れないという問題点が
あった。

【０００８】次に、特開昭６０−４６０４８号公報に開
示された半導体装置の製造方法は、下側配線と上側配線
との層間に形成される絶縁層に、下側配線または上側配
線の一方の配線に重なる位置で、かつ他方の配線に重な
らない位置にｖｉａホールを形成し、ｖｉａホールの必
要な部分には他方の配線の一部を延設するものである。
このように半導体装置を構成することにより、ｖｉａホ
ール形成用マスクを共通化し、カスタマイズ配線形成用
マスクの作成枚数を削減して、低コスト化を図ることが
できる。

【０００９】ところが、この半導体装置の製造方法にお
いては、ｖｉａホール形成用マスクを共通化することは
可能であるが、下側配線または上側配線のいずれかの配
線を等間隔に形成することができないため、即ち、上述
するような均一格子間隔を有するグリッドを用いて金属
配線を形成することができないため、コンピュータによ
る回路設計の容易化ができないという問題点があった。
また、例えばチャネルレスゲートアレイにこの半導体装
置の製造方法を適用すると、チャネルレスゲートアレイ
は配線専用領域（チャネル）を持たないため、コンタク
トホールの形成領域とｖｉａホールの形成領域とが重な
り、ｖｉａホール形成用マスクを共通化できなくなると
いう問題点もあった。

【００１０】なお、これらの公報に開示された技術を始
めとして、従来の金属配線の形成技術においては、下地
層と第１金属配線とを接続するためのコンタクトホール
形成用マスクを共通化することのできる技術は全く存在
していなかった。

【００１１】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、マスター
スライス法を用いて製造されるセミカスタム半導体装置
の設計の容易化、開発コストの低減、納期の短縮化を同
時に図ることのできる半導体装置を提供することにあ
る。

【００１２】

【課題を解決するための手段】本発明者らは、上記課題
を解決する１つの手段として、特願平０５−２５５７１
８号明細書において、金属配線を形成する際に均一格子
間隔を有する多重グリッド構造を採用し、かつコンタク
トホール形成用マスクおよびｖｉａホール形成用マスク
が共通化された半導体装置を提案している。ここで、こ
の特願平０５−２５５７１８号明細書に開示されている
半導体装置の概略について説明する。

【００１３】図５（ａ）は、特願平０５−２５５７１８
号明細書に開示されている半導体装置の基本セルと金属
配線との二重グリッド構造を示す平面模式図である。こ
の半導体装置１０には、コンタクトホールの配置可能位
置にコンタクトグリッドの格子点２２と、同様に、この
コンタクトグリッドの格子点２２から所定間隔離隔し
て、金属配線の形成経路となる配線グリッド２０とが配
置され、これらのグリッドは同一の格子間隔を有する。
また、基本セル１２はこれらのグリッドに適応するよう
に設計されたもので、Ｐ型拡散層１４ａおよびＮ型拡散
層１４ｂからなる拡散層１４と、それぞれの拡散層１４
ａ，１４ｂ上にゲート酸化膜を介してそれぞれ２本づつ
形成されたゲート電極１６とから構成され、この基本セ
ル１２はアレイ状に敷き詰められる。

【００１４】ここで、図５（ｂ）に示すように、コンタ
クトグリッドの格子点２２と配線グリッド２０との最小
間隔Ｌ_a は、配線グリッド２０上に形成される金属配線
２４と、これに隣接するコンタクトホール２８とが製造
時に接触しない間隔であり、両者の対向する縁部間の最
短距離ｃと、金属配線２４の幅ｂの半分と、コンタクト
ホール２８の幅ｗの半分との和ｃ＋（ｂ＋ｗ）／２によ
って与えられる。

【００１５】また、図６（ａ）および（ｂ）に示すよう
に、配線グリッド２０の最小格子間隔Ｌ_b は、配線グリ
ッド２０上に形成される金属配線２４から延線されるコ
ンタクトホール２８の配線接続部２５と、これに隣接す
る金属配線２４とが製造時に接触しない間隔であり、隣
接する２本の金属配線２４の一方から延線されるコンタ
クトホール２８の配線接続部２５の縁部と、これに対向
する他方の金属配線２４の縁部との最短距離ａと、配線
接続部２５の幅Ｗと、金属配線２４の幅ｂとの和ａ＋Ｗ
＋ｂによって与えられる。

【００１６】なお、図示していないが、２層以上の多層
配線構造を有する半導体装置においては、コンタクトグ
リッドの格子点２２および配線グリッド２０から所定間
隔離隔して、ｖｉａホールの配置可能位置に１つ以上の
ｖｉａグリッドの格子点が配置される。また、ｖｉａグ
リッドの格子点は、コンタクグリッドの格子点２２と全
く同様な条件を満足し、ｖｉａグリッドの格子点と配線
グリッド２０との最小間隔およびｖｉａグリッドの最小
格子間隔は、それぞれコンタクトグリッドの格子点２２
と配線グリッド２０との最小間隔Ｌ_a 、および配線グリ
ッド２０の最小格子間隔Ｌ_b と全く同様に考えることが
できる。

【００１７】次に、図７は、この半導体装置１０に第１
および第２金属配線を施した例である。また、図８
（ａ）はその部分拡大図であり、図８（ｂ），（ｃ），
（ｄ）および（ｅ）は、それぞれ接続に用いられている
コンタクトホールのＢ−Ｂ線断面模式図、接続に用いら
れているｖｉａホールのＣ−Ｃ線断面模式図、未使用コ
ンタクトホールのＤ−Ｄ線断面模式図、および未使用ｖ
ｉａホールのＥ−Ｅ線断面模式図である。

【００１８】図７および図８（ａ）において、コンタク
トホール２８（２８ａ，２８ｂ）は、第１金属配線２４
の形成前に、基本セル１２上に形成される第１絶縁層の
コンタクトグリッドの全ての格子点２２の位置におい
て、共通化されたコンタクトホール形成用マスクを用い
て予め同時に開孔され、ｖｉａホール３０（３０ａ，３
０ｂ）は、第２金属配線２６の形成前に、第１金属配線
２４上に形成される第２絶縁層のｖｉａグリッドの全て
の格子点２３の位置において、共通化されたｖｉａホー
ル形成用マスクを用いて予め同時に開孔される。また、
第１および第２金属配線２４，２６は、それぞれ製品に
固有の第１および第２金属配線形成用マスクを用いて、
配線グリッド２０に沿って、それぞれ第１および第２絶
縁層上に形成される。

【００１９】また、図８（ｂ）に示すように、コンタク
トホール２８ａを開孔することにより露出される基本セ
ル１２の拡散層１４（またはゲート電極１６）と、第１
絶縁層３２上に形成される第１金属配線２４とは、コン
タクトホール２８ａ内部に第１金属配線材料２９が充填
され、第１金属配線２４からコンタクトホール２８ａま
で配線接続部２５が延線されることにより、コンタクト
ホール２８ａを介して電気的に接続される。

【００２０】同様に、図８（ｃ）に示すように、ｖｉａ
ホール３０ａを開孔することにより露出される第１金属
配線２４と、第２絶縁層３４上に形成される第２金属配
線２６とは、ｖｉａホール３０ａ内部に第２金属配線材
料３１が充填され、第１および第２金属配線２４，２６
からｖｉａホール３０ａまで配線接続部２７が延線され
ることにより、ｖｉａホール３０ａを介して電気的に接
続される。

【００２１】一方、図８（ｄ）および（ｅ）に示すよう
に、未使用コンタクトホール２８ｂおよび未使用ｖｉａ
ホール３０ｂは、その内部が絶縁層３４，３６または金
属配線材料２４，２６により充填され、最終的にそれぞ
れ第２絶縁層３４およびパッシベーション膜３６により
電気的に絶縁される。

【００２２】この半導体装置１０においては、コンタク
トホール２８およびｖｉａホール３０の開孔位置が予め
定められているため、従来、カスタマイズが必要であっ
たコンタクトホール形成用マスク、金属配線形成用マス
クおよびｖｉａホール形成用マスクのうち、少なくとも
コンタクトホール形成用マスクおよびｖｉａホール形成
用マスクを共通化できる。このため、製品の開発時に新
規に作製する必要のあるマスクの枚数を大幅に削減する
ことができ、マスク作製期間の短縮、マスク作製コスト
の低減、工場でのマスク受入れ検査時間の短縮ができ、
その結果、製品納期の短縮やコストダウンが可能となる
等の利点を有している。

【００２３】ところで、一般的に上述するｖｉａホール
３０は、第２絶縁層３４をエッチングして開孔される。
図４に、ｖｉａホール開孔時の半導体装置の断面図を示
す。同図に示すように、使用されるｖｉａホール３０ａ
では、第１金属配線２４からｖｉａホール３０ａまで配
線接続部２５が延線されるため、例えば第２絶縁層３４
の上にレジスト３３を塗布し、ｖｉａホール形成用マス
クを用いて、これを露光・現像してパターンを転写し、
第２絶縁層３４をエッチング可能かつ第１金属配線２４
をエッチング不可能なエッチング材料を用いてエッチン
グを行うことにより、容易にｖｉａホール３０ａを開孔
することができる。

【００２４】しかし、未使用ｖｉａホール３０ｂでは、
第１金属配線２４からｖｉａホール３０ｂまで配線接続
部２５は延線されないし、第２絶縁層３４の下層は第１
絶縁層３２であるため、エッチングレートやエッチング
時間により厳密に制御してｖｉａホール３０ｂを開孔し
なければ、絶縁層のエッチングが第２絶縁層３４にとど
まらず、第１絶縁層３２、さらに最悪の場合には基板３
５の表面までエッチングが進み、トランジスタが破壊さ
れる可能性が無いと言う訳ではなかった。このように、
ｖｉａホール３０を開孔する際のエッチングの制御につ
いて、改善の余地があった。

【００２５】この問題点を解決し、さらに上述する目的
を達成するために、本発明は、所定格子間隔を有するカ
スタム用配線グリッドと、この配線グリッドに対し、所
定間隔離隔して異なる位相の同一格子間隔の接続孔配置
可能位置グリッドとを有する多重グリッド構造を持ち、
マスタースライス法を用いて製造されるセミカスタム半
導体装置であって、前記配線グリッドに沿って形成され
る下側配線と、この下側配線上に形成される絶縁層と、
この絶縁層上に形成される上側配線とを備え、前記絶縁
層には、前記接続孔配置可能位置グリッドの全ての格子
点上に接続孔が開孔され、前記下側配線は、さらに全て
の前記接続孔において、各接続孔とこれに隣接する配線
グリッドとの間に延線される配線接続部を有することを
特徴とする半導体装置を提供するものである。

【００２６】また、本発明は、上述する半導体装置であ
って、前記上側配線は、電気的接続を行う接続孔のみに
おいて、各接続孔とこれに隣接する配線グリッド上の上
側配線との間に延線される配線接続部を有することを特
徴とする半導体装置を提供するものである。

【００２７】

【発明の作用】本発明の半導体装置は、多重グリッド構
造を用いて設計される。多重グリッド構造とは、配線グ
リッドおよび接続孔配置可能位置グリッドからなるもの
で、これらのグリッドは、同一の所定格子間隔を有し、
かつ互いに所定間隔離隔される。また、本発明の半導体
装置において、下側および上側配線は配線グリッドに沿
って形成され、コンタクトホールおよびｖｉａホールな
どの接続孔は、その開孔位置が予め決定されて、絶縁層
の接続孔配置可能位置グリッドの全ての格子点位置に開
孔される。さらに下側配線は、下層配線の上に積層され
る絶縁層の全ての接続孔配置可能位置グリッドの格子点
位置において、配線グリッドの格子から接続孔配置可能
位置グリッドの格子点位置まで延線される配線接続部を
有する。

【００２８】従って、本発明の半導体装置によれば、コ
ンタクトホール形成用マスクおよびｖｉａホール形成用
マスクを共通化でき、カスタマイズ不要とすることがで
きる。このため、設計時のコンピュータの負荷を軽減で
き、設計の容易化および期間短縮、カスタマイズ配線形
成用マスク数の低減によるマスク作成コストの低減およ
び期間の短縮、開発コストの低減、製品納期の短縮等を
図ることができる。さらに、ｖｉａホールの下部には必
ず配線接続部が形成されるため、複雑なエッチング制御
を行わなくてもｖｉａホールを容易にエッチングして開
孔することができる。

【００２９】

【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明に係る半導体装置を詳細に説明する。

【００３０】図１は、本発明の半導体装置に用いられる
グリッド構造および金属配線の一実施例を示す平面模式
図である。本発明の半導体装置１１においては、本発明
者に係わる特願平０５−２５５７１８号明細書において
開示されるグリッド構造と全く同一条件のグリッド構造
が用いられる。

【００３１】即ち、所定格子間隔を有するカスタム用配
線グリッド２０と、この配線グリッド２０から所定間隔
離隔し、同一格子間隔を有する接続孔配置可能位置グリ
ッド、具体的には、第１絶縁層に用いられ、格子点２２
からなるコンタクトグリッドや、第２絶縁層以降の絶縁
層に用いられ、同様に格子点２３からなるｖｉａグリッ
ドとを有する多重グリッド構造が用いられる。

【００３２】従って、本発明の半導体装置１１において
は、特願平０５−２５５７１８号明細書において開示さ
れる半導体装置１０と全く同様に、金属配線は配線グリ
ッド２０に沿って形成され、接続孔の開孔位置は予め決
定され、即ち、接続孔は接続孔配置可能位置グリッドの
全ての格子点２２，２３の位置において、絶縁層に開孔
される。なお、接続孔は、同一マスターウェハに対して
共通化されたコンタクトホール形成用マスクおよびｖｉ
ａホール形成用マスクを用いて同時に開孔されるのが好
ましい。

【００３３】また、本発明の半導体装置１１における多
重グリッド構造においては、接続孔配置可能位置グリッ
ドの格子点２２，２３と配線グリッド２０との最小間隔
Ｌ_aや、配線グリッド２０および接続孔配置可能位置グ
リッドの最小格子間隔Ｌ_b についても、特願平０５−２
５５７１８号明細書において開示されるグリッド構造と
全く同一条件を満足する。

【００３４】即ち、接続孔配置可能位置グリッドの格子
点２２，２３と配線グリッド２０との最小間隔Ｌ_a は、
図５（ｂ）に示されるように、配線グリッド２０上に形
成される金属配線２４と、これに隣接するコンタクトホ
ール２８とが製造時に接触しない間隔であり、両者の対
向する縁部間の最短距離ｃと、金属配線２４の幅ｂの半
分と、コンタクトホール２８の幅ｗの半分との和ｃ＋
（ｂ＋ｗ）／２によって与えられる。

【００３５】また、配線グリッド２０および接続孔配置
可能位置グリッドの最小格子間隔Ｌ _b は、図６（ａ）お
よび（ｂ）に示されるように、配線グリッド２０上に形
成される金属配線２４から延線される配線接続部２５
と、これに隣接する金属配線２４とが製造時に接触しな
い間隔であり、隣接する２本の金属配線２４の一方から
延線される配線接続部２５の縁部と、これに対向する他
方の金属配線２４の縁部との最短距離ａと、配線接続部
２５の幅Ｗと、金属配線２４の幅ｂとの和ａ＋Ｗ＋ｂに
よって与えられる。

【００３６】なお、配線グリッド２０と接続孔配置可能
位置グリッドの格子点２２，２３との位置（位相）関係
は、コンタクトグリッドおよびｖｉａグリッドの格子点
２２，２３を、配線グリッド２０の格子に対して線対象
に配置したり、配線グリッド２０の格子点２１に対して
点対象に配置したりしても良いなど、上述する最小間隔
Ｌ_a および最小格子間隔Ｌ_b を満足していれば、特に限
定されない。

【００３７】図１に示す半導体装置１１は、半導体基板
の上に形成され、コンタクトグリッドの全ての格子点２
２の位置においてコンタクトホール２８が開孔された第
１絶縁層と、この第１絶縁層の上に形成された第１金属
配線（下側配線）２４と、この第１金属配線２４の上に
形成され、ｖｉａグリッドの全ての格子点２３の位置に
おいてｖｉａホール３０が開孔された第２絶縁層と、こ
の第２絶縁層の上に形成された第２金属配線（上側配
線）２６とを備えている。なお、同図においては、図面
簡略化のために第１および第２絶縁層を省略して示して
いる。

【００３８】ここで、第１金属配線２４は、全てのｖｉ
ａグリッドの格子点２３の位置において、配線グリッド
２０の格子または第１金属配線２４と、これに隣接する
ｖｉａグリッドの格子点２３とを接続する配線接続部２
５を有している。同様に、第２金属配線２６は、所定の
ｖｉａグリッドの格子点２３の位置において、即ち、第
１および第２金属配線２４，２６の電気的接続に用いら
れるｖｉａグリッドの格子点２３の位置において、第２
金属配線２６とこのｖｉａグリッドの格子点２３とを接
続する配線接続部２７を有している。なお、これらの配
線接続部２５，２７は、それぞれ第１および第２金属配
線２４，２６を形成する際に同時に形成されるのが好ま
しい。

【００３９】ここで、図２（ａ），（ｂ），（ｃ）およ
び（ｄ）に、図１に示す本発明の半導体装置の部分拡大
図を示す。

【００４０】図２（ａ）は、第１および第２金属配線の
電気的接続に用いられるｖｉａホールの一実施例の部分
拡大図である。同図に示すように、第１および第２金属
配線２４，２６は、それぞれ図中上下方向および左右方
向に形成されている。ここで、第１金属配線２４は、こ
れに隣接するｖｉａホール３０ａに延線された配線接続
部２５を有し、同様に、第２金属配線２６は、これに隣
接するｖｉａホール３０ａに延線された配線接続部２７
を有している。このように、下側および上側配線２４，
２６の電気的接続に用いられるｖｉａホール３０ａにお
いては、下側および上側配線２４，２６とｖｉａホール
３０ａとを接続する配線接続部２５，２７が延線され、
下側および上側配線２４，２６は、下側配線２４の配線
接続部２５、ｖｉａホール３０ａ、および上側配線２６
の配線接続部２７を通して電気的に接続される。

【００４１】次に、図２（ｂ）は、未使用ｖｉａホール
の一実施例の部分拡大図である。同図に示すように、第
１および第２金属配線２４，２６は、それぞれ図中上下
方向および左右方向に形成されている。ここで、第１金
属配線２４は、これに隣接するｖｉａホール３０ｂに延
線された配線接続部２５を有しているが、これに対して
第２金属配線２６は、これに隣接するｖｉａホール３０
ｂに延線される配線接続部２７を有していない。このよ
うに、隣接して下側および上側配線２４，２６の存在す
る未使用ｖｉａホール３０ｂにおいて、下側配線２４と
ｖｉａホール３０ｂとを接続する配線接続部２５は延線
されるが、上側配線２６とｖｉａホール３０ｂとを接続
する配線接続部２７は延線されないため、下側および上
側配線２４，２６は、電気的に絶縁される。

【００４２】次に、図２（ｃ）は、未使用ｖｉａホール
の別の実施例の部分拡大図である。同図に示すように、
第１金属配線２４だけが図中上下方向に形成され、第２
金属配線２６は形成されていないが、第１金属配線２４
は、これに隣接するｖｉａホール３０ｂに延線された配
線接続部２５を有している。このように、隣接して下側
配線２４は存在するが上側配線２６は存在しない未使用
ｖｉａホール３０ｂにおいても、下側配線２４とｖｉａ
ホール３０ｂとを接続する配線接続部２５だけは延線さ
れる。

【００４３】最後に、図２（ｄ）は、未使用ｖｉａホー
ルのさらに別の実施例の部分拡大図である。同図に示す
ように、第１および第２金属配線２４，２６のいずれも
形成されていないが、配線グリッド２０の格子からこれ
に隣接するｖｉａホール３０ｂに延線される第１金属配
線２４の配線接続部２５だけを有している。このよう
に、隣接して下側および上側配線２４，２６のいずれも
存在しない未使用ｖｉａホール３０ｂにおいても、配線
グリッド２０の格子とｖｉａホール３０ｂとを接続する
下側配線２４の配線接続部２５だけは延線される。

【００４４】上述するように、本発明の半導体装置１１
において、配線グリッド２０とこれに隣接するｖｉａグ
リッドの格子点（またはｖｉａホール）２３とを接続す
る下側配線２４の配線接続部２５は、下側配線２４が存
在する、存在しないに係わらず、全てのｖｉａグリッド
の格子点２３の位置において必然的に形成される。従っ
て、下側配線２４と上側配線２６とは、所定位置に下側
および上側配線２４，２６を形成し、なおかつ下側およ
び上側配線２４，２６からこれに隣接するｖｉａホール
３０ａまで配線接続部２５，２７を延線することによっ
てのみ、ｖｉａホール３０ａを介して電気的に接続され
る。

【００４５】次に、図３は、ｖｉａホール開孔時の本発
明の半導体装置の一実施例の断面図である。同図に示す
ように、第１および第２金属配線２４，２６の電気的接
続に用いられるｖｉａホール３０ａでは、ｖｉａホール
３０ａの下部に第１金属配線２４が延線された配線接続
部２５が形成される。一方、未使用ｖｉａホール３０ｂ
では、上述するように、ｖｉａホール３０ｂの下部に、
第１金属配線２４から延線された配線接続部２５、また
は隣接して第１金属配線２４が存在しない場合には、配
線グリッド２０の格子から延線された配線接続部２５の
みが形成される。

【００４６】従って、図３に示すように、第１および第
２金属配線２４，２６の電気的接続に用いられるｖｉａ
ホール３０ａと未使用ｖｉａホール３０ｂとを、同一条
件でエッチングして開孔することができるため、例えば
第２絶縁層３４の上にレジスト３３を塗布し、ｖｉａホ
ール形成用マスクを用いて、これを露光・現像してパタ
ーンを転写し、第２絶縁層３４をエッチング可能かつ第
１金属配線２４をエッチング不可能なエッチング材料を
用いてエッチングを行うことにより、容易にｖｉａホー
ル３０ａ，３０ｂを開孔することができる。

【００４７】

【発明の効果】以上、詳細に説明したように、本発明の
半導体装置は、所定格子間隔を有し、それぞれ所定間隔
離隔する配線グリッド、および接続孔配置可能位置グリ
ッドに応じて設計される半導体装置であって、配線グリ
ッドに沿って形成され、全ての接続孔配置可能位置にお
いて、配線グリッドから接続孔配置可能位置まで延線さ
れる配線接続部を有する下側配線と、この下側配線の上
に積層され、全ての接続孔配置可能位置において接続孔
が開孔された絶縁層と、この絶縁層の上に、配線グリッ
ドに沿って形成された上側配線とを備えるものである。
本発明の半導体装置においては、コンタクトホールおよ
びｖｉａホールの開孔位置が予め決定されているため、
コンタクトホール形成用マスクおよびｖｉａホール形成
用マスクを共通化することができる。このため、本発明
の半導体装置によれば、マスターウェハのカスタマイズ
に必要なマスクの枚数を削減することができるため、マ
スク作成期間の短縮、マスク作製コストの低減、工場で
のマスク受入れ検査時間の短縮ができ、その結果、製品
納期の短縮やコストダウンが可能となる。また、本発明
の半導体装置によれば、全てのｖｉａホールにおいて、
下側配線の配線接続部が形成されるため、即ち、下側配
線および上側配線の電気的接続に使用されるｖｉａホー
ル、または未使用ｖｉａホールのいずれにおいても、同
一条件でエッチングを行うことができるため、容易にｖ
ｉａホールを開孔することができる。

【図面の簡単な説明】

【図１】 本発明の半導体装置に用いられるグリッド構
造および金属配線の一実施例を示す平面模式図である。

【図２】 （ａ），（ｂ），（ｃ）および（ｄ）は、い
ずれも図１に示す本発明の半導体装置の部分拡大図であ
る。

【図３】 本発明の半導体装置のｖｉａホールエッチン
グ時の一実施例の断面図である。

【図４】 特願平０５−２５５７１８号明細書に開示さ
れている半導体装置のｖｉａホールエッチング時の一例
の断面図である。

【図５】 （ａ）および（ｂ）は、それぞれ特願平０５
−２５５７１８号明細書に開示されている半導体装置の
グリッド構造の一例の模式図およびその部分拡大図であ
る。

【図６】 （ａ）および（ｂ）は、いずれも特願平０５
−２５５７１８号明細書に開示されている半導体装置の
接続孔と金属配線との関係を示す一例の模式図である。

【図７】 特願平０５−２５５７１８号明細書に開示さ
れている半導体装置の別の例の平面模式図である。

【図８】 （ａ）は図７に示す半導体装置の部分拡大
図、（ｂ），（ｃ），（ｄ）および（ｅ）は、それぞれ
Ｂ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線およびＥ−Ｅ線切断断面
模式図である。

【図９】 従来の半導体装置のグリッド構造を示す一例
の模式図である。

【図１０】 従来の半導体装置の接続孔と配線との関係
を示す一例の模式図である。

【符号の説明】

１０，１１ 半導体装置 １２ 基本セル １４，１４ａ，１４ｂ 拡散層 １６ ゲート電極 ２０，２０ａ，２０ｂ 配線グリッド ２１，２２，２３ 格子点 ２４，２６ 金属配線 ２５，２７ 配線接続部 ２８，２８ａ，２８ｂ コンタクトホール ２９，３１ 金属充填部 ３０，３０ａ，３０ｂ ｖｉａホール ３２，３４ 絶縁層 ３３ レジスト ３５ 基板 ３６ パッシベーション膜 １０２ 電子回路セル １０４，１０４ａ，１０４ｂ 拡散層 １０６ ゲート電極 １０８ マスターウェハ １１０ 配線グリッド １１２ 格子点 １１４ 金属配線 １１４ａ 配線接続部 １１８ コンタクトホール

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ

Claims (2)

【特許請求の範囲】
1. 【請求項１】所定格子間隔を有するカスタム用配線グリ
   ッドと、この配線グリッドに対し、所定間隔離隔して異
   なる位相の同一格子間隔の接続孔配置可能位置グリッド
   とを有する多重グリッド構造を持ち、マスタースライス
   法を用いて製造されるセミカスタム半導体装置であっ
   て、 前記配線グリッドに沿って形成される下側配線と、この
   下側配線上に形成される絶縁層と、この絶縁層上に形成
   される上側配線とを備え、 前記絶縁層には、前記接続孔配置可能位置グリッドの全
   ての格子点上に接続孔が開孔され、前記下側配線は、さ
   らに全ての前記接続孔において、各接続孔とこれに隣接
   する配線グリッドとの間に延線される配線接続部を有す
   ることを特徴とする半導体装置。
2. 【請求項２】請求項１に記載の半導体装置であって、 前記上側配線は、電気的接続を行う接続孔のみにおい
   て、各接続孔とこれに隣接する配線グリッド上の上側配
   線との間に延線される配線接続部を有することを特徴と
   する半導体装置。