JP2001085614A - 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 - Google Patents
半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体Info
- Publication number
- JP2001085614A JP2001085614A JP25797999A JP25797999A JP2001085614A JP 2001085614 A JP2001085614 A JP 2001085614A JP 25797999 A JP25797999 A JP 25797999A JP 25797999 A JP25797999 A JP 25797999A JP 2001085614 A JP2001085614 A JP 2001085614A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- via contact
- main
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
なく、且つ、集積度の高い半導体装置及びその設計方法
を提供する。 【解決手段】 ヴィアコンタクト(1、2)と、終端に
おいてヴィアコンタクトに接続する主配線(3〜6)と
を有する半導体装置において、主配線の配線方向に対し
て平行な方向にのみ主配線の終端に続けてヴィアコンタ
クトから張り出して配置された、線幅が主配線と同じあ
るいは主配線より狭いカバレッジ配線(7〜10)を有
している。線幅が主配線と同じあるいは狭いカバレッジ
配線を設けることで、主配線の終端において丸めの発生
を抑えることができる。また、ヴィアコンタクト周辺に
おいて主配線の線幅の広がりを抑えることができるた
め、ヴィアコンタクトに隣接する設計グリッドあるいは
グリッド点上に、他の主配線あるいは他のヴィアコンタ
クトをデザインルールに違反することなく、配置するこ
とができる。
Description
計方法、及びその設計プログラムを格納したコンピュー
タ読み取り可能な記録媒体に係わり、特に、多層配線構
造を有する半導体装置に関わる。さらに特に、配線層間
を接続するヴィアコンタクトにカバレッジ配線を含ませ
ることにより、金属配線の微細化及び集積度の向上を図
った半導体装置の設計方法に関する。
工技術は急速に進歩しており、半導体集積回路のパター
ン寸法が縮小されている。しかし、このパターン寸法の
縮小により、パターン形状に現れる弊害要素が顕在化す
るようになってきている。
スクの精度を上げたとしても、リソグラフィ工程におい
て、光近接効果により金属配線の終端で丸めが生じる。
この丸めが生じた金属配線の終端において異なる配線層
とヴィアコンタクトを介して接続する場合、ヴィアコン
タクトとの接続面積が減ってしまうか、無くなってしま
うために、金属配線とヴィアコンタクトとの接触抵抗が
増大するか、信号線となる金属配線のオープン不良の可
能性が出てくる。
計パターンを示す平面図である。上層の金属配線(5
3、54)の終端でヴィアコンタクト(51、52)を
介して下層の金属配線(55、56)と接続されてい
る。図12は、図1の設計図に従って製造された金属配
線を示す平面図である。図13は、図12の設計グリッ
ドV2に沿った断面図である。設計グリッドは、各層の
金属配線同士が隣り合うことのできる最小の間隔を示
す。図12に示すように、金属配線(53、54)の製
造工程(リソグラフィ工程)において、金属配線(5
3、54)の終端で丸めが生じてしまう。そして図13
に示すように、矢印に示す方向に金属配線(53、5
4)の終端が移動していき、ヴィアコンタクト(51、
52)との接続面積が減少していく。図13中における
点線は設計図面上での配線の終端を示している。
トとの接続面積を増やすために、OPC(Optical Prox
imity Correction)と呼ばれる、マスク描画データの作
成段階でデータ補正を金属配線の終端に入れる方法が用
いられる。その一つの方法としてヴィアコンタクトに対
して全方向に金属配線のカバレッジを増やす補助パター
ンを付与する方法がある。図14は、ヴィアコンタクト
に対して金属配線のカバレッジを全方向に入れた補正パ
ターン(58、59)を付与した設計パターンを示す。
図3に示す設計パターンに従って金属配線を形成するこ
とで、金属配線の終端の丸めが解消され、ヴィアコンタ
クトとの接続面積を増やすことができる。
補正パターン(58、59)を付与する方法では、ヴィ
アコンタクト(51、52)があるところの金属配線の
幅が、ヴィアコンタクト(51、52)がないところに
比して広くなる。したがって、図14に示すように、ヴ
ィアコンタクト(51、52)を設計グリッドH2を空
けて配置する必要が生じる。また、ヴィアコンタクト
(51、52)に隣接する設計グリッド上に他の金属配
線及び他のヴィアコンタクトを配置することもできなく
なる。もしくは、設計グリッドの間隔を補正パターン
(58、59)の分だけ広げることで上記問題点は解決
する。しかし、いづれにしても補正パターン(58、5
9)により金属配線の集積度は落ちてしまう。
計パターンのデータ量が増加するため、マスク描画デー
タの作製で時間がかかり、半導体集積回路の開発期間の
短縮に大きな障害となっている。
れたものであり、本発明の目的は、金属配線とヴィアコ
ンタクトの接触不良が少なく、且つ、集積度の高い半導
体装置及びその設計方法を提供することである。
半導体装置及びその設計方法を提供することである。
め、本発明の第1の特徴は、ヴィアコンタクトと、終端
においてヴィアコンタクトに接続する主配線とを有する
半導体装置において、主配線の配線方向に対して平行な
方向にのみ主配線の終端に続けてヴィアコンタクトから
張り出して配置された、線幅が主配線と同じあるいは主
配線より狭いカバレッジ配線をさらに有する半導体装置
であることである。
装置の多層配線構造において、上下に隣接する金属配線
層間を電気的に接続するために層間膜中に形成された導
体プラグである。ヴィアコンタクトの平面形状は問わな
い。方形状、円形状あるいはその他の平面形状であって
も構わない。また、「主配線」は、半導体装置において
チップ上の機能ブロックあるいは素子間を電気的に接続
し、信号の伝達のために機能する金属配線である。さら
に、「カバレッジ配線」は、「主配線」の終端に続けて
配置されているので主配線に電気的に接続されている
が、信号伝達の機能は有していない金属配線である。カ
バレッジ配線は、構成材料、製造方法、及び製造工程が
主配線と同じであることが望ましい。カバレッジ配線
は、ヴィアコンタクトの周辺のうち、主配線の配線方向
に平行な方向にのみ配置されており、従来のようにヴィ
アコンタクト周辺全体にわたってカバレッジされた補正
パターンとは異なるものである。また、カバレッジ配線
の平面形状は問わない。方形状、円形状あるいはその他
の形状であっても構わない。
線方向に対して平行な方向にのみ配線の終端に続けて配
置された、線幅が主配線と同じあるいは狭いカバレッジ
配線を設けることで、金属配線の終端において丸めが発
生しても、その丸めはカバレッジ配線で発生し、主配線
の終端においては発生を抑えることができるため、ヴィ
アコンタクトと主配線との接触不良あるいはオープン不
良を防ぐことができる。また、ヴィアコンタクト周辺に
おいて主配線の線幅の広がりを抑えることができるた
め、ヴィアコンタクトに隣接する設計グリッドあるいは
グリッド点上に、他の主配線あるいは他のヴィアコンタ
クトをデザインルールに違反することなく、配置するこ
とができる。したがって、金属配線及びヴィアコンタク
トを高密度に配置することができ、集積度の高い金属配
線のレイアウトを行うことができる。
と、終端においてヴィアコンタクトに接続する主配線と
を有する半導体装置において、主配線の配線方向に対し
て垂直な方向にのみ主配線の終端に続けてヴィアコンタ
クトから張り出して配置された、線幅が主配線と同じあ
るいは主配線より狭いカバレッジ配線をさらに有する半
導体装置であることである。
線方向に対して垂直な方向にのみ配線の終端に続けて配
置された、線幅が主配線と同じあるいは狭いカバレッジ
配線を設けることで、金属配線の終端において丸めが発
生しても、その丸めはカバレッジ配線で発生し、主配線
の終端においては発生を抑えることができるため、ヴィ
アコンタクトと主配線との接触不良あるいはオープン不
良を防ぐことができる。
用いて、機能ブロックあるいは素子をチップ上に配置す
るステップと、自動配線ツールを用いて、N+1配線層
とN配線層の主配線と、N+1配線層とN配線層間を電
気的に接続するN層ヴィアコンタクトを配置して、機能
ブロックあるいは素子間を接続する金属配線を形成する
ステップとを有するX層配線構造からなる半導体装置の
設計方法において、N層ヴィアコンタクトは、N層ヴィ
アコンタクトの上及びN+1配線層の配線方向に対して
0度方向及び180度方向にのみN層ヴィアコンタクト
から張り出して配置された、線幅が主配線と同じあるい
は主配線よりも狭いN+1層カバレッジ領域と、N層ヴ
ィアコンタクト下及びN配線層の配線方向に対して0度
方向及び180度方向にのみN層ヴィアコンタクトから
張り出して配置された、線幅が主配線と同じあるいは主
配線よりも狭いN層カバレッジ領域とを含む半導体装置
の設計方法であることである。
する半導体装置において、0≦N≦X−1の条件を満た
す任意の自然数である。ただし、N=0の場合、N配線
層は基板を示し、N+1配線層は第1の配線層を示す。
線方向に対して0度及び180度方向にのみ配線の終端
に続けて配置された、線幅が主配線と同じあるいは狭い
カバレッジ領域をヴィアコンタクトに含ませることで、
自動配線ツールにより形成された金属配線において、主
配線が終端においてヴィアコンタクトと接続する場合
に、金属配線の終端において丸めが発生しても、その丸
めはカバレッジ配線で発生し、主配線の終端においては
発生を抑えることができる。したがって、ヴィアコンタ
クトと主配線との接触不良あるいはオープン不良を防ぐ
ことができる。また、ヴィアコンタクト周辺において主
配線の線幅の広がりを抑えることができるため、ヴィア
コンタクトに隣接する設計グリッドあるいはグリッド点
上に、他の主配線あるいは他のヴィアコンタクトをデザ
インルールに違反することなく、配置することができ
る。したがって、金属配線及びヴィアコンタクトを高密
度に配置することができ、集積度の高い金属配線のレイ
アウトを行うことができる。また、金属配線のレイアウ
ト作業において、自動配線ツールにかけるヴィアコンタ
クトの情報に、カバレッジ領域を予め含ませることによ
り、マスク描画データの作成時にカバレッジ領域を補正
パターンとして主配線に付与することがないので、設計
パターンのデータ量が増加することなく、マスク描画デ
ータの作製で時間を短縮し、半導体装置の開発期間を短
縮することができる。
用いて、機能ブロックあるいは素子をチップ上に配置す
るステップと、自動配線ツールを用いて、N+1配線層
とN配線層の主配線と、N+1配線層とN配線層間を電
気的に接続するN層ヴィアコンタクトを配置して、機能
ブロックあるいは素子間を接続する金属配線を形成する
ステップとを有するX層配線構造からなる半導体装置の
設計方法において、N層ヴィアコンタクトは、N層ヴィ
アコンタクトの上及びN+1配線層の配線方向に対して
90度方向及び270度方向にのみN層ヴィアコンタク
トから張り出して配置された、線幅が主配線と同じある
いは主配線よりも狭いN+1層カバレッジ領域と、N層
ヴィアコンタクト下及びN配線層の配線方向に対して9
0度方向及び270度方向にのみN層ヴィアコンタクト
から張り出して配置された、線幅が主配線と同じあるい
は主配線よりも狭いN層カバレッジ領域とを含む半導体
装置の設計方法であることである。
線方向に対して90度及び270度方向にのみ配線の終
端に続けて配置された、線幅が主配線と同じあるいは狭
いカバレッジ領域をヴィアコンタクトに含ませること
で、自動配線ツールにより形成された金属配線におい
て、主配線が終端においてヴィアコンタクトと接続する
場合に、金属配線の終端において丸めが発生しても、そ
の丸めはカバレッジ配線で発生し、主配線の終端におい
ては発生を抑えることができる。したがって、ヴィアコ
ンタクトと主配線との接触不良あるいはオープン不良を
防ぐことができる。また、金属配線のレイアウト作業に
おいて、自動配線ツールにかけるヴィアコンタクトの情
報に、カバレッジ領域を予め含ませることにより、マス
ク描画データの作成時にカバレッジ領域を補正パターン
として主配線に付与することがないので、設計パターン
のデータ量が増加することなく、マスク描画データの作
製で時間を短縮し、半導体装置の開発期間を短縮するこ
とができる。
用いて、機能ブロックあるいは素子をチップ上に配置す
るステップと、自動配線ツールを用いて、N+1配線層
とN配線層の主配線と、N+1配線層とN配線層間を電
気的に接続するN層ヴィアコンタクトを配置して、機能
ブロックあるいは素子間を接続する金属配線を形成する
ステップとを有するX層配線構造からなる半導体装置の
設計プログラムにおいて、N層ヴィアコンタクトは、N
層ヴィアコンタクトの上及びN+1配線層の配線方向に
対して0度方向及び180度方向にのみN層ヴィアコン
タクトから張り出して配置された、線幅が主配線と同じ
あるいは主配線よりも狭いN+1層カバレッジ領域と、
N層ヴィアコンタクト下及びN配線層の配線方向に対し
て0度方向及び180度方向にのみN層ヴィアコンタク
トから張り出して配置された、線幅が主配線と同じある
いは主配線よりも狭いN層カバレッジ領域とを含む半導
体装置の設計プログラムを格納したコンピュータ読み取
り可能な記録媒体であることである。
用いて、機能ブロックあるいは素子をチップ上に配置す
るステップと、自動配線ツールを用いて、N+1配線層
とN配線層の主配線と、N+1配線層とN配線層間を電
気的に接続するN層ヴィアコンタクトを配置して、機能
ブロックあるいは素子間を接続する金属配線を形成する
ステップとを有するX層配線構造からなる半導体装置の
設計プログラムにおいて、N層ヴィアコンタクトは、N
層ヴィアコンタクトの上及びN+1配線層の配線方向に
対して90度方向及び270度方向にのみN層ヴィアコ
ンタクトから張り出して配置された、線幅が主配線と同
じあるいは主配線よりも狭いN+1層カバレッジ領域
と、N層ヴィアコンタクト下及びN配線層の配線方向に
対して90度方向及び270度方向にのみN層ヴィアコ
ンタクトから張り出して配置された、線幅が主配線と同
じあるいは主配線よりも狭いN層カバレッジ領域とを含
む半導体装置の設計プログラムを格納したコンピュータ
読み取り可能な記録媒体であることである。
施の形態について説明する。図面の記載において従来技
術と類似な部分には類似な符号を付している。図1は、
本発明の第1の実施の形態に係わる半導体装置の金属配
線を示す。
本発明の第1の実施の形態に係わる半導体装置は、ヴィ
アコンタクト(1、2)と、終端においてヴィアコンタ
クト(1、2)に接続する主配線(3〜6)とを有する
半導体装置において、主配線(3〜6)の配線方向に対
して平行な方向にのみ主配線(3〜6)の終端に続けて
ヴィアコンタクト(1、2)から張り出して配置され
た、線幅が主配線(3〜6)と同じあるいは主配線(3
〜6)より狭いカバレッジ配線(7〜10)を有してい
る。
置の多層配線構造において、上下に隣接する金属配線層
間を電気的に接続するために層間膜中に形成された導体
プラグである。図1に示すように、第1の実施の形態に
おいてヴィアコンタクトは、第1のヴィアコンタクト1
と、第2のヴィアコンタクト2からなる。第1及び第2
のヴィアコンタクト(1、2)は、設計グリッド上に配
置されている。設計グリッドは、各層の金属配線同士が
隣り合うことのできる最小の間隔を示し、図1では、垂
直方向の設計グリッド(V1〜V4)及び水平方向の設
計グリッド(H1〜H4)が格子状に配列されている。
垂直方向の設計グリッドと水平方向の設計グリッドの交
差する点をグリッド点と定義すると、第1のヴィアコン
タクト1は、グリッド点(V2−H3)の上に配置さ
れ、第2のヴィアコンタクト2は、グリッド点(V2−
H1)の上に配置されている。また、第1の実施の形態
においては、第1及び第2のヴィアコンタクトの口径が
主配線(3〜6)の線幅と同じである場合について述べ
るが、本発明はヴィアコンタクトの口径が、主配線の線
幅よりも狭い場合についても適用可能である。さらに図
面中では、簡略的に方形状の平面形状で記載されている
が、円形あるいはその他の平面形状であっても構わな
い。
チップ上の機能ブロックあるいは素子間を電気的に接続
し、信号の伝達のために機能する金属配線である。図1
に示すように、第1の実施の形態において主配線(3〜
6)は、第1のN層ヴィアコンタクト1にN+1配線層
において接続する第1のN+1層主配線3と、N配線層
において接続する第1のN層主配線5と、第2のN層ヴ
ィアコンタクト2にN+1配線層において接続する第2
のN+1層主配線4と、N配線層において接続する第2
のN層主配線6とからなる。総ての主配線(3〜6)は
終端においてN層ヴィアコンタクト(1、2)に接続さ
れている。また、総ての主配線(3〜6)は設計グリッ
ド上に配置されている。なお、第1の実施の形態におい
て、Nは、X層多層配線構造を有する半導体装置におい
て、0≦N≦X−1の条件を満たす任意の自然数であ
る。ただし、N=0の場合、N配線層は基板を示し、N
+1配線層は第1の配線層を示す。また、N配線層とN
+1配線層を接続するヴィアコンタクトをN層ヴィアコ
ンタクト(1、2)と定義する。
の終端に丸めが生じても、その丸めがカバレッジ配線内
のみで生じさせるための金属配線である。主配線(3〜
6)の終端に続けて配置されているため、主配線(3〜
6)に電気的に接続されているが、信号伝達の機能は有
していない。また、カバレッジ配線(7〜10)は、構
成材料、製造方法、及び製造工程が主配線(3〜6)と
同じであることが望ましい。カバレッジ配線(7〜1
0)は、ヴィアコンタクト(1、2)の周辺のうち、主
配線(3〜6)の配線方向に平行な方向にのみ配置され
ており、従来のようにヴィアコンタクト周辺全体にわた
ってカバレッジする補正パターンとは異なるものであ
る。また、図1においてカバレッジ配線(7〜10)の
平面形状を方形状に記載しているが、この形状に限られ
るわけではない。円形あるいはその他の形状であっても
構わない。
1に示すように、第1の実施の形態において、第1のN
+1層主配線3の終端に続けて配置された第1のN+1
層カバレッジ配線8と、第2のN+1層主配線4の終端
に続けて配置された第2のN+1層カバレッジ配線10
と、第1のN層主配線5の終端に続けて配置された第1
のN層カバレッジ配線7と、第2のN層主配線6の終端
に続けて接続された第2のN層カバレッジ配線9とから
なる。図1においては、N層ヴィアコンタクト(1、
2)に接続する主配線(3〜6)の終端を総てN層ヴィ
アコンタクト(1、2)上に配置したが、本発明は、総
ての主配線の終端がN層ヴィアコンタクト(1、2)上
に配置される場合に限定されるわけではない。図1中の
4つの主配線(3〜6)には、主配線の途中にヴィアコ
ンタクトが形成されているものも含まれていても構わな
い。途中にヴィアコンタクトが形成されている主配線に
はカバレッジ配線は配置されない。
断面図である。図2に示すように、第1のN層ヴィアコ
ンタクト1の上に、第1のN+1層主配線3の終端が配
置され、第1のN層ヴィアコンタクト1の下に、第1の
N層主配線5が配置されている。同様に、第2のN層ヴ
ィアコンタクト2の上に、第2のN+1層主配線4の終
端が配置され、第2のN層ヴィアコンタクト2の下に、
第2のN層主配線6が配置されている。図2は、N+1
配線層の配線方向に沿った切断面であるため、第1のN
+1層主配線3の終端に続けて第1のN+1層カバレッ
ジ配線8が第1のN層ヴィアコンタクト1から張り出し
て配置されている。同様に、第2のN+1層主配線4の
終端に続けて第2のN+1層カバレッジ配線10が第2
のN層ヴィアコンタクト2から張り出して配置されてい
る。
沿った断面図である。また、図3(b)は、図2のH1
グリッドに沿った断面図である。図3(a)及び図3
(b)はN配線層の配線方向に沿った断面であるため、
第1のN層ヴィアコンタクト1の下に配置された第1の
N層主配線5の終端に続けて第1のN層カバレッジ配線
7が第1のN層ヴィアコンタクト1から張り出して配置
されている。また、第2のN層ヴィアコンタクト2の下
に配置された第2のN層主配線6の終端に続けて第2の
N層カバレッジ配線9が第2のN層ヴィアコンタクト2
から張り出して配置されている。
て説明する。
のLSIの自動配置ツールを用いて、LSIを構成する
機能ブロックあるいは素子をデザインルールに違反する
ことなく、チップ上にコンパクトに配置する。この時、
各機能ブロックなどを電気的に接続する金属配線を配置
するための所定の配線スペースが各機能ブロックなどの
間に確保されている。
の自動配線ツールを用いて、所定の配線スペース上に、
N+1配線層及びN配線層の主配線及びN+1配線層と
N配線層間を電気的に接続するN層ヴィアコンタクトを
配置して、各機能ブロックなどを接続する金属配線、ま
た入力信号及び出力信号を入出力パッドに送るための配
線パターンを形成する。
配線方向が各配線層ごとに垂直方向あるいは水平方向の
いずれかに決まって配線される。つまり、配線層が決ま
ればその配線層に形成される金属配線の配線方向は自動
的に決まることになる。したがって、自動配線ツールを
用いて配置するN層ヴィアコンタクトは、N+1配線層
とN配線層間を接続するヴィアコンタクトであるため、
接続される主配線の配線方向も自動的に決まる。そこ
で、ステップS2において、N層ヴィアコンタクトに、
接続されるN配線層及びN+1配線層の主配線の配線方
向に平行な方向にカバレッジ領域を予め含ませておくこ
とにより、図1に示したようなカバレッジ配線を含んだ
金属配線を自動配線ツールにより作成することができ
る。
方法により作成された金属配線の平面パターンを示す。
図4に示すように、N+1配線層とN配線層間を接続す
るN層ヴィアコンタクト(1、2)は、N層ヴィアコン
タクト(1、2)上及びN+1配線層の配線方向に対し
て0度方向及び180度方向にのみN層ヴィアコンタク
ト(1、2)から張り出して配置された、線幅が主配線
(3、4)と同じあるいは主配線(3、4)よりも狭い
N+1層カバレッジ領域(12、14)と、N層ヴィア
コンタクト(1、2)下及びN配線層の配線方向に対し
て0度方向及び180度方向にのみN層ヴィアコンタク
ト(1、2)から張り出して配置された、線幅が主配線
(5、6)と同じあるいは主配線(3、4)よりも狭い
N層カバレッジ領域(11、13)を含んでいる。
コンタクトは、第1のN層ヴィアコンタクト1と、第2
のN層ヴィアコンタクト2とからなる。第1のN層ヴィ
アコンタクト1の上には、第1のN+1層カバレッジ領
域12がN+1配線層の配線方向に張り出して配置さ
れ、第1のN層ヴィアコンタクト1の下には、第1のN
層カバレッジ領域11がN配線層の配線方向に張り出し
て配置されている。同様に、第2のN層ヴィアコンタク
ト2の上には、第2のN+1層カバレッジ領域14がN
+1配線層の配線方向に張り出して配置され、第2のN
層ヴィアコンタクト2の下には、第2のN層カバレッジ
領域13がN配線層の配線方向に張り出して配置されて
いる。また、第1のN+1層主配線3及び第1のN層主
配線5がその終端において第1のN層ヴィアコンタクト
1にそれぞれ接続しており、第2のN+1層主配線4及
び第2のN層主配線6がその終端において第2のN層ヴ
ィアコンタクト2にそれぞれ接続している。
面図である。図5に示すように、第1のN層ヴィアコン
タクト1の上に第1のN+1層カバレッジ領域12が配
置され、第1のN層ヴィアコンタクト1の下に第1のN
層カバレッジ領域11が配置されている。同様に、第2
のN層ヴィアコンタクト2の上に第2のN+1層カバレ
ッジ領域14が配置され、第2のN層ヴィアコンタクト
2の下に第2のN層カバレッジ領域13が配置されてい
る。N+1配線層の配線方向の沿った断面図である図5
においては、第1及び第2のN+1層カバレッジ領域
(12、14)が第1及び第2のN層ヴィアコンタクト
(1、2)の両側に張り出して形成されているが、第1
及び第2のN層カバレッジ領域(11、13)は張り出
して形成れていない。また、第1のN+1層カバレッジ
領域12の右側の張り出した部分は第1のN+1層主配
線3と重なり、第2のN+1層カバレッジ領域14の左
側の張り出した部分は第2のN+1層主配線4と重なっ
ている。したがって、N+1配線層の配線構造は、結果
的に図2に示したものと同じになる。
沿った断面図である。また、図6(b)は、図4のH1
グリッドに沿った断面図である。図6(a)に示すよう
に、第1のN層ヴィアコンタクト1の下に第1のN層カ
バレッジ領域11が配置され、第1のN層ヴィアコンタ
クト1の上に第1のN+1層カバレッジ領域12が配置
されている。また、図6(b)に示すように、第2のN
層ヴィアコンタクト2の下に第2のN層カバレッジ領域
13が配置され、第2のN層ヴィアコンタクト2の上に
第2のN+1層カバレッジ領域14が配置されている。
図6(a)及び図6(b)は、N配線層の配線方向に沿
った断面図であるため、第1及び第2のN層カバレッジ
領域(11、13)は第1及び第2のN層ヴィアコンタ
クトの両側に張り出して形成されているが、第1の及び
第2のN+1層カバレッジ領域(12、14)は張り出
して形成されていない。また、第1のN層カバレッジ領
域11の左側の張り出した部分は第1のN層主配線と重
なり、第2のN層カバレッジ領域13の右側の張り出し
た部分は第2のN層主配線6と重なっている。したがっ
て、N配線層の配線構造は、結果的に図3(a)及び図
3(b)に示したものと同じになる。
のプログラムは、コンピュータ読み取り可能な記録媒体
に保存しておいてもよい。この記録媒体をコンピュータ
システムによって読み込ませ、このプログラムを実行し
て、第1の実施の形態に係わる半導体装置の設計方法を
実現することもできる。ここで、記録媒体とは、例えば
半導体メモリ、磁気ディスク、光ディスク、光磁気ディ
スク、磁気テープなどのプログラムを記録することが可
能な種々の媒体である。
ログラムを読み取り、そこに記述された手順に従って、
一連の設計方法を実現するコンピュータシステム80の
概観を示す鳥瞰図である。コンピュータシステム80の
本体前面には、フロッピーディスクドライブ81、およ
びCD−ROMドライブ82が設けられており、磁気デ
ィスクとしてのフロッピーディスク83、または光ディ
スクとしてのCD−ROM84を各ドライブ入り口から
挿入し、所定の読み出し操作を行うことにより、これら
の記録媒体に格納されたプログラムをシステム内にイン
ストールすることができる。また、所定のドライブ装置
87を接続することにより、例えばゲームパックなどに
使用されている半導体メモリとしてのROM85や、磁
気テープとしてのカセットテープ86を用いることもで
きる。
N層カバレッジ配線(7〜10)あるいはN+1層及び
N層カバレッジ領域(11〜14)がそれぞれN+1層
主配線(3、4)及びN層主配線(5、6)の終端に続
いて配置され、N層ヴィアコンタクト(1、2)よりも
張り出して形成されているため、金属配線の終端に丸め
が生じてもN+1層及びN層カバレッジ領域(11〜1
4)で丸めが生じるため、N+1層主配線(3、4)及
びN層主配線(5、6)の終端で発生する丸めを抑える
ことができる。
0)あるいはN+1層カバレッジ領域(12、14)
は、設計グリッドH2側に向かってN層ヴィアコンタク
ト(1、2)より張り出して形成されているため、第1
のN層主配線5と第2のN層主配線6は、設計グリッド
H2を空けて、設計グリッドH1及び設計グリッドH3
の上にそれぞれ配置する必要がある。しかし、第1及び
第2のN層主配線(5、6)の線幅は第1及び第2のN
層ヴィアコンタクト(1、2)上においても広がりがな
いため、このグリッドH2には他のN層主配線を通すこ
とができる。同様に設計グリッドH4にも、他の第N層
主配線を通すことができる。
(3、4)の線幅は第1及び第2のN層ヴィアコンタク
ト(1、2)上においても広がりがないため、第1及び
第2のN+1層主配線(3、4)が配置された設計グリ
ッドV2に隣接する設計グリッド(V1、V3)に、他
のN+1層主配線を通すことができる。
いはカバレッジ領域(11、14)がN層ヴィアコンタ
クトから張り出して配置されているので、3つのグリッ
ド点(V1−H1、V2−H2、V3−H3)に他のN
層ヴィアコンタクトを配置することができない。しか
し、ヴィアコンタクトのカバレッジは配線方向のみであ
るため、N層ヴィアコンタクト(1、2)が配置された
グリッド点(V2−H1、V2−H3)の斜め隣りのグ
リッド点(V1−H2、V3−H2、V1−H4、V3
−H4)に他のヴィアコンタクトを配置することができ
る。
行な方向にのみ配線の終端に続けて配置された、線幅が
主配線と同じあるいは狭いカバレッジ配線を設けること
で、金属配線の終端において丸めが発生しても、その丸
めはカバレッジ配線で発生し、主配線の終端においては
発生を抑えることができるため、ヴィアコンタクトと主
配線との接触不良あるいはオープン不良を防ぐことがで
きる。また、ヴィアコンタクト周辺において主配線の線
幅の広がりを抑えることができるため、ヴィアコンタク
トに隣接する設計グリッドあるいはグリッド点上に、他
の主配線あるいは他のヴィアコンタクトをデザインルー
ルに違反することなく、配置することができる。したが
って、金属配線及びヴィアコンタクトを高密度に配置す
ることができ、集積度の高い金属配線のレイアウトを行
うことができる。また、金属配線のレイアウト作業にお
いて、自動配線ツールにかけるヴィアコンタクトの情報
に、カバレッジ領域を予め含ませることにより、マスク
描画データ作成時にカバレッジ領域を補正パターンとし
て主配線に付与することがないので、設計パターンのデ
ータ量が増加することなく、マスク描画データの作製で
時間を短縮し、半導体装置の開発期間を短縮することが
できる。
に形態においては、カバレッジ配線あるいはカバレッジ
領域は主配線の配線方向に対して平行な方向にのみ配置
した場合について述べたが、主配線の配線方向に対して
垂直な方向にのみカバレッジを配置しても構わない。図
8は本発明の第2の実施の形態に係わる半導体装置の金
属配線を示す平面図である。
形態に係わる半導体装置は、ヴィアコンタクト(1、
2)と、終端においてヴィアコンタクト(1、2)に接
続する主配線(3〜6)とを有する半導体装置におい
て、主配線(3〜6)の配線方向に対して垂直な方向に
のみ主配線(3〜6)の終端に続けてヴィアコンタクト
(1、2)から張り出して配置された、線幅が主配線
(3〜6)と同じあるいは主配線(3〜6)より狭いカ
バレッジ配線(15〜18)を有している。
クト(1、2)は、第1のN層ヴィアコンタクト1及び
第2のN層ヴィアコンタクト2とからなり、主配線(3
〜6)は、第1及び第2のN+1層主配線(3、4)及
び第1及び第2のN層主配線(5、6)とからなる。ヴ
ィアコンタクト(1、2)及び主配線(3〜6)につい
ては第1の実施の形態と同じものを用いているため、説
明を省略する。
第1のN+1層主配線3の終端に続けて配置された第1
のN+1層カバレッジ配線16と、第2のN+1層主配
線4の終端に続けて配置された第2のN+1層カバレッ
ジ配線18と、第1のN層主配線5の終端に続けて配置
された第1のN層カバレッジ配線15と、第2のN層主
配線6の終端に続けて接続された第2のN層カバレッジ
配線17とからなる。図8においては、N層ヴィアコン
タクト(1、2)に接続する主配線(3〜6)の終端を
総てN層ヴィアコンタクト(1、2)上に配置したが、
本発明は、総ての主配線の終端がN層ヴィアコンタクト
(1、2)上に配置される場合に限定されるわけではな
い。図8中の4つの主配線(3〜6)には、主配線の途
中にヴィアコンタクトが形成されているものも含まれて
いても構わない。主配線(3〜6)の途中でヴィアコン
タクト(1、2)が形成されている場合に、主配線(3
〜6)の配線方向に垂直な方向にヴィアコンタクト
(1、2)から張り出してカバレッジ配線(15〜1
8)を形成しても構わない。また、図8においてカバレ
ッジ配線(15〜18)の平面形状を方形状に記載して
いるが、この形状に限られるわけではない。円形あるい
はその他の形状であっても構わない。
断面図である。図9に示すように、第1のN層ヴィアコ
ンタクト1の上に、第1のN+1層主配線3の終端が配
置され、第1のN層ヴィアコンタクト1の下に、第1の
N層主配線5が配置されている。同様に、第2のN層ヴ
ィアコンタクト2の上に、第2のN+1層主配線4の終
端が配置され、第2のN層ヴィアコンタクト2の下に、
第2のN層主配線6が配置されている。設計グリッドV
2は、N配線層の配線方向に対して垂直な方向の設計グ
リッドであり、同時にN層主配線(5、6)の終端が配
置されたヴィアコンタクト(1、2)上の設計グリッド
である。したがって、第1のN層主配線5の終端に続け
て第1のN層カバレッジ配線15が第1のN層ヴィアコ
ンタクト1から張り出して配置されている。同様に、第
2のN層主配線6の終端に続けて第2のN層カバレッジ
配線17が第2のN層ヴィアコンタクト2から張り出し
て配置されている。
に沿った断面図である。また、図10(b)は、図8の
設計グリッドH1に沿った断面図である。設計グリッド
H1は、N+1配線層の配線方向に対して垂直な方向の
設計グリッドであり、同時に第1のN+1層主配線3の
終端が配置された第1のN層ヴィアコンタクト1上の設
計グリッドである。したがって、第1のN+1層主配線
3の終端に続けて第1のN+1層カバレッジ配線16が
第1のN層ヴィアコンタクト1から張り出して配置され
ている。同様に、設計グリッドH1は、N+1配線層の
配線方向に対して垂直な方向の設計グリッドであり、同
時に第2の第1のN+1層主配線4の終端が配置された
第2のN層ヴィアコンタクト2上の設計グリッドであ
る。したがって、第2のN+1層主配線4の終端に続け
て第2のN+1層カバレッジ配線18が第2のN層ヴィ
アコンタクト2から張り出して配置されている。
の実施の形態と同様に、N層ヴィアコンタクト(1、
2)の情報に、接続される金属配線の配線方向に垂直な
方向にカバレッジ領域を予め含ませておくことにより、
図8に示したようなカバレッジ配線(15〜18)を含
んだ金属配線を有する半導体装置を自動配線ツールによ
り設計することができる。つまり、図8に示すように、
第2の実施の形態に係わる半導体装置の設計方法におい
て、N+1配線層とN配線層間を接続するN層ヴィアコ
ンタクト(1、2)は、N層ヴィアコンタクト(1、
2)上及びN+1配線層の配線方向に対して90度方向
及び270度方向にのみN層ヴィアコンタクト(1、
2)から張り出して配置された、線幅が主配線(3、
4)と同じあるいは主配線(3、4)よりも狭いN+1
層カバレッジ領域(16、18)と、N層ヴィアコンタ
クト(1、2)下及びN配線層の配線方向に対して90
度方向及び270度方向にのみN層ヴィアコンタクト
(1、2)から張り出して配置された、線幅が主配線
(5、6)と同じあるいは主配線(3、4)よりも狭い
N層カバレッジ領域(15、17)を含んでいる。ここ
で、第2の実施の形態においては、カバレッジ領域とは
カバレッジ配線と同義である。
置の設計方法を実行するためのプログラムは、第1の実
施の形態と同様に、コンピュータ読み取り可能な記録媒
体に保存しておいてもよい。この記録媒体をコンピュー
タシステムによって読み込ませ、このプログラムを実行
して、第2の実施の形態に係わる半導体装置の設計方法
を実現することができる。また、これらの記録媒体に記
録されたプログラムを読み取り、そこに記述された手順
に従って、一連の設計方法を実現するコンピュータシス
テムについても、図7に示したものを使用することがで
きる。
形態と同様に、N+1層及びN層カバレッジ配線(15
〜18)がそれぞれN+1層主配線(3、4)及びN層
主配線(5、6)の終端に続いて配置され、N層ヴィア
コンタクト(1、2)よりも張り出して形成されている
ため、金属配線の終端に丸めが生じても、N+1層及び
N層カバレッジ領域(15〜18)で丸めが生じるた
め、N+1層主配線(3、4)及びN層主配線(5、
6)の終端で発生する丸めを抑えることができる。した
がって、ヴィアコンタクトと主配線との接触不良あるい
はオープン不良を抑えることができる。また、金属配線
のレイアウト作業において、自動配線ツールにかけるヴ
ィアコンタクトの情報に、カバレッジ領域を予め含ませ
ることにより、マスク描画データ作成時にカバレッジ領
域を補正パターンとして主配線に付与することがないの
で、設計パターンのデータ量が増加することなく、マス
ク描画データの作製で時間を短縮し、半導体装置の開発
期間を短縮することができる。
属配線とヴィアコンタクトの接触不良が少なく、且つ、
集積度の高い半導体装置、その設計方法、及びその設計
プログラムを格納したコンピュータ読み取り可能な記録
媒体を提供することができる。
半導体装置、その設計方法、及びその設計プログラムを
格納したコンピュータ読み取り可能な記録媒体を提供す
ることができる。
の金属配線を示す平面図である。
る。
た断面図であり、図3(b)は、図1の設計グリッドH
1に沿った断面図である。
の設計方法を示す平面図である。
る。
た断面図であり、図6(b)は、図4の設計グリッドH
1に沿った断面図である。
の設計方法を実現するコンピュータシステムの概観を示
す鳥瞰図である。
の金属配線を示す平面図である。
る。
沿った断面図であり、図10(b)は、図8の設計グリ
ッドH1に沿った断面図である。
示す平面図である。
を示す平面図である。
ある。
成された金属配線を示す平面図である。
Claims (6)
- 【請求項1】 ヴィアコンタクトと、終端において前記
ヴィアコンタクトに接続する主配線とを有する半導体装
置において、 前記主配線の配線方向に対して平行な方向にのみ該主配
線の終端に続けて前記ヴィアコンタクトから張り出して
配置された、線幅が該主配線と同じあるいは該主配線よ
り狭いカバレッジ配線をさらに有することを特徴とする
半導体装置。 - 【請求項2】 ヴィアコンタクトと、終端において前記
ヴィアコンタクトに接続する主配線とを有する半導体装
置において、 前記主配線の配線方向に対して垂直な方向にのみ該主配
線の終端に続けて前記ヴィアコンタクトから張り出して
配置された、線幅が該主配線と同じあるいは該主配線よ
り狭いカバレッジ配線をさらに有することを特徴とする
半導体装置。 - 【請求項3】 自動配置ツールを用いて、機能ブロック
あるいは素子をチップ上に配置するステップと、 自動配線ツールを用いて、N+1配線層とN配線層の主
配線と、該N+1配線層と該N配線層間を電気的に接続
するN層ヴィアコンタクトを配置して、前記機能ブロッ
クあるいは素子間を接続する金属配線を形成するステッ
プとを有するX層配線構造からなる半導体装置の設計方
法において、 前記N層ヴィアコンタクトは、 前記N層ヴィアコンタクトの上及び前記N+1配線層の
配線方向に対して0度方向及び180度方向にのみ該N
層ヴィアコンタクトから張り出して配置された、線幅が
前記主配線と同じあるいは該主配線よりも狭いN+1層
カバレッジ領域と、 前記N層ヴィアコンタクト下及び前記N配線層の配線方
向に対して0度方向及び180度方向にのみ該N層ヴィ
アコンタクトから張り出して配置された、線幅が前記主
配線と同じあるいは該主配線よりも狭いN層カバレッジ
領域とを含むことを特徴とする半導体装置の設計方法。 - 【請求項4】 自動配置ツールを用いて、機能ブロック
あるいは素子をチップ上に配置するステップと、 自動配線ツールを用いて、N+1配線層とN配線層の主
配線と、該N+1配線層と該N配線層間を電気的に接続
するN層ヴィアコンタクトを配置して、前記機能ブロッ
クあるいは素子間を接続する金属配線を形成するステッ
プとを有するX層配線構造からなる半導体装置の設計方
法において、 前記N層ヴィアコンタクトは、 前記N層ヴィアコンタクトの上及び前記N+1配線層の
配線方向に対して90度方向及び270度方向にのみ該
N層ヴィアコンタクトから張り出して配置された、線幅
が前記主配線と同じあるいは該主配線よりも狭いN+1
層カバレッジ領域と、 前記N層ヴィアコンタクト下及び前記N配線層の配線方
向に対して90度方向及び270度方向にのみ該N層ヴ
ィアコンタクトから張り出して配置された、線幅が前記
主配線と同じあるいは該主配線よりも狭いN層カバレッ
ジ領域とを含むことを特徴とする半導体装置の設計方
法。 - 【請求項5】 自動配置ツールを用いて、機能ブロック
あるいは素子をチップ上に配置するステップと、 自動配線ツールを用いて、N+1配線層とN配線層の主
配線と、該N+1配線層と該N配線層間を電気的に接続
するN層ヴィアコンタクトを配置して、前記機能ブロッ
クあるいは素子間を接続する金属配線を形成するステッ
プとを有するX層配線構造からなる半導体装置の設計プ
ログラムにおいて、 前記N層ヴィアコンタクトは、 前記N層ヴィアコンタクトの上及び前記N+1配線層の
配線方向に対して0度方向及び180度方向にのみ該N
層ヴィアコンタクトから張り出して配置された、線幅が
前記主配線と同じあるいは該主配線よりも狭いN+1層
カバレッジ領域と、 前記N層ヴィアコンタクト下及び前記N配線層の配線方
向に対して0度方向及び180度方向にのみ該N層ヴィ
アコンタクトから張り出して配置された、線幅が前記主
配線と同じあるいは該主配線よりも狭いN層カバレッジ
領域とを含むことを特徴とする半導体装置の設計プログ
ラムを格納したコンピュータ読み取り可能な記録媒体。 - 【請求項6】 自動配置ツールを用いて、機能ブロック
あるいは素子をチップ上に配置するステップと、 自動配線ツールを用いて、N+1配線層とN配線層の主
配線と、該N+1配線層と該N配線層間を電気的に接続
するN層ヴィアコンタクトを配置して、前記機能ブロッ
クあるいは素子間を接続する金属配線を形成するステッ
プとを有するX層配線構造からなる半導体装置の設計プ
ログラムにおいて、 前記N層ヴィアコンタクトは、 前記N層ヴィアコンタクトの上及び前記N+1配線層の
配線方向に対して90度方向及び270度方向にのみ該
N層ヴィアコンタクトから張り出して配置された、線幅
が前記主配線と同じあるいは該主配線よりも狭いN+1
層カバレッジ領域と、 前記N層ヴィアコンタクト下及び前記N配線層の配線方
向に対して90度方向及び270度方向にのみ該N層ヴ
ィアコンタクトから張り出して配置された、線幅が前記
主配線と同じあるいは該主配線よりも狭いN層カバレッ
ジ領域とを含むことを特徴とする半導体装置の設計プロ
グラムを格納したコンピュータ読み取り可能な記録媒
体。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25797999A JP4008629B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
TW092217566U TW576544U (en) | 1999-09-10 | 2000-09-05 | Semiconductor device |
TW092113344A TWI223322B (en) | 1999-09-10 | 2000-09-05 | Design method of semiconductor device and recording medium for storing its design program |
US09/658,452 US6753611B1 (en) | 1999-09-10 | 2000-09-08 | Semiconductor device, designing method thereof, and recording medium storing semiconductor designing program |
KR10-2000-0053998A KR100384805B1 (ko) | 1999-09-10 | 2000-09-14 | 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체 |
US10/675,957 US6826742B2 (en) | 1999-09-10 | 2003-10-02 | Semiconductor device, designing method thereof, and recording medium storing semiconductor designing program |
US10/968,925 US7444614B2 (en) | 1999-09-10 | 2004-10-21 | Computer-readable recording medium storing semiconductor designing program for improving both integration and connection of via-contact and metal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25797999A JP4008629B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085614A true JP2001085614A (ja) | 2001-03-30 |
JP4008629B2 JP4008629B2 (ja) | 2007-11-14 |
Family
ID=17313872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25797999A Expired - Fee Related JP4008629B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6753611B1 (ja) |
JP (1) | JP4008629B2 (ja) |
KR (1) | KR100384805B1 (ja) |
TW (2) | TW576544U (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109336A (ja) * | 2003-10-01 | 2005-04-21 | Toshiba Microelectronics Corp | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
JP2006126431A (ja) * | 2004-10-28 | 2006-05-18 | Nec Electronics Corp | 露光用マスク及び配線層マスクのパターン設計方法 |
US7061112B2 (en) | 2002-12-27 | 2006-06-13 | Fujitsu Limited | Semiconductor device including an electrical contact connected to an interconnection |
JP2006228987A (ja) * | 2005-02-17 | 2006-08-31 | Toshiba Corp | 半導体集積回路の製造方法及び半導体集積回路 |
JP2008078467A (ja) * | 2006-09-22 | 2008-04-03 | Toshiba Corp | 特定用途向け半導体集積回路及びその製造方法 |
CN100452349C (zh) * | 2004-06-07 | 2009-01-14 | 株式会社东芝 | 设计半导体器件的计算机方法、自动设计系统和半导体器件 |
US7587696B2 (en) | 2003-05-22 | 2009-09-08 | Nec Electronics Corporation | Semiconductor device, layout method and apparatus and program |
JP2010187005A (ja) * | 2010-03-30 | 2010-08-26 | Fujitsu Semiconductor Ltd | 複数の配線層を有する半導体回路の端子層設定に用いられる端子延長用コンポーネント |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
US6780696B1 (en) * | 2000-09-12 | 2004-08-24 | Alien Technology Corporation | Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs |
US7076750B1 (en) * | 2001-02-06 | 2006-07-11 | Advanced Micro Devices, Inc. | Method and apparatus for generating trenches for vias |
JP4387654B2 (ja) * | 2002-10-10 | 2009-12-16 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2005093575A (ja) * | 2003-09-16 | 2005-04-07 | Nec Electronics Corp | 半導体集積回路装置と配線レイアウト方法 |
JP2006165376A (ja) * | 2004-12-09 | 2006-06-22 | Fujitsu Ltd | 電子装置及びその設計方法 |
JP4377342B2 (ja) * | 2005-01-18 | 2009-12-02 | Necエレクトロニクス株式会社 | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム |
US7332812B2 (en) * | 2005-04-14 | 2008-02-19 | Infineon Technologies Ag | Memory card with connecting portions for connection to an adapter |
JPWO2007066411A1 (ja) * | 2005-12-09 | 2009-05-14 | 富士通株式会社 | 半導体装置などの回路の設計装置、その設計方法、及びプログラム |
JP4986114B2 (ja) * | 2006-04-17 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及び半導体集積回路の設計方法 |
WO2008020266A1 (en) * | 2006-08-16 | 2008-02-21 | Freescale Semiconductor, Inc. | Method and apparatus for designing an integrated circuit |
JP2008205122A (ja) * | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US20080312845A1 (en) * | 2007-05-14 | 2008-12-18 | Abbott Diabetes Care, Inc. | Method and apparatus for providing data processing and control in a medical communication system |
JP5187309B2 (ja) * | 2007-08-17 | 2013-04-24 | 富士通セミコンダクター株式会社 | フォトマスクの形成方法および半導体装置の製造方法 |
WO2009084092A1 (ja) * | 2007-12-27 | 2009-07-09 | Fujitsu Limited | マクロ用レイアウト検証装置及び検証方法 |
US8198188B1 (en) * | 2008-01-28 | 2012-06-12 | Cadence Design Systems, Inc. | Self-aligned VIAS for semiconductor devices |
CN102160465A (zh) * | 2008-10-10 | 2011-08-17 | 夏普株式会社 | 照明装置和具备它的液晶显示装置 |
WO2010095346A1 (ja) | 2009-02-17 | 2010-08-26 | パナソニック株式会社 | 半導体装置、基本セルおよび半導体集積回路装置 |
JP2011014576A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体チップ、半導体ウエハ、及び半導体チップの製造方法 |
CA2850250C (en) | 2011-03-07 | 2020-09-01 | Intelligent Imaging Systems, Inc. | Vehicle traffic and vehicle related transaction control system |
US8421237B2 (en) * | 2011-07-07 | 2013-04-16 | Cisco Technology, Inc. | Stacked memory layers having multiple orientations and through-layer interconnects |
US10741489B2 (en) * | 2011-09-19 | 2020-08-11 | Texas Instruments Incorporated | Rectangular via for ensuring via yield in the absence of via redundancy |
US20130320451A1 (en) | 2012-06-01 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Semiconductor device having non-orthogonal element |
KR102029645B1 (ko) * | 2013-01-14 | 2019-11-18 | 삼성전자 주식회사 | 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법 |
KR102661932B1 (ko) * | 2016-12-16 | 2024-04-29 | 삼성전자주식회사 | 멀티플 패터닝 리소그래피를 위한 집적 회로, 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법 |
US10964639B2 (en) | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5651827A (en) * | 1979-10-05 | 1981-05-09 | Seiko Epson Corp | Preparation of semiconductor device |
JPS6072257A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | 半導体集積回路 |
US4722060A (en) * | 1984-03-22 | 1988-01-26 | Thomson Components-Mostek Corporation | Integrated-circuit leadframe adapted for a simultaneous bonding operation |
IL86162A (en) * | 1988-04-25 | 1991-11-21 | Zvi Orbach | Customizable semiconductor devices |
JPS63237436A (ja) * | 1987-03-26 | 1988-10-03 | Toshiba Corp | 半導体集積回路装置の配線方法 |
US5119313A (en) * | 1987-08-04 | 1992-06-02 | Texas Instruments Incorporated | Comprehensive logic circuit layout system |
US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
JPH03188650A (ja) * | 1989-12-18 | 1991-08-16 | Hitachi Ltd | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 |
DE4115909C1 (ja) * | 1991-05-15 | 1992-11-12 | Siemens Ag, 8000 Muenchen, De | |
JPH05226331A (ja) | 1991-10-04 | 1993-09-03 | Toshiba Corp | 半導体集積回路装置 |
JPH06314692A (ja) | 1993-04-27 | 1994-11-08 | Intel Corp | 集積回路におけるビア/接点被覆範囲を改善する方法 |
JPH0737979A (ja) * | 1993-07-19 | 1995-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5581475A (en) * | 1993-08-13 | 1996-12-03 | Harris Corporation | Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules |
US5510999A (en) * | 1993-10-06 | 1996-04-23 | Nsoft Systems, Inc. | Multiple source equalization design for gate arrays and embedded arrays |
JPH07245343A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH08330434A (ja) * | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
JPH08213576A (ja) * | 1995-02-03 | 1996-08-20 | Kawasaki Steel Corp | 半導体装置 |
US5506450A (en) * | 1995-05-04 | 1996-04-09 | Motorola, Inc. | Semiconductor device with improved electromigration resistance and method for making the same |
US5861673A (en) | 1995-11-16 | 1999-01-19 | Taiwan Semiconductor Manufacturing Company | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations |
JP2798049B2 (ja) | 1996-03-28 | 1998-09-17 | 日本電気株式会社 | 半導体装置 |
TW345739B (en) * | 1996-04-19 | 1998-11-21 | Matsushita Electron Co Ltd | Semiconductor apparatus |
JP3093692B2 (ja) * | 1996-09-12 | 2000-10-03 | 松下電器産業株式会社 | 半導体集積回路,その設計方法及び記録媒体 |
JP3352895B2 (ja) | 1996-12-25 | 2002-12-03 | 株式会社東芝 | 半導体集積回路、半導体集積回路の設計方法および製造方法 |
JP3634596B2 (ja) * | 1997-10-31 | 2005-03-30 | 三洋電機株式会社 | 半導体装置 |
JPH11145137A (ja) * | 1997-11-07 | 1999-05-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
DE19824400C2 (de) * | 1998-05-30 | 2000-05-18 | Bosch Gmbh Robert | Leiterbahn-Kontaktierungsanordnung |
US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
US6343369B1 (en) * | 1998-09-15 | 2002-01-29 | Microconnect, Inc. | Methods for making contact device for making connection to an electronic circuit device and methods of using the same |
JP3628541B2 (ja) * | 1999-03-01 | 2005-03-16 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP3390393B2 (ja) * | 1999-12-21 | 2003-03-24 | エヌイーシーマイクロシステム株式会社 | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 |
JP2001306640A (ja) * | 2000-04-17 | 2001-11-02 | Mitsubishi Electric Corp | 自動配置配線手法、自動配置配線装置、および半導体集積回路 |
US6507930B1 (en) * | 2000-06-30 | 2003-01-14 | International Business Machines Corporation | Method and system for improving yield of semiconductor integrated circuits |
JP3998169B2 (ja) * | 2000-09-14 | 2007-10-24 | 株式会社ルネサステクノロジ | 回路の設計方法および回路の設計支援プログラム並びに回路設計装置 |
JP4112244B2 (ja) * | 2002-03-04 | 2008-07-02 | 富士通株式会社 | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 |
-
1999
- 1999-09-10 JP JP25797999A patent/JP4008629B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-05 TW TW092217566U patent/TW576544U/zh not_active IP Right Cessation
- 2000-09-05 TW TW092113344A patent/TWI223322B/zh not_active IP Right Cessation
- 2000-09-08 US US09/658,452 patent/US6753611B1/en not_active Expired - Lifetime
- 2000-09-14 KR KR10-2000-0053998A patent/KR100384805B1/ko active IP Right Grant
-
2003
- 2003-10-02 US US10/675,957 patent/US6826742B2/en not_active Expired - Lifetime
-
2004
- 2004-10-21 US US10/968,925 patent/US7444614B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061112B2 (en) | 2002-12-27 | 2006-06-13 | Fujitsu Limited | Semiconductor device including an electrical contact connected to an interconnection |
US7587696B2 (en) | 2003-05-22 | 2009-09-08 | Nec Electronics Corporation | Semiconductor device, layout method and apparatus and program |
JP2005109336A (ja) * | 2003-10-01 | 2005-04-21 | Toshiba Microelectronics Corp | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
JP4509521B2 (ja) * | 2003-10-01 | 2010-07-21 | 東芝マイクロエレクトロニクス株式会社 | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
CN100452349C (zh) * | 2004-06-07 | 2009-01-14 | 株式会社东芝 | 设计半导体器件的计算机方法、自动设计系统和半导体器件 |
JP2006126431A (ja) * | 2004-10-28 | 2006-05-18 | Nec Electronics Corp | 露光用マスク及び配線層マスクのパターン設計方法 |
JP2006228987A (ja) * | 2005-02-17 | 2006-08-31 | Toshiba Corp | 半導体集積回路の製造方法及び半導体集積回路 |
JP4602112B2 (ja) * | 2005-02-17 | 2010-12-22 | 株式会社東芝 | 半導体集積回路の製造方法及び半導体集積回路 |
JP2008078467A (ja) * | 2006-09-22 | 2008-04-03 | Toshiba Corp | 特定用途向け半導体集積回路及びその製造方法 |
US7650584B2 (en) | 2006-09-22 | 2010-01-19 | Kabushiki Kaisha Toshiba | Application specific semiconductor integrated circuit and its manufacturing method thereof |
JP2010187005A (ja) * | 2010-03-30 | 2010-08-26 | Fujitsu Semiconductor Ltd | 複数の配線層を有する半導体回路の端子層設定に用いられる端子延長用コンポーネント |
Also Published As
Publication number | Publication date |
---|---|
US20060012050A1 (en) | 2006-01-19 |
US6753611B1 (en) | 2004-06-22 |
US20040065907A1 (en) | 2004-04-08 |
TW576544U (en) | 2004-02-11 |
KR20010030379A (ko) | 2001-04-16 |
TW200304667A (en) | 2003-10-01 |
US7444614B2 (en) | 2008-10-28 |
TWI223322B (en) | 2004-11-01 |
JP4008629B2 (ja) | 2007-11-14 |
US6826742B2 (en) | 2004-11-30 |
KR100384805B1 (ko) | 2003-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001085614A (ja) | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
JP3311244B2 (ja) | 基本セルライブラリ及びその形成方法 | |
US7124389B2 (en) | Automated wiring pattern layout method | |
JP3611468B2 (ja) | パターン生成方法 | |
KR20020001582A (ko) | 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법 | |
US20010039645A1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
JP2006253498A (ja) | 半導体集積回路装置 | |
US8418109B2 (en) | Semiconductor integrated circuit with multi-cut via and automated layout method for the same | |
JP3428556B2 (ja) | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 | |
KR930008866B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3340267B2 (ja) | 半導体記憶装置における配線形成方法 | |
JPH0379059A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100329951B1 (ko) | 기능 매크로 및 그 설계 방법, 반도체 장치 및 그 제조 방법 | |
JPH07153844A (ja) | 半導体集積回路装置 | |
JPH05258017A (ja) | 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法 | |
JP2834075B2 (ja) | ゲートアレイ装置及びそのレイアウト方法 | |
JP2001257263A (ja) | 半導体装置およびその製造方法 | |
JP2002261162A (ja) | 半導体集積回路装置、およびそのレイアウト設計方法 | |
JPH0485933A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0589203A (ja) | 半導体装置及び配線配置設計方法 | |
JPH0131307B2 (ja) | ||
JPH09172073A (ja) | 半導体集積回路の自動配置配線方法 | |
JPH04155833A (ja) | 素子の製造方法 | |
JPH0878524A (ja) | 半導体素子の接続パターン | |
JPH04280452A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4008629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |