JP3998169B2 - 回路の設計方法および回路の設計支援プログラム並びに回路設計装置 - Google Patents

回路の設計方法および回路の設計支援プログラム並びに回路設計装置 Download PDF

Info

Publication number
JP3998169B2
JP3998169B2 JP2000279041A JP2000279041A JP3998169B2 JP 3998169 B2 JP3998169 B2 JP 3998169B2 JP 2000279041 A JP2000279041 A JP 2000279041A JP 2000279041 A JP2000279041 A JP 2000279041A JP 3998169 B2 JP3998169 B2 JP 3998169B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
subnet
computer
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000279041A
Other languages
English (en)
Other versions
JP2002092060A (ja
Inventor
雅則 福田
久人 稲葉
浩明 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2000279041A priority Critical patent/JP3998169B2/ja
Priority to US09/939,590 priority patent/US6578184B2/en
Publication of JP2002092060A publication Critical patent/JP2002092060A/ja
Application granted granted Critical
Publication of JP3998169B2 publication Critical patent/JP3998169B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/20Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の設計技術さらには半導体集積回路の配線設計に利用して有効な技術に関し、特にアナログ回路を内蔵した半導体集積回路におけるアナログ回路を構成する素子間の接続配線の設計に利用して有効な技術に関する。
【0002】
【従来の技術】
従来、半導体集積回路の配線設計において、配線経路を決定する方式として、迷路法やチャネル割当法などが知られている。このうち迷路法は、配線格子に対応するマトリックスの1格子(開始点)に着目してその格子に隣接する格子に「1」のラベルを付し、次にラベル「1」のついた格子に隣接する格子に「2」ラベルを付すというようにして、次々とラベルを付して行き、目標とする格子に到達したなら、連続したラベルを最初から「1」,「2」,「3」……のように追いかけることで配線経路を探索する方法である。
【0003】
また、チャネル割当法は、セル間に設けられた配線領域(チャネル)毎に配線を決定して行く方法であり、ディジタル回路における論理ゲート間の接続に広く利用されている。なお、迷路法やチャネル割当法などの配線経路決定アルゴリズムについては、株式会社コロナ社発行の「VLSIデザインオートメーション入門」の第4章レイアウトDAに詳しく記載されている。
【0004】
【発明が解決しようとする課題】
従来の配線経路決定方法はディジタル回路における論理ゲート間の接続には比較的有効であり、種々の自動配線ツール(配線用プログラム)が提供されている。しかしながら、アナログ回路に関しては例えば増幅回路1つをとっても製品によって要求される回路特性が異なるため、回路の構成も少しずつ異なっているので素子レベルで配線経路を決定してやらなければならない。
【0005】
このようなアナログ回路用の自動配線ツールもあることはあるが、アナログ回路は、単にセル(論理ゲート)の所定の端子間が接続されていれば良いディジタル回路とは異なり、所望の特性や精度を充分に出す必要がある。そのため、従来のアナログ回路用の自動配線ツールは、配線を決定する優先順位や概略の経路を設計者が指定しなければならないなど、設計工数の低減が充分に達成されていないという問題点がある。
【0006】
この発明の目的は、アナログ回路の自動配線設計に適した設計工数の少ない配線設計方法を提供することにある。
【0007】
この発明の他の目的は、アナログ回路の配線設計において設計工数を減らし効率良く作業を行なえるようにする回路設計支援ツール(プログラム)を提供することにある。
【0008】
この発明の他の目的は、アナログ回路の配線設計において設計工数を減らし効率良く作業を行なえるようにする回路設計装置を提供することにある。
【0009】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【0011】
すなわち、回路を構成する素子、各素子間を接続する配線並びにこれらの配線のうち電源電圧を供給する配線の電圧関係を入力する回路図入力工程もしくは回路図の入力を支援する機能と、上記入力された回路図の情報に基づいて当該回路で電流の流れる経路を検出する電流経路検出工程もしくは電流経路検出機能と、上記回路図の情報から互いに電気的に結合関係にある素子の端子間を接続する1または2以上の配線経路からなる配線ネットのうち、電流の流れる経路を少なくとも1つ有する配線ネットを抽出するネット抽出工程もしくはネット抽出機能と、抽出された各配線ネットを、電流が流れる配線経路からなる第1のサブネットと電流が流れない配線経路からなる第2のサブネットとにそれぞれ分割するサブネット分割工程もしくはサブネット分割機能と、上記分割された第1のサブネットと第2のサブネットについてそれぞれ別個に配線経路の決定を行なわせるような制約条件を生成する配線制約生成工程もしくは配線制約生成機能とにより、回路の設計方法もしくは設計支援プログラムを構成するようにしたものである。
【0012】
上記した手段によれば、配線ネットを、電流が流れる配線経路からなる第1のサブネットと電流が流れない配線経路からなる第2のサブネットとにそれぞれ分割し、電流が流れるサブネットと電流が流れないサブネットについてそれぞれ別個に配線経路の決定を行なわせるため、自動配線設計で効率良く配線経路を決定することができ、配線設計に要する時間を短縮することができる。
【0013】
また、上記電流経路検出工程もしくは電流経路検出機能は、回路を構成する素子がバイポーラ・トランジスタである場合に、バイポーラ・トランジスタのベース端子には電流が流れ込まないと擬制して電流経路の検出を行なうようにするのが望ましい。これにより、設計回路において電流が流れる経路の数が制限されるため、配線経路決定アルゴリズムが単純化され、効率良く配線決定を行なわせることができる。しかも、このような擬制定義を与えたとしても、ベース電流はコレクタ電流に比べるとはるかに少ないため、決定された配線経路が回路の特性に大きな影響を与えることがない。
【0014】
さらに、望ましくは、上記配線制約生成工程もしくは配線制約生成機能は、サブネット間を接続するときに、電流が流れないとして分割された第2のサブネットに当該サブネット間の接続によって電流が流れることがないようにさせる制約条件を生成するようにする。これにより、自動配線処理によって不所望な経路に電流が流れるのを回避した配線設計を行なわせることができる。
【0015】
また、上記回路図入力工程もしくは回路図の入力を支援する機能は、回路を構成する上記素子のうち対をなす素子を指定する入力を含み、上記配線制約生成工程もしくは配線制約生成機能は、回路に要求される精度が高いときは、上記対をなす素子の対応する端子間を接続するサブネットの配線の中点と他のサブネットの配線とを接続させる制約条件を生成するようにする。これにより、対をなす素子の電圧などがアンバランスになるのを回避した自動配線設計を行なわせることができる。
【0016】
また、上記回路図入力工程は、上記素子のうち対をなす素子を指定する入力および対をなす素子の精度を指定する入力を含み、上記配線制約生成工程は、上記対をなす素子の精度の入力があった場合または入力された精度が所定精度以上の場合に上記対をなす素子の対応する端子間を接続するサブネットの配線の中点と他のサブネットの配線とを接続させる制約条件を生成するようにしてもよい。これによって、対をなす素子毎にそれぞれ要求精度を変えた設計が可能となり、より精度の高い回路が得られるようになる。
【0017】
さらに、上記サブネットの配線の中点は、当該配線が接続される第1の端子との接触点と当該配線が接続される第2の端子との接触点からみてそれぞれ等距離にある点であるようにする。これによって、より正確に対をなす素子の電圧などがアンバランスになるのを回避した自動配線設計を行なわせることができる。
【0018】
上記した手段は、上記回路がバイポーラ・トランジスタを能動素子とするアナログ回路である場合に特に有効である。アナログ回路の配線設計において、上記した手段を適用することで、設計工数を減らし効率良く作業を行なえるためである。
【0019】
さらに、上記各機能を有する設計支援プログラムが格納された記憶装置と、該記憶措置から上記プログラムを読み出して実行するコンピュータ本体と、該コンピュータ本体に対して入力を行なう入力装置と、該入力装置により入力された回路図を表示する表示装置とを備えた回路設計装置を構成するようにすると良い。かかる回路設計装置によれば、特にアナログ回路の配線設計において、設計工数を減らし効率の良い回路設計が行なえるようになる。
【0020】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【0021】
図1は本発明を適用したアナログ回路の配線設計方法の手順を示すフローチャートである。
【0022】
本発明の配線設計方法においては、設計者がコンピュータの表示装置の画面を見ながらマウスやキーボードを使って、まず回路図の入力およびペア素子の選択、電源ラインおよび電圧関係の指定などの入力を行なう(ステップS1)。回路図の入力は、例えば図2に示すような画面上で、画面左側に表示されている作業リストOPLを利用して、画面の一部(図2では右側)に部品リストPTLなどを表示させる。そして、このリストから所望の部品をマウスで選択して画面中央の作業領域に所望の素子を配置し、素子間の接続を行なう配線を描くことで行なう。
【0023】
具体的には、先ず作業リストOPLの中から部品リスト表示ボタンPLBをクリックして、バイポーラ・トランジスタBTnpn,BTpnpやMOSトランジスタMTr、抵抗R、容量C、ダイオードDなど回路を構成する素子を部品として羅列した部品リストPTLのウィンドを表示させる。そして、マウスを操作してこの部品リストPTLの中から使用する素子を表わす記号が付されたボタンにポインタを当てて、クリックすることで素子を選択する。それから、画面左側に表示されている作業リストOPLの中から配置(ドロップ)を示すボタンDRPをクリックすると、画面の作業領域上にその素子の記号が表示される。そこで次に、この記号にポインタを当ててドラッグ&ドロップを行なって、その素子を任意の位置に移動させる。
【0024】
次に、画面左側に表示されている作業リストOPLの中から結線描画を示すボタンLDRをクリックして結線描画モードを指定してから、作業領域に表示されている任意の素子の端子とそれと接続したい他の素子の端子との間を結ぶ線を、マウスを操作して画面上でポインタを移動させて描画する。このとき、直線又は折れ線の描画であれば、始点と終点あるいは曲がり点などを指定することで自動的に描画させることができるようにされている。上記のような作業繰り返すことで、図2に示されているような回路図の入力を行なう。
【0025】
上記のような作業を支援するツール(プログラム)は従来から複数のEDA(エンジニアリング・デザイン・オートメーション)ベンダから提供されており、例えばCADENCE社製の“Composer”がある。
【0026】
本発明に使用される回路図入力支援ツールは、上記機能に加え、作業領域に表示されている回路図の中から任意の1組の素子をペア素子として指定、認識、表示する機能を備えており、機能を実現するため、画面左側に表示されている作業リストOPLの中にペア素子を指定するボタンPAIRが設けられている。
【0027】
ここで、「ペア素子」とは、差動増幅回路の差動入力トランジスタのように、2つ以上の素子の比精度が回路特性に影響を与えるため、実現すべき比精度が指示された素子を言う。具体的には、例えば図2に示されている回路では、ベース端子同士が接続されカレントミラー回路を構成するトランジスタQ1とQ2、Q9とQ10、Q11とQ12、エミッタ端子同士が接続され差動回路を構成する入力差動トランジスタQ4とQ3、ベース端子同士が接続されレベルシフト機能を有するトランジスタQ5とQ6、ベース端子同士が接続され定電流源として動作するトランジスタQ7とQ8、がそれぞれペアとなるトランジスタである。
【0028】
ペア素子の入力は、先ず設計者が上記ペア指定ボタンPAIRをマウスでクリックする。すると、図3に示すようなペア入力フォームPIFがウィンド形式で画面上に表示される。そこで、マウスのポインタを使って画面の作業領域(回路図)上で、対にしたい素子のうち一方をクリックして基準となる素子として選択してから、ペア入力フォームPIF内の“Base-[Enter]”ボタンをクリックする。これによって、“Base”と記された基準素子エントリ欄に、上記クリックで選択された素子の名(回路入力時に予め与えられた識別符号)が表示される。
【0029】
次に、マウスのポインタを使って画面の作業領域(回路図)上で、上記基準素子と対にしたい他方の素子をクリックして選択してから、ペア入力フォームPIF内の“Paired-[Enter]”ボタンをクリックする。これによって、“Paired”と記されたペア対象素子エントリ欄に、上記クリックで選択された素子の名が表示されるとともに、“Accuracy”と記された欄に選択可能なペア精度が表示される。そこで、それらの中から所望の精度をマウスで選択してやる。なお、「ペア精度」とは、対になる2つの素子の端子電圧のずれの許容度を百分率で表わしたものである。
【0030】
次に、ペア入力フォームPIF内の“Set”ボタンをクリックする。すると、入力支援ツールは、指定された2つの素子がペアであることを認識し、ペア入力フォームPIF内の“Pair List”と記されたフィールドに指定された2つの素子がペアであることを示す情報を表示するとともに、例えば図2に符号Pで示すように2つの素子を囲むような楕円を表示させて、ペアであることを画面の回路図上において明示する。その後、ペア入力フォームPIF内の“File-[Save]”ボタンをクリックする。これによって、システムの記憶装置内の所定のファイルに上記ペア情報が格納され、一連のペア素子指定処理が終了する。
【0031】
本発明に使用される回路図入力支援ツールは、上記機能に加え、さらに作業領域に表示されている回路図の中から電源ラインを指定し、電圧関係を入力すると電流方向を認識する機能を備えており、この機能を実現するため、画面左側に表示されている作業リストOPLの中に電圧関係を入力するボタンVSPが設けられている。支援ツールに電流方向を認識させるには、まず回路図の中から電源ラインとなる配線をマウスでクリックして選択し、上記ボタンVSPをクリックする。すると、画面上にウィンドが現われるので、キーボードを使って電源電圧の値等を入力してやると、支援ツールは電圧関係を認識し、作図された回路において電流の流れる経路と方向を検出する(ステップS2)。なお、検出した電流経路と電流の向きは、この実施例のシステムでは表示されないが、図2に矢印と符号I1〜I5で示されるように表示させることもできる。
【0032】
上記のような機能は、例えばバイポーラ・トランジスタはコレクタ・エミッタ間に電流が流れる素子であることを、MOSトランジスタはソース・ドレイン間に電流が流れる素子であることを、また抵抗は電位の高い方から低い方へ電流が流れる素子であることを、容量は電流(直流電流)を流さない素子であることを、さらにダイオードに関しては順方向にのみ電流が流れ、MOSトランジスタはゲートとソース、ドレイン間に電流が流れないことなどをそれぞれ予め定義しておいて、電源ラインとそれに接続された配線を追跡して、電源電圧の高い方から電源電圧の低い方へ電流の流れる経路があるか逐次探索する機能を支援ツールに持たせることで、容易に実現できる。
【0033】
なお、本発明においては、バイポーラ・トランジスタに関しては、ベース・コレクタ間とベース・エミッタ間には電流が流れないことつまりベース電流が「0」であることが、定義ないしは条件として上記支援プログラムに与えられていることに特徴を有する。このような擬制定義を与えることにより、設計回路図において電流が流れる経路の数が制限されるため、以下に述べるアナログ回路の配線経路決定アルゴリズムが単純化され、効率良く配線決定を行なわせることができる。しかも、このような擬制定義を与えたとしても、決定された配線経路は、回路の特性にそれほど大きな影響を与えることがない。これは、ベース電流の大きさがコレクタ電流に比べて2桁〜3桁程度少ないため、これを無視して配線経路を決定しても、配線が回路特性に与える影響は比較的小さいためである。また、精度が要求される場合には、後述のステップS5で説明するように、中点間接続という制約を与えることで補償できるためである。
【0034】
次のステップS3では、電流が流れない端子を2以上持ちかつ上記ステップS2で検出された電流経路が存在するネットを、自動配線を行なう際に制約を与える必要がある対象ネットとして抽出する処理が行なわれる。これも前記支援ツールによって自動的に行なわれる。そして、抽出されたネットは、図4に太線で示すように、他のネットと識別可能にハイライト表示される。
【0035】
なお、ここで「ネット」とは、配線設計において一般的に用いられている用語であり、互いに電気的に結合関係にある素子の端子間を接続する1または2以上の配線群(枝状配線)、言いかえると、端部が素子の端子で終端し電流が流れないとすると同一電位になる一連の配線索を意味する。具体的には、例えば図2において、トランジスタQ1,Q2のベース端子間を接続する配線l1と、Q1のベース・コレクタ接続配線l2と、トランジスタQ3,Q4のコレクタ同士を接続する配線l3と、配線l3とQ1のコレクタとを接続する配線l4の結合体が1つのネットである。また、トランジスタQ4のエミッタとQ5のエミッタとを接続する配線l5もそれ自身が1つのネットである。
【0036】
ステップS3で対象ネットが抽出されると、抽出されたネットは、支援ツールにより自動的に電流が流れる配線が集まったサブネットと電流が流れない配線が集まったサブネットとに分割される。従来より、自動配線設計において、あるネットを複数のサブネットに分けるという考え方は存在したが、電流が流れるサブネットと電流が流れないサブネットのように分ける考え方は、本発明者が知る限り初めてである。しかも、本発明においては、回路的にはバイポーラ・トランジスタのベース電流が流れるネットは、配線設計過程では「電流が流れないサブネット」に分類される。
【0037】
上記サブネット分割の一例を図5に示す。図5の回路は、直列形態に接続されたトランジスタQ21,Q22の接続点にトランジスタQ23とQ24のベースが接続された回路であり、この回路ではトランジスタQ23とQ24とがベース・エミッタ間電圧Vbeが互いに等しいペア素子を構成している。
【0038】
この回路で、図5(A)におけるトランジスタQ21のエミッタとQ22のコレクタとQ23,Q24のベースとを接続する太線のネットに着目すると、図5(B)のようにトランジスタQ21−Q22にはコレクタ電流Ic1が流れるので、トランジスタQ21のエミッとQ22のコレクタとを接続する配線l11は、「電流の流れるサブネット」に分類される。一方、トランジスタQ23,Q24にはコレクタ電流Ic2,Ic3は流れるものの、Q23のベースとQ24のベースとを接続する配線l12には電流が流れないので、この配線l12は「電流の流れないサブネット」に分類される。これによって、図5(A)の回路のネットは、図5(C)に太線で示すような2つのサブネットに分割されることとなる。
【0039】
図6に上記サブネット分割の他の例を示す。図6の回路は、図2の回路におけるベース共通接続されたトランジスタQ7,Q8と、そのベース電位を与えるトランジスタQ6と、Q6,Q7,Q8のエミッタと接地電位との間にそれぞれ接続された抵抗R1,R2,R3の部分を取り出して示した回路であり、この回路ではトランジスタQ7とQ8がベース・エミッタ間電圧Vbeが等しいペア素子を構成している。
【0040】
この回路で、トランジスタQ6のエミッタとQ7,Q8のベースとを接続する太線のネットに着目すると、図6(B)のようにトランジスタQ6から抵抗R2にかけては電流I3が流れるので、トランジスタQ6のエミッタと抵抗R2とを接続する配線l21は、「電流の流れるサブネット」に分類される。一方、トランジスタQ7,Q8にはコレクタ電流I1,I2は流れるものの、Q7のベースとQ8のベースとを接続する配線l22には電流が流れないので、この配線l22は「電流の流れないサブネット」に分類される。これによって、図6(A)の回路のネットは、図6(B)と(C)においてそれぞれ太線で示されているような2つのサブネットに分割されることとなる。
【0041】
対象ネットがサブネットに分割されると、続いてステップS5で、配線制約の生成が行なわれる。この配線制約の生成は、具体的には、▲1▼「電流が流れないサブネット」と「電流が流れるサブネット」をそれぞれ別個のネットとみなしてそれぞれ配線を決定した後にサブネット間を接続すること、▲2▼サブネット間を接続するときに接続に伴なって「電流が流れないサブネット」に電流が流れるようにならないように配慮すること、▲3▼サブネット間の接続は、回路に要求される精度に応じて、精度要求が高いときは中点間接続を選択し、精度要求が低いときは接続位置を指定しない任意点接続を選択すること、などである。この要求精度に応じた接続点の選択に関する制約▲3▼は、設計者がキーボードからの入力により与えても良いが、ペア素子については自動的にすべて中点間接続を選択する制約を生成させるようにすることもできる。
【0042】
図5の回路では、上記配線制約により、例えば図5(D)のように、先ず、トランジスタQ23のベースとQ24のベースとを接続する配線の経路P1と、トランジスタQ21のエミッとQ22のコレクタとを接続する配線の経路P2とが決定され、それから、2つの経路を接続する配線の経路P3が決定されることを意味している。また、図5の回路では2つのサブネット間を各サブネットの上の任意の点同士を単に接続するだけで▲2▼の制約も満たされる。このとき、上記▲3▼の中点間接続の制約が生成されていると、後のステップS8での自動配線のときに図7(A)に示すように、それぞれの配線の中点LC1,LC2同士を接続するよう配線経路が決定されることとなる。
【0043】
なお、ここで中点とは、2つの素子の端子間を接続する配線の一方のコンタクトホールと他方のコンタクトホール間の配線の中点のことであり、配線の一方の端と他方の端との中点でない。図7(A)の例では、トランジスタQ21,Q22のコンタクトホールCNT1−CNT2間の配線の中点LC1と、トランジスタQ23,Q24のコンタクトホールCNT3−CNT4間の配線の中点LC2を意味しており、仮に配線の一方の端部が破線EXのようにコンタクトホールをオーバーして形成されていた場合においても、基準となるのはあくまでもコンタクトホールの位置である。
【0044】
仮に、上記▲1▼のサブネット分割の制約がない場合には、後のステップS8での自動配線のときに図7(B)のように、トランジスタQ21のコレクタとQ23のベースを接続する配線l31と、トランジスタQ22のコレクタとQ24のベースを接続する配線l32とが分離した全く別個の配線で接続されることになる。この場合、トランジスタQ21のコレクタとQ22のエミッタを接続する配線l33には電流が流れるので、電位差が発生しトランジスタQ23,Q24のベース電位がその電位差分だけずれてしまい、回路特性に影響を与えることとなる。従って、この場合、サブネット分割の制約が有効となる。
【0045】
また、仮に、上記▲3▼の中点間接続の制約がない場合には、図7(C)のようにトランジスタQ21からQ23までの配線長とトランジスタQ21からQ24までの配線長が異なる配線決定が行なわれる余地がある。このような配線決定が行なわれるのは、ステップS2の電流方向検出の際にバイポーラ・トランジスタのベースには電流が流れ込まないと擬制したためである。図7(C)のような配線では、トランジスタQ21のコレクタからQ23,Q24のベースまでの配線の長さが異なるので、Q23,Q24にベース電流が流れ込んだ時にベース電位に差が生じ、Q23とQ24がペア素子である場合、回路の動作がアンバランスになって回路の特性が劣化するおそれがある。しかして、上記▲3▼のような中点間接続の制約を与えておくことで、そのような特性劣化を回避することができる。
【0046】
ステップS5での配線制約生成処理が終了すると、ステップS6の素子配置処理が行なわれる。この素子配置処理は、設計者がコンピュータの表示装置の画面を見ながらマウスやキーボードを使って、チップ上での素子の位置を指定する作業である。この素子配置の入力画面は、図2に示す回路図入力画面と類似の構成を有するが異なる画面(図示省略)であり、この場面に切り換えてあるいはマルチウィンド表示で、2つの画面を同時に表示させて、回路図画面を参照しながら、部品リストや作業リストを利用して、画面の作業領域に所望の素子を配置して行くことで行なう。
【0047】
これによって、例えば図8(A)に示されているように、トランジスタQ21,Q22,Q23,Q24……の配置が決定される。上記のような作業を支援するレイアウトツール(プログラム)は従来から複数のEDAベンダから提供されており、CADENCE社製の“Virtuoso-XL”にもそのような機能があるので、それを利用することで効率良く行なうことができる。
【0048】
上記素子配置が終了すると、ステップS5で生成された配線制約をチェックして中点間接続制約があるときは中点座標の計算を行なう(ステップS7)。また、素子配置によって新たに制約が生じたような場合には、その配線制約を追加するなどの配線制約の更新を行なうようにしてもよい。
【0049】
上記作業終了後に、ステップS1〜S5およびS7で作成した回路図データおよび配線制約をレイアウトツールに渡して、レイアウトツールにより制約を考慮した自動配線処理を行なわせる(ステップS8)。本発明を適用した場合、ステップS8の自動配線処理よって、例えば図5のような回路の配線を設計する際に、図8(A),(B)のように、先ず2つのサブネットの配線経路を別々に決定した後、2つのサブネット間を接続する配線が行なわれる。そして、このとき前記制約▲3▼があるものにおいてはステップS7で算出された中点座標を用いて中点間接続が行なわれ、図8(C)のような配線レイアウトが決定される。なお、図8において、符号Cが付されている部分はバイポーラ・トランジスタのコレクタ領域を、符号Bが付されている部分はバイポーラ・トランジスタのベース領域を、符号Eが付されている部分はバイポーラ・トランジスタのエミッタ領域をそれぞれ示している。
【0050】
図9(A)には、図4において鎖線Xで囲まれているトランジスタQ11,Q12と抵抗R5および容量C1からなる回路部分の素子および配線レイアウト例を示す。
【0051】
図9(A)において、VCLは電源電圧Vccを供給する電源ラインである。抵抗R5は例えば半導体基板の表面に形成された拡散層あるいは半導体基板上に絶縁膜を介して形成されたポリシリコン層などから構成される。符号51はその拡散層またはポリシリコン層の輪郭を示す。容量C1は、例えば図9(B)に示すように、半導体基板60の表面に形成された拡散層61とこの拡散層61の上に絶縁膜62を介して形成されたアルミなどからなる容量の一方の端子としての電極63との間の絶縁膜容量から構成される。符号64は上記電極63の外側にこれを囲むように形成され、上記拡散層61に接続された容量の他方の端子としての電極である。
【0052】
なお、ステップS8で用いられる上記レイアウトツールは、制約違反があってそれを回避できない場合には制約を無視して配線を決定し制約違反があったことを画面に表示するように構成されており、これによって制約違反回避不能で自動配線処理が停止してしまうのを防止できるようになっている。
【0053】
次のステップS9では、レイアウトツールによる自動配線結果を設計者がチェックして、制約違反があった場合にはステップS6へ戻って素子配置を変更した後、再度レイアウトツールによる自動配線を行なわせ、制約違反がなくなった時点で配線設計が完了することとなる。
【0054】
なお、前記配線制約生成の処理の際に例示した3つの制約▲1▼〜▲3▼では、例えば図7(D)のようにトランジスタQ23とQ24のベース間を接続する配線が図7(A)と対称となるレイアウトが発生することがある。このようなレイアウトであってもペア素子のアンバランスは生じないので、回路の特性上あまり問題とならない。そこで、上記実施例においては、このような場合に、着目するサブネットと接続される他のサブネットに近い側に配線を設けるというような条件を制約として入れていない。
【0055】
ただし、図7の(A)と(D)を比較すると、(A)の方が、配線長が短いので望ましいといえる。従って、上記のような条件を制約として入れるようにしてもよいことはいうまでもない。ただし、制約が多いほど、ステップS8での自動配線処理の所要時間が長くなるとともに制約違反の発生も多くなるので、上記実施例のように制約を少なくすることにより、自動配線処理の所要時間を短縮することが可能となる。
【0056】
以上、バイポーラ・トランジスタを能動素子とする回路における配線設計方法を説明したが、本発明はMOSトランジスタを能動素子とする回路における配線設計にも適用することができる。
【0057】
図10には、MOS回路の例とその一部の素子のレイアウトを示す。図10(A)の回路は、一般的な差動増幅回路であり、MOSトランジスタM1〜M5により差動増幅段が、またMOSトランジスタM7,M8により出力段が構成されている。C2とM6は発振防止用の容量と抵抗としてのMOSトランジスタである。図10(A)において、M1とM2とM8、M3とM4、M5とM7が、それぞれペア素子となるMOSトランジスタである。
【0058】
図10(B)は、図10(A)において鎖線Yで囲まれているMOSトランジスタM1〜M4からなる回路部分の素子および配線レイアウト例を示す。図において、符号71はMOSトランジスタM1,M2のソース、ドレイン領域となる拡散層、72はMOSトランジスタM3のソース、ドレイン領域となる拡散層、73はMOSトランジスタM4のソース、ドレイン領域となる拡散層、81はMOSトランジスタM1,M2のゲート電極、82はMOSトランジスタM3のゲート電極、83はMOSトランジスタM4のゲート電極であり、それぞれポリシリコン層によって形成される。
【0059】
また、91はMOSトランジスタM1,M2のソースに電源電圧Vccを印加するアルミなどからなる配線、92はMOSトランジスタM1のドレインとM3のドレインとの間を接続する配線、93はMOSトランジスタM2のドレインとM4のドレインとの間を接続する配線、94はMOSトランジスタM3のソースとM4のソースとの間を接続する配線である。95,96はMOSトランジスタM3,M4のゲート電極と入力端子IN,/INとを接続する配線である。
【0060】
この実施例においては、上記配線92が、MOSトランジスタM1,M2のゲートとM3のドレインとを接続する図10(A)に太線で示されているネットを構成している。図10(B)に示されているように、このMOS回路では、前記▲3▼の中点接続の制約がないため、上記配線92はMOSトランジスタM1,M2のゲート電極81の中点からずれた位置で接続されている。これは、MOSトランジスタのゲートは、バイポーラ・トランジスタのベースと異なり、電流が流れ込まないのでゲート電極81の各点の電位差はかなり小さく、中点接続をしなくてもペア精度が満足されるためである。
【0061】
図11には、本発明に係る配線設計方法を適用して有効なシステムの一例を示す。図11において、100はパーソナルコンピュータ、200は光ディスクドライバや追記型のCDドライバなどのような外部記憶装置であり、パーソナルコンピュータ100はコンピュータ本体110と、該コンピュータ本体110に対して入力を行なう入力装置としてのキーボード120やマウス(図示省略)と、該入力装置の操作により入力された回路図等を表示するための表示装置140などによって構成されている。
【0062】
このシステムにおいては、パーソナルコンピュータ100と外部記憶装置200とはケーブル300により接続され、ATAPI(AT Attachment Packet Interface)やSCSI(Small Computer System Interface)などのインタフェースによりデータの転送が可能に構成される。そして、上記外部記憶装置に挿入される光ディスクやコンパクトディスクのようなメディア400に、本発明を適用して作成した配線設計支援プログラムが格納され、パーソナルコンピュータ100はそのプログラムを読み込んで実行することで上記のような自動配線設計が可能になる。
【0063】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、ステップS5の配線制約生成工程にて要求精度に応じて中点間接続の制約が生成された場合に、2つのサブネット間の接続が、図8(C)のように電流が流れるサブネットの中点と電流が流れないサブネットの中点同士を接続するように行なわれている場合を示したが、この場合少なくとも電流が流れないサブネットすなわちペア素子がある側のサブネットが中点接続されれば良く、その中点を電流が流れる側のサブネットのいずれか任意の点とを接続するように配線を決定してもよい。このようにしても、図8のようなペア素子に関しては、同一のベース電圧が供給されることでその動作特性がアンバランスになることは回避される。
【0064】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路の設計システムに適用した場合について説明したが、プリント基板上の電子回路特にアナログ回路の設計を、コンピュータを使用して行なう場合に広く適用することができる。
【0065】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【0066】
すなわち、本発明に従うと、アナログ回路の配線設計において、設計工数を減らし、自動配線設計で効率良く配線経路を決定することができ、配線設計に要する時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明を適用したアナログ回路の配線設計方法の手順を示すフローチャートである。
【図2】本発明に係る設計方法で使用される回路図の入力画面の一例を示す画面構成図である。
【図3】本発明に係る設計方法で使用される回路図の入力画面でペア素子を指定する際に表示されるペア入力フォームの一例を示す画面構成図である。
【図4】本発明に係る設計方法で設計される回路の一例としてのアナログ回路を示す回路図である。
【図5】本発明の設計方法で行なわれるサブネット分割の一例を示す部分回路図である。
【図6】本発明の設計方法で行なわれるサブネット分割の他の例を示す部分回路図である。
【図7】回路図に基づいて自動配線設計で配設される配線パターン例を示すレイアウト図である。
【図8】本発明の設計方法で行なわれるサブネット分割および配線制約生成の下に基づいて自動配線設計で配設される配線パターンの生成手順を示すレイアウト図である。
【図9】図4におけるトランジスタQ11,Q12と抵抗R5および容量C1からなる回路部分の素子および配線レイアウトの例を示すレイアウト図および容量素子の構造を示す断面図である。
【図10】本発明に係る設計方法で設計される回路の一例としてのMOS回路を示す回路図およびその一部の素子のレイアウト図である。
【図11】本発明に係る配線設計方法を適用して有効なシステムの一例を示すブロック図である。
【符号の説明】
Q1〜Q13 バイポーラ・トランジスタ
R1〜R5 抵抗素子
C1,C2 容量素子
M1〜M8 MOSトランジスタ
l11,l2,l21,l22,l31,l32,l33 配線
LC1,LC2 中点
VCL 電源ライン
60 半導体基板
61 拡散層
62 絶縁膜
63 容量素子の一方の電極
64 容量素子の他方の電極
71〜73 拡散層(ソース・ドレイン領域)
81〜83 ゲート電極
91〜95 アルミ配線
100 パーソナルコンピュータ
110 コンピュータ本体
120 入力装置(キーボード)
140 表示装置
200 外部記憶装置(CDドライバ)
300 ケーブル

Claims (7)

  1. コンピュータを用いた半導体回路の配線設計方法であって、
    回路を構成する素子の情報、各素子間を接続する配線の情報並びにこれらの配線のうち電源電圧を供給する配線の電圧関係の情報を含む入力された回路図の情報に基づいて当該回路で電流の流れる経路をコンピュータにより検出する電流経路検出工程と、
    上記回路図の情報から互いに電気的に結合関係にある素子の端子間を接続する1または2以上の配線経路からなる配線ネットのうち、電流の流れる経路を少なくとも1つ有する配線ネットをコンピュータにより抽出するネット抽出工程と、
    抽出された各配線ネットを、電流が流れる配線経路からなる第1のサブネットと電流が流れない配線経路からなる第2のサブネットとにコンピュータによりそれぞれ分割するサブネット分割工程と、
    上記分割された第1のサブネットと第2のサブネットについてそれぞれ別個に配線経路を決定し、その後上記サブネット間を接続する際の制約条件をコンピュータにより生成する配線制約生成工程と、
    入力された素子配置情報と上記制約条件に基づいてコンピュータにより配線を決定する配線処理工程と、
    を含み、上記制約条件には上記サブネット間を接続する際に接続によって上記第2のサブネットに電流が流れるようにならないという条件が含まれることを特徴とする半導体回路の配線設計方法。
  2. 上記電流経路検出工程は、回路を構成する素子がバイポーラ・トランジスタである場合に、バイポーラ・トランジスタのベース端子には電流が流れ込まないと擬制してコンピュータにより電流経路の検出を行なうことを特徴とする請求項1に記載の半導体回路の配線設計方法。
  3. 上記回路図の情報には、回路を構成する上記素子のうち対をなす素子を指定する情報が含まれ、上記配線制約生成工程は、上記素子のうち対をなす素子を指定する情報に応じて上記対をなす素子の対応する端子間を接続するサブネットの配線の中点と他のサブネットの配線とを接続させることをコンピュータにより制約条件として生成することを特徴とする請求項1または2に記載の半導体回路の配線設計方法。
  4. 上記サブネットの配線の中点は、当該配線が接続される第1の端子との接触点と当該配線が接続される第2の端子との接触点からみてそれぞれ等距離にある点であることを特徴とする請求項3に記載の半導体回路の配線設計方法。
  5. 上記回路はバイポーラ・トランジスタを能動素子とするアナログ回路であることを特徴とする請求項1〜のいずれかに記載の半導体回路の配線設計方法。
  6. 半導体回路の配線設計を行うプログラムを格納した記憶媒体であって、
    回路を構成する素子の情報、各素子間を接続する配線の情報並びにこれらの配線のうち電源電圧を供給する配線の電圧関係の情報を含む回路図の情報の入力を支援する手順と、
    上記入力された回路図の情報に基づいて当該回路で電流の流れる経路を検出する電流経路検出手順と、
    上記回路図の情報から互いに電気的に結合関係にある素子の端子間を接続する1または2以上の配線経路からなる配線ネットのうち、電流の流れる経路を少なくとも1つ有する配線ネットを抽出するネット抽出手順と、
    抽出された各配線ネットを、電流が流れる配線経路からなる第1のサブネットと電流が流れない配線経路からなる第2のサブネットとにそれぞれ分割するサブネット分割手順と、
    上記分割された第1のサブネットと第2のサブネットについてそれぞれ別個に配線経路を決定し、その後上記サブネット間を接続する際の制約条件を生成する配線制約生成手順と、
    入力された素子配置情報と上記制約条件に基づいて半導体回路の配線を決定する配線処理手順と、
    をコンピュータに実行させるプログラムを記録し、上記制約条件には上記サブネット間を接続する際に接続によって上記第2のサブネットに電流が流れるようにならないという条件が含まれるコンピュータ読み取り可能な記録媒体。
  7. 請求項に記載のコンピュータ読み取り可能な記憶媒体と、該記憶媒体から上記プログラムを読み出して実行するコンピュータ本体と、該コンピュータ本体に対して入力を行なう入力装置と、該入力装置により入力された回路図を表示する表示装置とを備えてなることを特徴とする回路設計装置。
JP2000279041A 2000-09-14 2000-09-14 回路の設計方法および回路の設計支援プログラム並びに回路設計装置 Expired - Fee Related JP3998169B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000279041A JP3998169B2 (ja) 2000-09-14 2000-09-14 回路の設計方法および回路の設計支援プログラム並びに回路設計装置
US09/939,590 US6578184B2 (en) 2000-09-14 2001-08-28 Circuit design method and circuit design apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000279041A JP3998169B2 (ja) 2000-09-14 2000-09-14 回路の設計方法および回路の設計支援プログラム並びに回路設計装置

Publications (2)

Publication Number Publication Date
JP2002092060A JP2002092060A (ja) 2002-03-29
JP3998169B2 true JP3998169B2 (ja) 2007-10-24

Family

ID=18764104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000279041A Expired - Fee Related JP3998169B2 (ja) 2000-09-14 2000-09-14 回路の設計方法および回路の設計支援プログラム並びに回路設計装置

Country Status (2)

Country Link
US (1) US6578184B2 (ja)
JP (1) JP3998169B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US7089524B1 (en) * 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US6775813B2 (en) * 2002-09-10 2004-08-10 Sun Microsystems, Inc. Aggregation of storage elements into stations and placement of same into an integrated circuit or design
JP4320413B2 (ja) * 2002-09-11 2009-08-26 日本電気株式会社 半導体集積回路およびレイアウト設計装置
JP4068541B2 (ja) * 2003-09-25 2008-03-26 株式会社東芝 集積回路パターン検証装置と検証方法
EP2273279A1 (en) 2005-04-27 2011-01-12 Aehr Test Systems, Inc. Apparatus for testing electronic devices
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8209650B2 (en) * 2008-04-16 2012-06-26 Texas Instruments Incorporated Method and system for entry and verification of parasitic design constraints for analog integrated circuits
JP5691743B2 (ja) * 2011-03-30 2015-04-01 富士通株式会社 実装設計支援プログラム、方法及び装置
TW201322117A (zh) * 2011-11-28 2013-06-01 Hon Hai Prec Ind Co Ltd 用於電路圖資料核對的電腦系統及電路圖資料核對方法
CN103488816B (zh) * 2013-09-02 2016-08-10 清华大学 模拟电路的多层精确匹配布线方法
CN105631062B (zh) * 2014-10-30 2019-05-28 北京华大九天软件有限公司 一种检查集成电路线网连通关系的方法
TWI836645B (zh) 2016-01-08 2024-03-21 美商艾爾測試系統 測試器設備及測試微電子裝置的方法
CN106022945A (zh) * 2016-05-31 2016-10-12 点击率(北京)科技有限公司 一种多功能农林监测系统
EP4290243A3 (en) 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
CN108804447B (zh) * 2017-04-28 2021-05-25 北京京东尚科信息技术有限公司 利用缓存响应数据请求的方法和系统
CN107481193A (zh) * 2017-08-21 2017-12-15 叶军 一种基于小波变换的图像插值方法
CN108256261B (zh) * 2018-02-06 2021-10-19 重庆交通大学 海上浮式结构的稳定性评估方法及装置
JP2023545764A (ja) 2020-10-07 2023-10-31 エイアー テスト システムズ 電子試験器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1528201A (en) * 1975-02-24 1978-10-11 Rca Corp Differential amplifier
US6107852A (en) * 1998-05-19 2000-08-22 International Business Machines Corporation Method and device for the reduction of latch insertion delay

Also Published As

Publication number Publication date
US6578184B2 (en) 2003-06-10
US20020032896A1 (en) 2002-03-14
JP2002092060A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
JP3998169B2 (ja) 回路の設計方法および回路の設計支援プログラム並びに回路設計装置
US7543262B2 (en) Analog layout module generator and method
US11126779B2 (en) High-speed shape-based router
JP3022315B2 (ja) 回路抽出方法
US6292766B1 (en) Simulation tool input file generator for interface circuitry
US9552450B2 (en) Determining a user-specified location in a graphical user interface of an electronic design automation tool
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
US8650529B2 (en) System and method for integrated circuit layout editing with asymmetric zoom views
JP2005250874A (ja) 回路シミュレーション装置、回路シミュレーション方法を格納するコンピュータ記録媒体及び回路シミュレーションプログラム
US7257787B2 (en) Method for reducing an equivalent resistance in an IC layout
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
US20030018949A1 (en) Method and apparatus for laying out wires on a semiconductor integrated circuit
US20040143799A1 (en) Method of resolving missing graphical symbols in computer-aided integrated circuit design
JP4698119B2 (ja) メモリセルのアレイにおける不具合セルの物理的ロケーションの自動判定および表示
JP3024598B2 (ja) レイアウト検証方法及び記録媒体
JPH07106424A (ja) レイアウトエディタ装置
Rugen et al. An interactive layout design system with real-time logical verification and extraction of layout parasitics
JP3759204B2 (ja) 回路図作成方法及びその装置
JP2831738B2 (ja) 配線経路探索装置
JP2773668B2 (ja) 半導体集積回路の電源供給線の分割方法
JP3201463B2 (ja) 半導体集積回路の設計装置および設計方法
JPH06348780A (ja) レイアウトエディタ装置
JP3514892B2 (ja) 半導体集積回路のレイアウト検証方法
KR20220122643A (ko) 방출 현미경 이미지들과 조합된 cad 데이터를 활용하는 방출 스팟들 사이의 상관 관계
JPH11203346A (ja) 寄生トランジスタ検証装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070426

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20071127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees