JP3759204B2 - 回路図作成方法及びその装置 - Google Patents
回路図作成方法及びその装置 Download PDFInfo
- Publication number
- JP3759204B2 JP3759204B2 JP20495195A JP20495195A JP3759204B2 JP 3759204 B2 JP3759204 B2 JP 3759204B2 JP 20495195 A JP20495195 A JP 20495195A JP 20495195 A JP20495195 A JP 20495195A JP 3759204 B2 JP3759204 B2 JP 3759204B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- elements
- parasitic
- circuit
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、回路図作成方法及びその装置に関し、特に、集積回路の設計に用いられる回路図作成方法及びその装置に関する。
【０００２】
【従来の技術】
集積回路の設計効率化を図るため、コンピュータ・エィデット・デザイン（ＣＡＤ）と呼ばれる設計支援システムが用いられる。
このシステムでは、多種多様な要素素子（たとえば抵抗、コンデンサ、ダイオード、トランジスタ、……）の情報ライブラリを有しており、設計者は、画面と対話しながら、設計対象回路に必要な要素素子の情報を取り出して画面上に配置し、それらを結線して所望の回路設計を行う。
【０００３】
図２１は、従来のＣＡＤの要部機能ブロックである。１は回路図設計データ（上記の情報ライブラリに相当するもの）を格納する記憶装置、２は設計者との対話機能を有する回路図エディタ、３は設計者によって作成された回路図データ（要素回路を組み合わせたもの）を格納する記憶装置、４は回路図データから所要の回路図情報（たとえば回路シミュレータで評価するためのネットリスト）を生成する回路図情報生成部、５は回路図情報を格納する記憶装置である。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の技術にあっては、回路図設計データ（情報ライブラリ）に各要素素子の情報しか含まれていなかったため、たとえば、作成された回路図データと実際の回路とが完全に一致しない場合（ほとんどの場合一致しない）、その差を補うための修正作業を行う必要がある。
【０００５】
たとえば、要素素子を抵抗とした場合、実際の回路では、この要素素子は純粋に抵抗としてだけ機能するものではない。隣接する配線や素子又は基板との間に容量分が生じたり、もしくは基板がシリコン等の半導体材料の場合には基板との接合面にダイオードが生じたりする。
これらの不本意な容量やダイオードは、その要素素子に寄生するいわゆる寄生素子であり、プリントボートのように素子間隔の広いものでは無視し得るものであるが、集積回路のようにきわめて密集して素子がレイアウトされるものでは、回路動作に与える影響が大きく、無視できないものである。
【０００６】
したがって、設計者は、自己の経験や知識等に基づいて、それぞれの要素素子の寄生素子を子細に検討し、必要な部分に寄生素子（実際は要素素子）を追加するといった修正作業を行うことになる。
かかる作業の第１の問題点は、その全てが手作業のため、設計効率の低下要因になるということである。
【０００７】
また、第２の問題点は、修正作業の精度が設計者の経験や知識の深さによって決まるため、設計品質にバラツキが生じやすいということである。
そこで、本発明は、寄生素子を含む情報を自動で発生できるようにし、以って設計効率の改善を図るとともに、個人差をなくして設計品質のバラツキを抑えることを目的とする。
【０００８】
【課題を解決するための手段】
（ａ） 本発明の回路図作成方法は、回路図作成装置の第１の情報取出し手段が、様々な要素素子の情報を格納する第１の情報格納部から、作成対象回路に必要な要素素子の情報を取り出す第１のステップと、回路図作成装置の第２の情報取出し手段が、前記要素素子及びその要素素子に寄生する寄生素子を含む情報を格納する第２の情報格納部から、作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子を含む情報を取り出す第２のステップと、回路図作成装置の情報選択・採用手段が、前記第１のステップ及び第２のステップで取り出された情報の何れか一方を選択し、作成対象回路に必要な要素素子の情報として採用する第３のステップと、前記情報選択・採用手段が採用した情報に基づいて回路図を作成する第４のステップとから構成されることを特徴とするものである。
【０００９】
（ｂ） 本発明の回路図作成装置は、様々な要素素子の情報を格納する第１の情報格納部と、前記要素素子とその要素素子に寄生する寄生素子とを含む情報を格納する第２の情報格納部と、作成対象回路に必要な要素素子の情報を前記第１の情報格納部から取り出す第１の情報取出し手段と、作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子を含む情報を前記第２の情報格納部から取り出す第２の情報取出し手段と、前記第１の情報取出し手段及び前記第２の情報取出し手段で取り出された情報の何れか一方を選択し、作成対象回路に必要な要素素子の情報として採用する情報選択・採用手段とを備えたことを特徴とするものである。
【００１０】
（ｃ） 又は、前記回路図作成装置（ｂ）の第２の情報格納部は、１つの要素素子について、寄生素子の種類又は等価的回路構成の異なる複数の情報を格納することを特徴とし、又は、前記要素素子の情報から寄生素子の情報を導き出す計算式を保持し、前記要素素子の情報を元にして寄生素子の情報を計算で導き出すことを特徴とするものである。
以上の発明（ａ）〜（ｃ）では、作成対象回路に必要な要素素子の情報が取り出され、また、該要素素子とその要素素子に関連する寄生素子とを結合した情報も取り出される。そして、これらの情報Ｘ，Ｙの一方が選択され、作成対象回路に必要な要素素子の情報として採用される。したがって、設計者による寄生素子の子細な検討が不要になり、また、設計者の経験や知識に頼る部分もなくなるから、設計効率及び設計品質の向上が図られる。
【００１５】
ここで、前記「等価的回路構成」とは、設計回路データに対して回路動作をシミュレーションするための実回路データを指す用語である。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
（請求項１〜４に記載の発明の実施例）
図１〜図１４は請求項１〜４に記載の発明に係る回路図作成方法及びその装置の一実施例を示す図である。
【００１７】
まず、概念的な構成を説明する。図１において、１０は第１の情報格納部、１１は第２の情報格納部であり、これらの格納部は、たとえばハードディスクや磁気ディスク等の記憶装置内部に作られた、テーブルやファイル等の論理的な情報集合体である。たとえばテーブルは、それぞれの情報が所定のオフセット値で並んでおり、先頭の情報からのアドレス指定によって任意の情報を参照できるものである。また、ファイルは、キーワードやポインタ等の識別子によって情報の所在を間接的に表すことができるものである。アドレスか識別子かの違いはあるが、何れも格納された情報を一意的に識別できる点で同じである。
【００１８】
第１の情報格納部１０には、抵抗、コンデンサ、ダイオード、トランジスタ、……等の様々な要素素子の情報が格納されている。図では便宜的に、抵抗１０ａ、コンデンサ１０ｂ及びダイオード１０ｃを示してある。
抵抗１０ａ、コンデンサ１０ｂ又はダイオード１０ｃの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線１２ａ、１２ｂ、１２ｃを介して選択的に取り出し可能になっている。
【００１９】
第２の情報格納部１１には、要素素子とその要素素子に寄生する寄生素子とを含む情報が格納されている。図では便宜的に、抵抗＋寄生素子（コンデンサ）１１ａ、コンデンサ＋寄生素子（ダイオード）１１ｂを示してある。
抵抗＋寄生素子１１ａ、コンデンサ＋寄生素子１１ｂの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線１３ａ、１３ｂを介して選択的に取り出し可能になっている。
【００２０】
また、第１の情報格納部１０と第２の情報格納部１１との間は、概念的な線１４ａ、１４ｂで示すように、要素素子の共通する情報同士が結ばれており、一方の情報を参照すると、線１４ａ又は１４ｂで結ばれた他方の情報も、自動的に参照できるようになっている。こうした情報の連結は、たとえば関連付けテーブルを備えることによって実現できる。
【００２１】
１５は作成対象回路に必要な要素素子の情報を、線１２ａ、１２ｂ、１２ｃを介して第１の情報格納部から取り出す第１の取出し手段であり、また、１６は作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子の情報を、線１３ａ、１３ｂを介して第２の情報格納部１１から取り出す第２の情報取出し手段である。これらの第１及び第２の情報取出し手段１５、１６は、たとえば、設計者によって入力されたコードに対応した情報を取り出すようなものであってもよい。
【００２２】
１７は第１の情報取出し手段１５及び第２の情報取出し手段１６によって取り出された各情報の一方を選択し、それを作成対象回路に必要な要素素子の情報として採用する選択・採用手段であり、この選択・採用手段１７は、たとえば、設計者によって入力された選択指示に応答して、何れか一方の情報を選択するようなものであってもよい。
【００２３】
ここで、図２〜図５は、要素素子の情報例及び寄生素子を含む要素素子の情報例である。図２は要素素子を抵抗とした場合の例、図３は要素素子をコンデンサとした場合の例、図４は要素素子をバイポーラトランジスタとした場合の例、図５は要素素子をＭＯＳトランジスタとした場合の例である。
図２では、２分割された抵抗（要素素子）の接続点に、寄生素子（ダイオード又はコンデンサ）の一端がつながり、寄生素子の他端はグランド又は任意の電位（電源電位ＶＣＣや島電位）につながっている。また、図３では、コンデンサ（要素素子）の一端側に、寄生素子（ダイオード又はコンデンサ）の一端がつながり、寄生素子の他端は基板ＳＵＢにつながっている。また、図４では、バイポーラトランジスタ（要素素子）のエミッタ電極Ｅ、ベース電極Ｂ又はコレクタ電極Ｃに、寄生素子（バイポーラトランジスタ又はダイオード）がつながり、寄生素子はさらに、グランド又は任意の電位（例えば島電位）につながっている。また、図５では、ＭＯＳトランジスタ（要素素子）のゲート又はバックゲートＢＧに、寄生素子（抵抗又はダイオード）の一端がつながり、寄生素子の他端は入力信号源、グランド又は任意の電位（例えば電源電位）につながっている。なお、図２〜図５で示した寄生素子の種類やその寄生素子の接続パターンは、あくまでも代表例を示すものであり、本発明は、これらの例示に限定されるものではない。
【００２４】
すなわち、単に、要素素子に寄生する寄生素子といっても、その接続パターンは１種類にとどまらず、電源の数や要素素子のレイアウト位置、プロセス、周囲の回路状況等、様々な要因によっては、多種多様なパターンが発生することがある。図１の情報１１ａ（又は１１ｂ）は、その情報の一つ一つが積み重ねられた複数の矩形で表してある。１つの矩形は１つの接続パターンに対応する。もちろん、１つの要素素子に対して、１つの接続パターンしか存在しない場合もある。また、全くパターンが存在しない場合もある。前者の場合には、図１の情報１１ａ（又は１１ｂ）の矩形を１つにすればよいし、後者の場合には、矩形そのものをなくせばよい。何れにしても、第２の情報格納部１１内の情報を管理することによって、如何なるパターンにも柔軟に対応することができる。
【００２５】
このような構成において、たとえば、設計対象回路として、図６に示すような簡単な回路を想定してみる。この回路は、交流電源（又は交流信号）を脈流に変換する、いわゆる半波整流回路（RECTIFIER）であり、その要素素子は、交流電圧又は交流信号発生用の交流発生源（ＶＳ）、整流用のダイオード（Ｄ１）、ＲＣ時定数回路を構成する抵抗（ＲＳ）及びコンデンサ（Ｃ１）、そして、ブリーダ用の抵抗（ＲＣ）である。
【００２６】
設計者は、ＣＡＤ画面と対話しながら、これらの要素素子の情報を第１の情報格納部１０から取り出すが、本実施例では、それぞれの要素素子に関連付けられた、要素素子と寄生素子とを含む情報が第２の情報格納部１１に格納されている場合、その情報が取り出されるようになっている。
図７は、第２の情報格納部１１から取り出された情報（破線で囲まれた部分）を含む回路図データである。
【００２７】
図６と図７を見比べると、ＲＳ、Ｃ１及びＲＣが第２の情報格納部１１から取り出された情報で置換されている。なお、ＲＳ、Ｃ１、ＲＣに付したダッシュ（’）は、置換後の要素素子であることを表している。ＲＳ’は、ＲＳの１／２の値を有する２つの抵抗ＲＳ１、ＲＳ２と、ＲＳ１、ＲＳ２の接続点とグランド間に接続されたコンデンサＣＰとを含み、コンデンサＣＰが実際の回路でＲＳに寄生する寄生素子である。また、Ｃ１’は、Ｃ１と同じ値のコンデンサＣ２と、一端がＣ２側に他端がグランド側に接続されたダイオードＤＰ１とを含み、ダイオードＤＰ１が実際の回路でＣ１に寄生する寄生素子である。さらに、ＲＣ’は、ＲＣの１／２の値を有する２つの抵抗ＲＣ１、ＲＣ２と、ＲＣ１、ＲＣ２の接続点と電源間に接続されたダイオードＤＰ２とを含み、ダイオードＤＰ２が実際の回路でＲＣに寄生する寄生素子である。
【００２８】
したがって、本実施例によれば、作成対象回路に必要な要素素子を指定すると、その要素素子に関連付けられた情報（寄生素子を含む情報）がある場合には、自動的に、その要素素子の情報と寄生素子を含む情報とが置換されるから、実際の回路に一致した回路図データをきわめて手軽にかつ効率よく作成することができる。
【００２９】
ところで、以上の自動置換は、１つの要素素子について、寄生素子を含む情報が１つしかない場合には有効であるが、寄生素子を含む情報が複数ある場合には、何等かの工夫が必要になる。たとえば、設計者によって選択できるようにしてもよいし、又は、複数の情報に優先度を付けておき、最も優先度の高いものを自動置換の候補としてもよい。優先度方式の場合、自動置換の結果が思わしくないときには、手動で選択できるようにしておき、その選択結果を優先度に反映させるようにするのが望ましい。
【００３０】
なお、図８、図９は、図６、図７に対応した実際の回路図データであり、図８は要素素子だけの回路図データ、図９は寄生素子（※印）を含む回路図データ（すなわち実際の回路に一致するもしくは近い回路図データ）である。
本実施例では、寄生素子を含まない回路図データ（図６の回路図データ）と、第１の情報格納部１０及び第２の情報格納部１１内のデータとを管理するだけでよく、言い替えれば、寄生素子を含む回路図データ（図７の回路図データ）を管理しなくてもよく、データの管理容易化を図ることができる。これは、寄生素子を含む回路図データ（図７の回路図データ）と、寄生素子を含まない回路図データ（図６の回路図データ）とが、共通の要素素子同士で関連付けられているからである。たとえば、図８の回路図データ（要素素子だけの回路図データ）を作成するには、第１の情報格納部１０から所望の要素素子の情報を取り出せばよいし、又は、図９の回路図データ（寄生素子を含む回路図データ）を作成するには、第２の情報格納部１１から所望の寄生素子を含む要素素子の情報を取り出せばよい。
【００３１】
図１０は、要素素子のいくつかの定義例であり、同図（ａ）（ｂ）は抵抗の例、同図（ｃ）（ｄ）はコンデンサの例である。図中のＮ１、Ｎ２はノード名、「Ｒ」、「ＲＰ」、「Ｃ」及び「ＣＰ」はそれぞれ要素素子の名称である。なお、’＃０：’直後のアルファベットは、要素素子の種類を表し、それ以降の文字又は数値はその要素素子のパラメータのディフォルト値を表している。
【００３２】
図１１は図１０のデータを元にして作成された一例の回路図、図１２は図１１の回路図のリスト出力（但し、寄生素子出力のオプション指定をしない場合）、図１３は同じく図１１の回路図のリスト出力（但し、寄生素子出力のオプション指定をした場合）である。
図１１において、抵抗Ｒ０１、Ｒ０２及びコンデンサＣ０１、Ｃ０２には、それぞれ「Ｒ」と「Ｃ」が使用されている。また、抵抗Ｒ０３、Ｒ０４及びコンデンサＣ０３には、それぞれ「ＲＰ」と「ＣＰ」が使用されている。「Ｒ」、「Ｃ」、「ＲＰ」及び「ＣＰ」は、図１０（ａ）〜（ｄ）の各要素素子である。ここで、抵抗Ｒ０２の抵抗値（パラメータ＃０）には、具体的な値（たとえば５．５Ｋ（Ω））が指定されているが、抵抗Ｒ０１、Ｒ０３及びＲ０４には具体的な値は指定されていない。本実施例では、未指定の場合、所定のディフォルト値を指定したものと看做される。図１０（ａ）のパラメータ＃０の１．７Ｋ（Ω）は「Ｒ」のディフォルト値、同図（ｂ）のパラメータ＃０の１．７Ｋ（Ω）は「ＲＰ」のディフォルト値、同図（ｃ）のパラメータ＃０の０．７Ｐ（Ｆ）は「Ｃ」のディフォルト値、同図（ｄ）のパラメータ＃０の０．７Ｐ（Ｆ）は「ＣＰ」のディフォルト値である。
【００３３】
すなわち、図１２において、Ｒ０１、Ｒ０３及びＲ０４の抵抗値はディフォルト値（１．７Ｋ）に自動設定され、また、Ｃ０１、Ｃ０３の容量値もディフォルト値（０．７Ｐ）に自動設定されている。
図１２は、寄生素子出力のオプション指定をしない場合のリストであるが、このリストはオプション指定によって、図１３のように変化する。枠で囲んだ部分が大きく変わったところである。要部イは、抵抗Ｒ０３の要素素子に関する部分である。Ｒ０３ＨとＲ０３Ｌの２つの抵抗からなり、これらの抵抗は共通のノード（ノード１０００）でつながっている。抵抗値はそれぞれ０．８５Ｋ（Ω）であり、これらを足し合わせた値がＲ０３の抵抗値（１．７Ｋ）になる。
【００３４】
要部ロは、抵抗Ｒ０４の要素素子に関する部分である。Ｒ０４ＨとＲ０４Ｌの２つの抵抗からなり、これらの抵抗は共通のノード（ノード１００１）でつながっている。抵抗値はそれぞれ０．８５Ｋ（Ω）であり、これらを足し合わせた値がＲ０４の抵抗値（１．７Ｋ）になる。
要部ハは、抵抗Ｒ０３の寄生素子に関する部分である。ＣＲ０３の頭の１文字は寄生素子の種類（ここではＣであるからコンデンサ）を表している。この寄生素子ＣＲ０３は、ノード１０００とノード０（グランド）につながっており、ノード１０００はＲ０３ＨとＲ０３Ｌの接続ノードである。ＣＲ０３の値はこの例の場合０．３２１Ｐ（Ｆ）である。なお、この値（０．３２１Ｐ）は、図１０（ｂ）内の計算式（後述の式（１）参照）によって与えられたものである。
【００３５】
要部ニは、コンデンサＣ０３の寄生素子に関する部分である。ＤＣ０３の頭の１文字は寄生素子の種類（ここではＤであるからダイオード）を表している。この寄生素子ＤＣ０３は、ノード０（グランド）とノード４につながっており、ノード４は端子ＡＧＮＤである。ＤＣ０３の値は変数ＤＣＳで表されており、この変数ＤＣＳには、同リストの下から５行目に記載されているように、飽和電流ＩＳの具体的な値が代入されている。
【００３６】
要部ホは、抵抗Ｒ０４の寄生素子に関する部分である。ＤＲ０４の頭の１文字は寄生素子の種類（ここではＤであるからダイオード）を表している。この寄生素子ＤＲ０４は、ノード１００１とノード１につながっており、ノード１００１はＲ０４ＨとＲ０４Ｌの接続ノード、ノード１は端子Ｍ０である。ＤＲ０４の値は、ＤＣ０３と同じ変数ＤＣＳで表されている。
【００３７】
以上の実施例では、１つの要素素子に寄生するすべての寄生素子の情報を第２の情報格納部１１に格納しているが、情報量の点で見た場合、最善とは言えない。集積回路の場合、抵抗値や容量値はある範囲の中で任意に設計できるため、それぞれの値ごとに寄生素子の情報を保持すると、情報量が膨大なものになってしまうからである。この対策としては、それぞれの値ごとに寄生素子の情報を持つのではなく、代表的な１つの情報だけを保持し、この情報を元にして計算によって必要な情報を導き出すようにすればよい。
【００３８】
たとえば、抵抗に寄生するコンデンサの場合の計算式として、次式（１）を使用することができる。
Ｆ＝（２．４＋Ｒ／１００）×０．００２ ……（１）
但し、Ｆは容量値（単位；ピコファラッド）、Ｒは抵抗値（Ω）である。なお、各係数の値（２．４、１００、０．００２）は、経験上又は実験から求められた値であり、これらの値に臨界的な意味はない。すなわち、これらの値と異なる値を係数とする計算式を排除するものではない。
【００３９】
また、上式（１）に、抵抗の幅、シート抵抗値及び単位面積当たりの容量値等のパラメータを定数や変数として含ませてもよい。寄生素子の容量値は、要素素子の面積に比例し、該面積は抵抗値や容量値に依存するとともに、抵抗の幅、シート抵抗値（抵抗の種類によって異なる）及び単位面積当たりの容量値（容量の種類によって異なる）にも依存するからである。したがって、これらのパラメータを付加することにより、より正確に寄生素子を見積もることができ、たとえば、シミュレーション精度の向上を図ることができる。
【００４０】
また、第２の情報格納部１１に格納する情報に、要素素子の構成方法に関する情報を含ませてもよい。たとえば、抵抗を例にすると、仮に１０ＫΩの抵抗であっても、その構成方法としては、図１４に示すように、５ＫΩ×２本の直列構成や、２０ＫΩ２本の並列構成など種々のものがあり、それぞれの構成方法で寄生素子の値が微妙に異なってくる。したがって、かかる構成方法も情報に加味しておけば、より一層正確な回路図データ作成を行うことができるから望ましい。
【００４１】
さらに、一つの回路図から、集積回路のレイアウトに使用する回路（要素素子のみで構成される回路）と、シミュレーション等で回路動作を検討するときに使用する回路（要素素子とその要素素子に関連する寄生素子とを含む回路）とを選択的に作成できるので、回路の一元管理ができ、回路図の品質が向上する。
（他の実施例）
図１５〜図２０は他の回路図作成方法及びその装置の一実施例を示す図である。
【００４２】
まず、概念的な構成を説明する。図１５において、２０は第１の情報格納部、２１は第２の情報格納部、２２は第３の情報格納部であり、これらの格納部は、たとえばハードディスクや磁気ディスク等の記憶装置内部に作られた、テーブルやファイル等の論理的な情報集合体である。たとえばテーブルは、それぞれの情報が所定のオフセット値で並んでおり、先頭の情報からのアドレス指定によって任意の情報を参照できるものである。また、ファイルは、キーワードやポインタ等の識別子によって情報の所在を間接的に表すことができるものである。アドレスか識別子かの違いはあるが、何れも格納された情報を一意的に識別できる点で同じである。
【００４３】
第１の情報格納部２０には、抵抗、コンデンサ、ダイオード、トランジスタ、……等の様々な要素素子の情報が格納されている。図では便宜的に、抵抗２０ａ、コンデンサ２０ｂ及びダイオード２０ｃを示してある。
抵抗２０ａ、コンデンサ２０ｂ又はダイオード２０ｃの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線２３ａ、２３ｂ、２３ｃを介して選択的に取り出し可能になっている。
【００４４】
第２の情報格納部２１には、「配線」に寄生する配線容量や配線抵抗の情報が格納されている。ここで、「配線」とは、作成対象回路上の要素素子同士、又は、要素素子と外部入出力との間を繋ぐ線路であり、図では、配線の等価的回路構成のいくつかの例、例えば、配線抵抗だけを含むもの（以下、配線抵抗２１ａ）、配線容量だけを含むもの（以下、配線容量２１ｂ）、配線抵抗と配線容量の双方を含むもの（以下、配線抵抗＋配線容量２１ｃ）が便宜的に示されている。
【００４５】
配線抵抗２１ａ、配線容量２１ｂ、及び、配線抵抗＋配線容量２１ｃの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線２４ａ、２４ｂ、２４ｃを介して選択的に取り出し可能になっている。
第３の情報格納部２２には、配線容量や配線抵抗の基本値に関する情報が格納されており、この情報は、例えば、次式（２）、（３）のＡC 、ＢC 、ＣC 、Ａ、R 、ＢR 、ＣR に相当する値である。
【００４６】
Ｃ＝ＡC ×ＮE ＋ＢC ×ＮP ＋ＣC ×ＮO ………（２）
Ｒ＝ＡR ×ＮE ＋ＢR ×ＮP ＋ＣR ×ＮO ………（３）
式（２）、（３）において、Ｃは配線容量の値、Ｒは配線抵抗の値、ＮE は配線につながる要素素子の数、ＮP は配線につながるページターミナルの数、ＮO は配線につながる外部端子の数である。すなわち、ＡC は要素素子１個当たりの基本容量値、ＢC はページターミナル１個当りの基本容量値、ＣC は外部端子１個当たりの基本容量値であり、また、ＡR は要素素子１個当たりの基本抵抗値、ＢR はページターミナル１個当りの基本抵抗値、ＣR は外部端子１個当たりの基本抵抗値である。以下、第３の情報格納部２２に格納された情報を便宜的にＡC 、ＢC 、ＣC 、ＡR 、ＢR 、ＣR とするが、これに限定されない。要は、配線の接続情報（要素素子数、ページターミナル数及び外部端子数等）によって参照可能な、配線容量や配線抵抗の基本値であればよい。第３の情報格納部２２内のＡC 、ＢC 、ＣC 、ＡR 、ＢR 、ＣR の組は、アドレス指定又はキーワードやポインタによって一意的に識別が可能であり、概念的に示す線２５は、配線の接続情報に応じて選択的に取り出された情報、すなわち、ＡC 、ＢC 、ＣC 、ＡR 、ＢR 又はＣR を表している。
【００４７】
２６は作成対象回路に必要な要素素子の情報を、線２３ａ、２３ｂ、２３ｃを介して第１の情報格納部２０から取り出す第１の取出し手段であり、また、２７は作成対象回路上の配線の配線容量や配線抵抗に関する情報を、線２４ａ、２４ｂ、２４ｃを会して第２の情報格納部２１から取り出すと共に、これらの配線容量や配線抵抗の値を特定するための基本値を、線２５を介して第３の情報格納部２２から取り出す第２の情報取出し手段である。これらの第１及び第２の情報取出し手段２６、２７は、たとえば、設計者によって入力されたコードに対応した情報を取り出すようなものであってもよい。
【００４８】
２８は選択・採用手段であり、この選択・採用手段２８は、第１の情報取出し手段２６の出力だけを選択する第１の選択モードと、第１の情報取出し手段２６の出力と第２の情報取出し手段２７の出力の双方を選択する第２の選択モードとを備えている。すなわち、選択・採用手段２８は、たとえば、設計者によって入力された選択指示に応答して第１の選択モードを実行すると、作成対象回路に必要な要素素子の情報だけを出力し、又は、第２の選択モードを実行すると、作成対象回路に必要な要素素子の情報に加えて、作成対象回路上の配線の配線容量や配線抵抗の情報を出力するものである。
【００４９】
ここで、図１６は、配線容量や配線抵抗の情報例である。図において、３０は配線であり、３１〜３３はこの配線３０の等価的回路構成である。すなわち、３１は配線抵抗のみの情報、３２は配線容量のみの情報、３３は配線抵抗と配線容量の双方を含む情報である。なお、これらの等価的回路構成はあくまでも代表的な例であり、これらの例に限定されるものではない。単に配線に寄生する配線容量や配線抵抗と言っても、その等価的回路構成は、電源の数、要素素子のレイアウト位置、プロセス、周囲の回路状況等の、様々な要因によって多種多様なパターンに変化することがあるからである。図１５の情報２１ａ（又は２１ｂ、２１ｃ）は、その情報の一つ一つが積み重ねられた複数の矩形で表してある。１つの矩形は１つのパターンに対応する。もちろん、１つの配線に対して、１つのパターンしか存在しない場合もある。また、全く存在しない場合もある。前者の場合には、図１５の情報２１ａ（又は２１ｂ、２１ｃ）の矩形を１つにすればよいし、後者の場合には、矩形そのものをなくせばよい。また、第３の情報格納部２２においても、ＡC 、ＢC 、ＣC 、ＡR 、ＢR 、ＣR の組は、その情報の一つ一つが積み重ねられた矩形で表してあり、これについても、第２の情報格納部２１と同様なことが言える。何れにしても、第２の情報格納部２１内の情報や第３の情報格納部２２内の情報を管理することによって、如何なるパターンにも柔軟に対応することができる。
【００５０】
このような構成において、たとえば、設計対象回路として、図１７に示すような簡単な回路を想定してみる。この回路は、ＶＣＣ、ＶＥＥを定電圧源とし、ＶＩＮを入力信号源とする差動増幅回路であり、必要な要素素子は、三つの電源（ＶＣＣ、ＶＥＥ、ＶＩＮ）と、四つのバイポーラトランジスタ（Ｑ１、Ｑ２、Ｑ３、Ｑ４）と、四つの抵抗（ＲＣ１、ＲＣ２、ＲＳ２、ＲＢＩＡＳ）である。
【００５１】
設計者は、ＣＡＤ画面と対話しながら、これらの要素素子の情報を第１の情報格納部２０から取り出すが、本実施例では、要素素子を繋ぐ配線に寄生する配線容量や配線抵抗の情報が、第２の情報格納部２１及び第３の情報格納部２２に格納されている場合、その情報も取り出されるようになっている。
図１８は、第２の情報格納部２１及び第３の情報格納部２２から取り出された情報（破線で囲まれた部分）を含む回路図データである。
【００５２】
図１７と図１８を見比べると、ＣＰ２、ＣＰ３、ＣＰ４、ＣＰ５、ＣＰ６及びＣＰ７が配線容量として付加されている。
第２の情報取り出し手段２７は、第１の情報取り出し手段２６で得られた要素素子間の配線の接続情報を基に、情報選択・採用手段２８で指定された項目を参照し、必要な情報を取り出す。例えば、配線抵抗や配線容量を発生させる配線が、図１８に示すように接地と電源に繋がらない配線で、かつ、配線容量のみを発生させるように指定すると、第１の情報取り出し手段２６で得られた情報から、それに該当する配線を選択・認識し、それに合った情報を第２の情報格納部２１又は第３の情報格納部２２から取り出すようにしてもよい。すなわち、配線抵抗や配線容量を付加するノードの属性を、第１の情報取り出し手段２６で得られた配線の接続情報から判断し、情報選択・採用手段２８で指定される情報に従って各々の属性に対し、どのような配線抵抗、配線容量を発生させるかを第２の情報格納部２１又は第３の情報格納部２２の情報から求めるようにしてもよい。
【００５３】
したがって、本実施例によれば、作成対象回路に必要な要素素子を指定し、回路上でその要素素子を繋ぐ配線に関連付けられた情報（配線容量や配線抵抗の情報）がある場合には、自動的に、その配線容量や配線抵抗の情報が付加されるから、実際の回路に一致した回路図データをきわめて手軽にかつ効率よく正確に作成することができる。
【００５４】
配線抵抗や配線容量を発生させるノードの属性は、情報選択・採用手段２８で指定することができる。情報選択・採用手段２８での指定の仕方により、第２の情報格納部２１の情報だけでも、あるいは、第３の情報格納部２２の情報の両方からでも、配線抵抗や配線容量を自動的に発生させることができる。
ところで、以上の自動置換は、１つの配線について、配線容量や配線抵抗の情報が１つしかない場合には有効であるが、配線容量や配線抵抗の情報が複数ある場合には、何等かの工夫が必要になる。たとえば、設計者によって選択できるようにしてもよいし、又は、複数の情報に優先度を付けておき、最も優先度の高いものを自動置換の候補としてもよい。優先度方式の場合、自動置換の結果が思わしくないときには、手動で選択できるようにしておき、その選択結果を優先度に反映させるようにするのが望ましい。
【００５５】
なお、図１９、図２０は、図１７、図１８に対応した実際の回路図データであり、図１９は要素素子だけの回路図データ、図２０は配線容量や配線抵抗を含む回路図データ（すなわち実際の回路に一致するもしくは近い回路図データ）である。
本実施例では、配線容量や配線抵抗を含まない回路図データ（図１７の回路図データ）と、第１の情報格納部２０、第２の情報格納部２１及び第３の情報格納部２２内のデータとを管理するだけでよく、言い替えれば、配線容量や配線抵抗を含む回路図データ（図１８の回路図データ）を管理しなくてもよく、データの管理容易化を図ることができる。これは、配線容量や配線抵抗を含む回路図データ（図１８の回路図データ）と、配線容量や配線抵抗を含まない回路図データ（図１７の回路図データ）とが、回路上の配線の情報で関連付けられているからである。たとえば、図１７の回路図データ（要素素子だけの回路図データ）を作成するには、第１の情報格納部２０から所望の要素素子の情報を取り出せばよいし、又は、図１８の回路図データ（配線容量や配線抵抗を含む回路図データ）を作成するには、第２の情報格納部２１及び第３の情報格納部２２から所望の配線容量や配線抵抗の情報を取り出すとともに、第１の情報格納部２０から所望の要素素子の情報を取り出して両者を連結すればよい。
【００５６】
図１９は、要素素子のみのリストであるが、このリストは配線容量や配線抵抗の付加オプションを指定することによって、図２０のように変化する。破線枠で囲んだ部分が大きく変わったところであり、ここでは、配線容量ＣＰ２〜ＣＰ７が付加されている。
配線抵抗や配線容量を付加するノードの属性は、接続する要素素子の種類や数等であり、回路構成を示すネットリストから自動的に求められるので、属性ごとの配線容量や配線抵抗の基本値を保持（第３の情報格納部２２）しておけば、ノードの属性を指定するだけでそのノードに付加する配線容量や配線抵抗の値を特定できる。
【００５７】
例えば、ＣＰ２〜ＣＰ７の値は、以下のようにして求めることができる。
ＣＰ２＝０．０２×２ ＝０．０４ｐＦ
ＣＰ３＝０．０２×２ ＝０．０４ｐＦ
ＣＰ４＝０．０２×２ ＝０．０４ｐＦ
ＣＰ５＝０．０２×２ ＝０．０４ｐＦ
ＣＰ６＝０．０２×３ ＝０．０６ｐＦ
ＣＰ７＝０．０２×３＋０．２ ＝０．２６ｐＦ
但し、０．０２は要素素子１個当たりの基本容量値、×２や×３はそのノードに接続する要素素子の数、＋０．２は外部端子１個当たりの基本容量値である。
【００５８】
【発明の効果】
請求項１〜４記載の発明によれば、作成対象回路に必要な要素素子の情報とともに、その要素素子に関連する寄生素子を含む情報が取り出される。そして、これらの情報の一方が選択され、作成対象回路に必要な要素素子の情報として採用される。
【００５９】
したがって、設計者による寄生素子の子細な検討が不要になり、また、設計者の経験や知識に頼る部分もなくなるから、設計効率及び設計品質の向上を図ることができる。
【図面の簡単な説明】
【図１】請求項１〜４記載の発明の一実施例の要部概念構成図である。
【図２】請求項１〜４記載の発明の一実施例の要素素子（抵抗）及びその要素素子と寄生素子とを含む情報概念図である。
【図３】請求項１〜４記載の発明の一実施例の要素素子（コンデンサ）及びその要素素子と寄生素子とを含む情報概念図である。
【図４】請求項１〜４記載の発明の一実施例の要素素子（バイポーラトランジスタ）と寄生素子とを含む情報概念図である。
【図５】請求項１〜４記載の発明の一実施例の要素素子（ＭＯＳトランジスタ）と寄生素子とを含む情報概念図である。
【図６】請求項１〜４記載の発明の一実施例の作成対象回路の一例回路図である。
【図７】図６の一部の要素素子を寄生素子を含む情報で置換した回路図である。
【図８】図６に対する設計図データのリスト図である。
【図９】図７に対する設計図データのリスト図である。
【図１０】請求項１〜４記載の発明の一実施例の回路図設計データの概念図である。
【図１１】図１０のデータを元にして作成された一例の回路図である。
【図１２】寄生素子を含まない設計図データのリスト図である。
【図１３】寄生素子を含む設計図データのリスト図である。
【図１４】要素素子の様々な構成例を示す図である。
【図１５】 他の回路図作成方法及びその装置の一実施例の要部概念構成図である。
【図１６】配線容量や配線抵抗の情報例を示す概念図である。
【図１７】配線容量や配線抵抗を含まない回路図である。
【図１８】配線容量や配線抵抗を含む回路図である。
【図１９】配線容量や配線抵抗を含まないリスト図である。
【図２０】配線容量や配線抵抗を含むリスト図である。
【図２１】従来例の概略ブロック図である。
【符号の説明】
１０：第１の情報格納部
１０ａ〜１０ｃ：要素素子の情報
１１：第２の情報格納部
１１ａ、１１ｂ：寄生素子を含む情報
１５：第１の情報取出し手段
１６：第２の情報取出し手段
１７：情報選択・採用手段
２０：第１の情報格納部
２１：第２の情報格納部
２１ａ〜２１ｃ：配線容量や配線抵抗の情報
２２：第３の情報格納部
２６：第１の情報取出し手段
２７：第２の情報取出し手段
２８：情報選択・採用手段
【発明の属する技術分野】
本発明は、回路図作成方法及びその装置に関し、特に、集積回路の設計に用いられる回路図作成方法及びその装置に関する。
【０００２】
【従来の技術】
集積回路の設計効率化を図るため、コンピュータ・エィデット・デザイン（ＣＡＤ）と呼ばれる設計支援システムが用いられる。
このシステムでは、多種多様な要素素子（たとえば抵抗、コンデンサ、ダイオード、トランジスタ、……）の情報ライブラリを有しており、設計者は、画面と対話しながら、設計対象回路に必要な要素素子の情報を取り出して画面上に配置し、それらを結線して所望の回路設計を行う。
【０００３】
図２１は、従来のＣＡＤの要部機能ブロックである。１は回路図設計データ（上記の情報ライブラリに相当するもの）を格納する記憶装置、２は設計者との対話機能を有する回路図エディタ、３は設計者によって作成された回路図データ（要素回路を組み合わせたもの）を格納する記憶装置、４は回路図データから所要の回路図情報（たとえば回路シミュレータで評価するためのネットリスト）を生成する回路図情報生成部、５は回路図情報を格納する記憶装置である。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の技術にあっては、回路図設計データ（情報ライブラリ）に各要素素子の情報しか含まれていなかったため、たとえば、作成された回路図データと実際の回路とが完全に一致しない場合（ほとんどの場合一致しない）、その差を補うための修正作業を行う必要がある。
【０００５】
たとえば、要素素子を抵抗とした場合、実際の回路では、この要素素子は純粋に抵抗としてだけ機能するものではない。隣接する配線や素子又は基板との間に容量分が生じたり、もしくは基板がシリコン等の半導体材料の場合には基板との接合面にダイオードが生じたりする。
これらの不本意な容量やダイオードは、その要素素子に寄生するいわゆる寄生素子であり、プリントボートのように素子間隔の広いものでは無視し得るものであるが、集積回路のようにきわめて密集して素子がレイアウトされるものでは、回路動作に与える影響が大きく、無視できないものである。
【０００６】
したがって、設計者は、自己の経験や知識等に基づいて、それぞれの要素素子の寄生素子を子細に検討し、必要な部分に寄生素子（実際は要素素子）を追加するといった修正作業を行うことになる。
かかる作業の第１の問題点は、その全てが手作業のため、設計効率の低下要因になるということである。
【０００７】
また、第２の問題点は、修正作業の精度が設計者の経験や知識の深さによって決まるため、設計品質にバラツキが生じやすいということである。
そこで、本発明は、寄生素子を含む情報を自動で発生できるようにし、以って設計効率の改善を図るとともに、個人差をなくして設計品質のバラツキを抑えることを目的とする。
【０００８】
【課題を解決するための手段】
（ａ） 本発明の回路図作成方法は、回路図作成装置の第１の情報取出し手段が、様々な要素素子の情報を格納する第１の情報格納部から、作成対象回路に必要な要素素子の情報を取り出す第１のステップと、回路図作成装置の第２の情報取出し手段が、前記要素素子及びその要素素子に寄生する寄生素子を含む情報を格納する第２の情報格納部から、作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子を含む情報を取り出す第２のステップと、回路図作成装置の情報選択・採用手段が、前記第１のステップ及び第２のステップで取り出された情報の何れか一方を選択し、作成対象回路に必要な要素素子の情報として採用する第３のステップと、前記情報選択・採用手段が採用した情報に基づいて回路図を作成する第４のステップとから構成されることを特徴とするものである。
【０００９】
（ｂ） 本発明の回路図作成装置は、様々な要素素子の情報を格納する第１の情報格納部と、前記要素素子とその要素素子に寄生する寄生素子とを含む情報を格納する第２の情報格納部と、作成対象回路に必要な要素素子の情報を前記第１の情報格納部から取り出す第１の情報取出し手段と、作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子を含む情報を前記第２の情報格納部から取り出す第２の情報取出し手段と、前記第１の情報取出し手段及び前記第２の情報取出し手段で取り出された情報の何れか一方を選択し、作成対象回路に必要な要素素子の情報として採用する情報選択・採用手段とを備えたことを特徴とするものである。
【００１０】
（ｃ） 又は、前記回路図作成装置（ｂ）の第２の情報格納部は、１つの要素素子について、寄生素子の種類又は等価的回路構成の異なる複数の情報を格納することを特徴とし、又は、前記要素素子の情報から寄生素子の情報を導き出す計算式を保持し、前記要素素子の情報を元にして寄生素子の情報を計算で導き出すことを特徴とするものである。
以上の発明（ａ）〜（ｃ）では、作成対象回路に必要な要素素子の情報が取り出され、また、該要素素子とその要素素子に関連する寄生素子とを結合した情報も取り出される。そして、これらの情報Ｘ，Ｙの一方が選択され、作成対象回路に必要な要素素子の情報として採用される。したがって、設計者による寄生素子の子細な検討が不要になり、また、設計者の経験や知識に頼る部分もなくなるから、設計効率及び設計品質の向上が図られる。
【００１５】
ここで、前記「等価的回路構成」とは、設計回路データに対して回路動作をシミュレーションするための実回路データを指す用語である。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
（請求項１〜４に記載の発明の実施例）
図１〜図１４は請求項１〜４に記載の発明に係る回路図作成方法及びその装置の一実施例を示す図である。
【００１７】
まず、概念的な構成を説明する。図１において、１０は第１の情報格納部、１１は第２の情報格納部であり、これらの格納部は、たとえばハードディスクや磁気ディスク等の記憶装置内部に作られた、テーブルやファイル等の論理的な情報集合体である。たとえばテーブルは、それぞれの情報が所定のオフセット値で並んでおり、先頭の情報からのアドレス指定によって任意の情報を参照できるものである。また、ファイルは、キーワードやポインタ等の識別子によって情報の所在を間接的に表すことができるものである。アドレスか識別子かの違いはあるが、何れも格納された情報を一意的に識別できる点で同じである。
【００１８】
第１の情報格納部１０には、抵抗、コンデンサ、ダイオード、トランジスタ、……等の様々な要素素子の情報が格納されている。図では便宜的に、抵抗１０ａ、コンデンサ１０ｂ及びダイオード１０ｃを示してある。
抵抗１０ａ、コンデンサ１０ｂ又はダイオード１０ｃの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線１２ａ、１２ｂ、１２ｃを介して選択的に取り出し可能になっている。
【００１９】
第２の情報格納部１１には、要素素子とその要素素子に寄生する寄生素子とを含む情報が格納されている。図では便宜的に、抵抗＋寄生素子（コンデンサ）１１ａ、コンデンサ＋寄生素子（ダイオード）１１ｂを示してある。
抵抗＋寄生素子１１ａ、コンデンサ＋寄生素子１１ｂの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線１３ａ、１３ｂを介して選択的に取り出し可能になっている。
【００２０】
また、第１の情報格納部１０と第２の情報格納部１１との間は、概念的な線１４ａ、１４ｂで示すように、要素素子の共通する情報同士が結ばれており、一方の情報を参照すると、線１４ａ又は１４ｂで結ばれた他方の情報も、自動的に参照できるようになっている。こうした情報の連結は、たとえば関連付けテーブルを備えることによって実現できる。
【００２１】
１５は作成対象回路に必要な要素素子の情報を、線１２ａ、１２ｂ、１２ｃを介して第１の情報格納部から取り出す第１の取出し手段であり、また、１６は作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子の情報を、線１３ａ、１３ｂを介して第２の情報格納部１１から取り出す第２の情報取出し手段である。これらの第１及び第２の情報取出し手段１５、１６は、たとえば、設計者によって入力されたコードに対応した情報を取り出すようなものであってもよい。
【００２２】
１７は第１の情報取出し手段１５及び第２の情報取出し手段１６によって取り出された各情報の一方を選択し、それを作成対象回路に必要な要素素子の情報として採用する選択・採用手段であり、この選択・採用手段１７は、たとえば、設計者によって入力された選択指示に応答して、何れか一方の情報を選択するようなものであってもよい。
【００２３】
ここで、図２〜図５は、要素素子の情報例及び寄生素子を含む要素素子の情報例である。図２は要素素子を抵抗とした場合の例、図３は要素素子をコンデンサとした場合の例、図４は要素素子をバイポーラトランジスタとした場合の例、図５は要素素子をＭＯＳトランジスタとした場合の例である。
図２では、２分割された抵抗（要素素子）の接続点に、寄生素子（ダイオード又はコンデンサ）の一端がつながり、寄生素子の他端はグランド又は任意の電位（電源電位ＶＣＣや島電位）につながっている。また、図３では、コンデンサ（要素素子）の一端側に、寄生素子（ダイオード又はコンデンサ）の一端がつながり、寄生素子の他端は基板ＳＵＢにつながっている。また、図４では、バイポーラトランジスタ（要素素子）のエミッタ電極Ｅ、ベース電極Ｂ又はコレクタ電極Ｃに、寄生素子（バイポーラトランジスタ又はダイオード）がつながり、寄生素子はさらに、グランド又は任意の電位（例えば島電位）につながっている。また、図５では、ＭＯＳトランジスタ（要素素子）のゲート又はバックゲートＢＧに、寄生素子（抵抗又はダイオード）の一端がつながり、寄生素子の他端は入力信号源、グランド又は任意の電位（例えば電源電位）につながっている。なお、図２〜図５で示した寄生素子の種類やその寄生素子の接続パターンは、あくまでも代表例を示すものであり、本発明は、これらの例示に限定されるものではない。
【００２４】
すなわち、単に、要素素子に寄生する寄生素子といっても、その接続パターンは１種類にとどまらず、電源の数や要素素子のレイアウト位置、プロセス、周囲の回路状況等、様々な要因によっては、多種多様なパターンが発生することがある。図１の情報１１ａ（又は１１ｂ）は、その情報の一つ一つが積み重ねられた複数の矩形で表してある。１つの矩形は１つの接続パターンに対応する。もちろん、１つの要素素子に対して、１つの接続パターンしか存在しない場合もある。また、全くパターンが存在しない場合もある。前者の場合には、図１の情報１１ａ（又は１１ｂ）の矩形を１つにすればよいし、後者の場合には、矩形そのものをなくせばよい。何れにしても、第２の情報格納部１１内の情報を管理することによって、如何なるパターンにも柔軟に対応することができる。
【００２５】
このような構成において、たとえば、設計対象回路として、図６に示すような簡単な回路を想定してみる。この回路は、交流電源（又は交流信号）を脈流に変換する、いわゆる半波整流回路（RECTIFIER）であり、その要素素子は、交流電圧又は交流信号発生用の交流発生源（ＶＳ）、整流用のダイオード（Ｄ１）、ＲＣ時定数回路を構成する抵抗（ＲＳ）及びコンデンサ（Ｃ１）、そして、ブリーダ用の抵抗（ＲＣ）である。
【００２６】
設計者は、ＣＡＤ画面と対話しながら、これらの要素素子の情報を第１の情報格納部１０から取り出すが、本実施例では、それぞれの要素素子に関連付けられた、要素素子と寄生素子とを含む情報が第２の情報格納部１１に格納されている場合、その情報が取り出されるようになっている。
図７は、第２の情報格納部１１から取り出された情報（破線で囲まれた部分）を含む回路図データである。
【００２７】
図６と図７を見比べると、ＲＳ、Ｃ１及びＲＣが第２の情報格納部１１から取り出された情報で置換されている。なお、ＲＳ、Ｃ１、ＲＣに付したダッシュ（’）は、置換後の要素素子であることを表している。ＲＳ’は、ＲＳの１／２の値を有する２つの抵抗ＲＳ１、ＲＳ２と、ＲＳ１、ＲＳ２の接続点とグランド間に接続されたコンデンサＣＰとを含み、コンデンサＣＰが実際の回路でＲＳに寄生する寄生素子である。また、Ｃ１’は、Ｃ１と同じ値のコンデンサＣ２と、一端がＣ２側に他端がグランド側に接続されたダイオードＤＰ１とを含み、ダイオードＤＰ１が実際の回路でＣ１に寄生する寄生素子である。さらに、ＲＣ’は、ＲＣの１／２の値を有する２つの抵抗ＲＣ１、ＲＣ２と、ＲＣ１、ＲＣ２の接続点と電源間に接続されたダイオードＤＰ２とを含み、ダイオードＤＰ２が実際の回路でＲＣに寄生する寄生素子である。
【００２８】
したがって、本実施例によれば、作成対象回路に必要な要素素子を指定すると、その要素素子に関連付けられた情報（寄生素子を含む情報）がある場合には、自動的に、その要素素子の情報と寄生素子を含む情報とが置換されるから、実際の回路に一致した回路図データをきわめて手軽にかつ効率よく作成することができる。
【００２９】
ところで、以上の自動置換は、１つの要素素子について、寄生素子を含む情報が１つしかない場合には有効であるが、寄生素子を含む情報が複数ある場合には、何等かの工夫が必要になる。たとえば、設計者によって選択できるようにしてもよいし、又は、複数の情報に優先度を付けておき、最も優先度の高いものを自動置換の候補としてもよい。優先度方式の場合、自動置換の結果が思わしくないときには、手動で選択できるようにしておき、その選択結果を優先度に反映させるようにするのが望ましい。
【００３０】
なお、図８、図９は、図６、図７に対応した実際の回路図データであり、図８は要素素子だけの回路図データ、図９は寄生素子（※印）を含む回路図データ（すなわち実際の回路に一致するもしくは近い回路図データ）である。
本実施例では、寄生素子を含まない回路図データ（図６の回路図データ）と、第１の情報格納部１０及び第２の情報格納部１１内のデータとを管理するだけでよく、言い替えれば、寄生素子を含む回路図データ（図７の回路図データ）を管理しなくてもよく、データの管理容易化を図ることができる。これは、寄生素子を含む回路図データ（図７の回路図データ）と、寄生素子を含まない回路図データ（図６の回路図データ）とが、共通の要素素子同士で関連付けられているからである。たとえば、図８の回路図データ（要素素子だけの回路図データ）を作成するには、第１の情報格納部１０から所望の要素素子の情報を取り出せばよいし、又は、図９の回路図データ（寄生素子を含む回路図データ）を作成するには、第２の情報格納部１１から所望の寄生素子を含む要素素子の情報を取り出せばよい。
【００３１】
図１０は、要素素子のいくつかの定義例であり、同図（ａ）（ｂ）は抵抗の例、同図（ｃ）（ｄ）はコンデンサの例である。図中のＮ１、Ｎ２はノード名、「Ｒ」、「ＲＰ」、「Ｃ」及び「ＣＰ」はそれぞれ要素素子の名称である。なお、’＃０：’直後のアルファベットは、要素素子の種類を表し、それ以降の文字又は数値はその要素素子のパラメータのディフォルト値を表している。
【００３２】
図１１は図１０のデータを元にして作成された一例の回路図、図１２は図１１の回路図のリスト出力（但し、寄生素子出力のオプション指定をしない場合）、図１３は同じく図１１の回路図のリスト出力（但し、寄生素子出力のオプション指定をした場合）である。
図１１において、抵抗Ｒ０１、Ｒ０２及びコンデンサＣ０１、Ｃ０２には、それぞれ「Ｒ」と「Ｃ」が使用されている。また、抵抗Ｒ０３、Ｒ０４及びコンデンサＣ０３には、それぞれ「ＲＰ」と「ＣＰ」が使用されている。「Ｒ」、「Ｃ」、「ＲＰ」及び「ＣＰ」は、図１０（ａ）〜（ｄ）の各要素素子である。ここで、抵抗Ｒ０２の抵抗値（パラメータ＃０）には、具体的な値（たとえば５．５Ｋ（Ω））が指定されているが、抵抗Ｒ０１、Ｒ０３及びＲ０４には具体的な値は指定されていない。本実施例では、未指定の場合、所定のディフォルト値を指定したものと看做される。図１０（ａ）のパラメータ＃０の１．７Ｋ（Ω）は「Ｒ」のディフォルト値、同図（ｂ）のパラメータ＃０の１．７Ｋ（Ω）は「ＲＰ」のディフォルト値、同図（ｃ）のパラメータ＃０の０．７Ｐ（Ｆ）は「Ｃ」のディフォルト値、同図（ｄ）のパラメータ＃０の０．７Ｐ（Ｆ）は「ＣＰ」のディフォルト値である。
【００３３】
すなわち、図１２において、Ｒ０１、Ｒ０３及びＲ０４の抵抗値はディフォルト値（１．７Ｋ）に自動設定され、また、Ｃ０１、Ｃ０３の容量値もディフォルト値（０．７Ｐ）に自動設定されている。
図１２は、寄生素子出力のオプション指定をしない場合のリストであるが、このリストはオプション指定によって、図１３のように変化する。枠で囲んだ部分が大きく変わったところである。要部イは、抵抗Ｒ０３の要素素子に関する部分である。Ｒ０３ＨとＲ０３Ｌの２つの抵抗からなり、これらの抵抗は共通のノード（ノード１０００）でつながっている。抵抗値はそれぞれ０．８５Ｋ（Ω）であり、これらを足し合わせた値がＲ０３の抵抗値（１．７Ｋ）になる。
【００３４】
要部ロは、抵抗Ｒ０４の要素素子に関する部分である。Ｒ０４ＨとＲ０４Ｌの２つの抵抗からなり、これらの抵抗は共通のノード（ノード１００１）でつながっている。抵抗値はそれぞれ０．８５Ｋ（Ω）であり、これらを足し合わせた値がＲ０４の抵抗値（１．７Ｋ）になる。
要部ハは、抵抗Ｒ０３の寄生素子に関する部分である。ＣＲ０３の頭の１文字は寄生素子の種類（ここではＣであるからコンデンサ）を表している。この寄生素子ＣＲ０３は、ノード１０００とノード０（グランド）につながっており、ノード１０００はＲ０３ＨとＲ０３Ｌの接続ノードである。ＣＲ０３の値はこの例の場合０．３２１Ｐ（Ｆ）である。なお、この値（０．３２１Ｐ）は、図１０（ｂ）内の計算式（後述の式（１）参照）によって与えられたものである。
【００３５】
要部ニは、コンデンサＣ０３の寄生素子に関する部分である。ＤＣ０３の頭の１文字は寄生素子の種類（ここではＤであるからダイオード）を表している。この寄生素子ＤＣ０３は、ノード０（グランド）とノード４につながっており、ノード４は端子ＡＧＮＤである。ＤＣ０３の値は変数ＤＣＳで表されており、この変数ＤＣＳには、同リストの下から５行目に記載されているように、飽和電流ＩＳの具体的な値が代入されている。
【００３６】
要部ホは、抵抗Ｒ０４の寄生素子に関する部分である。ＤＲ０４の頭の１文字は寄生素子の種類（ここではＤであるからダイオード）を表している。この寄生素子ＤＲ０４は、ノード１００１とノード１につながっており、ノード１００１はＲ０４ＨとＲ０４Ｌの接続ノード、ノード１は端子Ｍ０である。ＤＲ０４の値は、ＤＣ０３と同じ変数ＤＣＳで表されている。
【００３７】
以上の実施例では、１つの要素素子に寄生するすべての寄生素子の情報を第２の情報格納部１１に格納しているが、情報量の点で見た場合、最善とは言えない。集積回路の場合、抵抗値や容量値はある範囲の中で任意に設計できるため、それぞれの値ごとに寄生素子の情報を保持すると、情報量が膨大なものになってしまうからである。この対策としては、それぞれの値ごとに寄生素子の情報を持つのではなく、代表的な１つの情報だけを保持し、この情報を元にして計算によって必要な情報を導き出すようにすればよい。
【００３８】
たとえば、抵抗に寄生するコンデンサの場合の計算式として、次式（１）を使用することができる。
Ｆ＝（２．４＋Ｒ／１００）×０．００２ ……（１）
但し、Ｆは容量値（単位；ピコファラッド）、Ｒは抵抗値（Ω）である。なお、各係数の値（２．４、１００、０．００２）は、経験上又は実験から求められた値であり、これらの値に臨界的な意味はない。すなわち、これらの値と異なる値を係数とする計算式を排除するものではない。
【００３９】
また、上式（１）に、抵抗の幅、シート抵抗値及び単位面積当たりの容量値等のパラメータを定数や変数として含ませてもよい。寄生素子の容量値は、要素素子の面積に比例し、該面積は抵抗値や容量値に依存するとともに、抵抗の幅、シート抵抗値（抵抗の種類によって異なる）及び単位面積当たりの容量値（容量の種類によって異なる）にも依存するからである。したがって、これらのパラメータを付加することにより、より正確に寄生素子を見積もることができ、たとえば、シミュレーション精度の向上を図ることができる。
【００４０】
また、第２の情報格納部１１に格納する情報に、要素素子の構成方法に関する情報を含ませてもよい。たとえば、抵抗を例にすると、仮に１０ＫΩの抵抗であっても、その構成方法としては、図１４に示すように、５ＫΩ×２本の直列構成や、２０ＫΩ２本の並列構成など種々のものがあり、それぞれの構成方法で寄生素子の値が微妙に異なってくる。したがって、かかる構成方法も情報に加味しておけば、より一層正確な回路図データ作成を行うことができるから望ましい。
【００４１】
さらに、一つの回路図から、集積回路のレイアウトに使用する回路（要素素子のみで構成される回路）と、シミュレーション等で回路動作を検討するときに使用する回路（要素素子とその要素素子に関連する寄生素子とを含む回路）とを選択的に作成できるので、回路の一元管理ができ、回路図の品質が向上する。
（他の実施例）
図１５〜図２０は他の回路図作成方法及びその装置の一実施例を示す図である。
【００４２】
まず、概念的な構成を説明する。図１５において、２０は第１の情報格納部、２１は第２の情報格納部、２２は第３の情報格納部であり、これらの格納部は、たとえばハードディスクや磁気ディスク等の記憶装置内部に作られた、テーブルやファイル等の論理的な情報集合体である。たとえばテーブルは、それぞれの情報が所定のオフセット値で並んでおり、先頭の情報からのアドレス指定によって任意の情報を参照できるものである。また、ファイルは、キーワードやポインタ等の識別子によって情報の所在を間接的に表すことができるものである。アドレスか識別子かの違いはあるが、何れも格納された情報を一意的に識別できる点で同じである。
【００４３】
第１の情報格納部２０には、抵抗、コンデンサ、ダイオード、トランジスタ、……等の様々な要素素子の情報が格納されている。図では便宜的に、抵抗２０ａ、コンデンサ２０ｂ及びダイオード２０ｃを示してある。
抵抗２０ａ、コンデンサ２０ｂ又はダイオード２０ｃの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線２３ａ、２３ｂ、２３ｃを介して選択的に取り出し可能になっている。
【００４４】
第２の情報格納部２１には、「配線」に寄生する配線容量や配線抵抗の情報が格納されている。ここで、「配線」とは、作成対象回路上の要素素子同士、又は、要素素子と外部入出力との間を繋ぐ線路であり、図では、配線の等価的回路構成のいくつかの例、例えば、配線抵抗だけを含むもの（以下、配線抵抗２１ａ）、配線容量だけを含むもの（以下、配線容量２１ｂ）、配線抵抗と配線容量の双方を含むもの（以下、配線抵抗＋配線容量２１ｃ）が便宜的に示されている。
【００４５】
配線抵抗２１ａ、配線容量２１ｂ、及び、配線抵抗＋配線容量２１ｃの各情報は、アドレス指定又はキーワードやポインタによって一意的に識別が可能で、それぞれ、概念的に示す線２４ａ、２４ｂ、２４ｃを介して選択的に取り出し可能になっている。
第３の情報格納部２２には、配線容量や配線抵抗の基本値に関する情報が格納されており、この情報は、例えば、次式（２）、（３）のＡC 、ＢC 、ＣC 、Ａ、R 、ＢR 、ＣR に相当する値である。
【００４６】
Ｃ＝ＡC ×ＮE ＋ＢC ×ＮP ＋ＣC ×ＮO ………（２）
Ｒ＝ＡR ×ＮE ＋ＢR ×ＮP ＋ＣR ×ＮO ………（３）
式（２）、（３）において、Ｃは配線容量の値、Ｒは配線抵抗の値、ＮE は配線につながる要素素子の数、ＮP は配線につながるページターミナルの数、ＮO は配線につながる外部端子の数である。すなわち、ＡC は要素素子１個当たりの基本容量値、ＢC はページターミナル１個当りの基本容量値、ＣC は外部端子１個当たりの基本容量値であり、また、ＡR は要素素子１個当たりの基本抵抗値、ＢR はページターミナル１個当りの基本抵抗値、ＣR は外部端子１個当たりの基本抵抗値である。以下、第３の情報格納部２２に格納された情報を便宜的にＡC 、ＢC 、ＣC 、ＡR 、ＢR 、ＣR とするが、これに限定されない。要は、配線の接続情報（要素素子数、ページターミナル数及び外部端子数等）によって参照可能な、配線容量や配線抵抗の基本値であればよい。第３の情報格納部２２内のＡC 、ＢC 、ＣC 、ＡR 、ＢR 、ＣR の組は、アドレス指定又はキーワードやポインタによって一意的に識別が可能であり、概念的に示す線２５は、配線の接続情報に応じて選択的に取り出された情報、すなわち、ＡC 、ＢC 、ＣC 、ＡR 、ＢR 又はＣR を表している。
【００４７】
２６は作成対象回路に必要な要素素子の情報を、線２３ａ、２３ｂ、２３ｃを介して第１の情報格納部２０から取り出す第１の取出し手段であり、また、２７は作成対象回路上の配線の配線容量や配線抵抗に関する情報を、線２４ａ、２４ｂ、２４ｃを会して第２の情報格納部２１から取り出すと共に、これらの配線容量や配線抵抗の値を特定するための基本値を、線２５を介して第３の情報格納部２２から取り出す第２の情報取出し手段である。これらの第１及び第２の情報取出し手段２６、２７は、たとえば、設計者によって入力されたコードに対応した情報を取り出すようなものであってもよい。
【００４８】
２８は選択・採用手段であり、この選択・採用手段２８は、第１の情報取出し手段２６の出力だけを選択する第１の選択モードと、第１の情報取出し手段２６の出力と第２の情報取出し手段２７の出力の双方を選択する第２の選択モードとを備えている。すなわち、選択・採用手段２８は、たとえば、設計者によって入力された選択指示に応答して第１の選択モードを実行すると、作成対象回路に必要な要素素子の情報だけを出力し、又は、第２の選択モードを実行すると、作成対象回路に必要な要素素子の情報に加えて、作成対象回路上の配線の配線容量や配線抵抗の情報を出力するものである。
【００４９】
ここで、図１６は、配線容量や配線抵抗の情報例である。図において、３０は配線であり、３１〜３３はこの配線３０の等価的回路構成である。すなわち、３１は配線抵抗のみの情報、３２は配線容量のみの情報、３３は配線抵抗と配線容量の双方を含む情報である。なお、これらの等価的回路構成はあくまでも代表的な例であり、これらの例に限定されるものではない。単に配線に寄生する配線容量や配線抵抗と言っても、その等価的回路構成は、電源の数、要素素子のレイアウト位置、プロセス、周囲の回路状況等の、様々な要因によって多種多様なパターンに変化することがあるからである。図１５の情報２１ａ（又は２１ｂ、２１ｃ）は、その情報の一つ一つが積み重ねられた複数の矩形で表してある。１つの矩形は１つのパターンに対応する。もちろん、１つの配線に対して、１つのパターンしか存在しない場合もある。また、全く存在しない場合もある。前者の場合には、図１５の情報２１ａ（又は２１ｂ、２１ｃ）の矩形を１つにすればよいし、後者の場合には、矩形そのものをなくせばよい。また、第３の情報格納部２２においても、ＡC 、ＢC 、ＣC 、ＡR 、ＢR 、ＣR の組は、その情報の一つ一つが積み重ねられた矩形で表してあり、これについても、第２の情報格納部２１と同様なことが言える。何れにしても、第２の情報格納部２１内の情報や第３の情報格納部２２内の情報を管理することによって、如何なるパターンにも柔軟に対応することができる。
【００５０】
このような構成において、たとえば、設計対象回路として、図１７に示すような簡単な回路を想定してみる。この回路は、ＶＣＣ、ＶＥＥを定電圧源とし、ＶＩＮを入力信号源とする差動増幅回路であり、必要な要素素子は、三つの電源（ＶＣＣ、ＶＥＥ、ＶＩＮ）と、四つのバイポーラトランジスタ（Ｑ１、Ｑ２、Ｑ３、Ｑ４）と、四つの抵抗（ＲＣ１、ＲＣ２、ＲＳ２、ＲＢＩＡＳ）である。
【００５１】
設計者は、ＣＡＤ画面と対話しながら、これらの要素素子の情報を第１の情報格納部２０から取り出すが、本実施例では、要素素子を繋ぐ配線に寄生する配線容量や配線抵抗の情報が、第２の情報格納部２１及び第３の情報格納部２２に格納されている場合、その情報も取り出されるようになっている。
図１８は、第２の情報格納部２１及び第３の情報格納部２２から取り出された情報（破線で囲まれた部分）を含む回路図データである。
【００５２】
図１７と図１８を見比べると、ＣＰ２、ＣＰ３、ＣＰ４、ＣＰ５、ＣＰ６及びＣＰ７が配線容量として付加されている。
第２の情報取り出し手段２７は、第１の情報取り出し手段２６で得られた要素素子間の配線の接続情報を基に、情報選択・採用手段２８で指定された項目を参照し、必要な情報を取り出す。例えば、配線抵抗や配線容量を発生させる配線が、図１８に示すように接地と電源に繋がらない配線で、かつ、配線容量のみを発生させるように指定すると、第１の情報取り出し手段２６で得られた情報から、それに該当する配線を選択・認識し、それに合った情報を第２の情報格納部２１又は第３の情報格納部２２から取り出すようにしてもよい。すなわち、配線抵抗や配線容量を付加するノードの属性を、第１の情報取り出し手段２６で得られた配線の接続情報から判断し、情報選択・採用手段２８で指定される情報に従って各々の属性に対し、どのような配線抵抗、配線容量を発生させるかを第２の情報格納部２１又は第３の情報格納部２２の情報から求めるようにしてもよい。
【００５３】
したがって、本実施例によれば、作成対象回路に必要な要素素子を指定し、回路上でその要素素子を繋ぐ配線に関連付けられた情報（配線容量や配線抵抗の情報）がある場合には、自動的に、その配線容量や配線抵抗の情報が付加されるから、実際の回路に一致した回路図データをきわめて手軽にかつ効率よく正確に作成することができる。
【００５４】
配線抵抗や配線容量を発生させるノードの属性は、情報選択・採用手段２８で指定することができる。情報選択・採用手段２８での指定の仕方により、第２の情報格納部２１の情報だけでも、あるいは、第３の情報格納部２２の情報の両方からでも、配線抵抗や配線容量を自動的に発生させることができる。
ところで、以上の自動置換は、１つの配線について、配線容量や配線抵抗の情報が１つしかない場合には有効であるが、配線容量や配線抵抗の情報が複数ある場合には、何等かの工夫が必要になる。たとえば、設計者によって選択できるようにしてもよいし、又は、複数の情報に優先度を付けておき、最も優先度の高いものを自動置換の候補としてもよい。優先度方式の場合、自動置換の結果が思わしくないときには、手動で選択できるようにしておき、その選択結果を優先度に反映させるようにするのが望ましい。
【００５５】
なお、図１９、図２０は、図１７、図１８に対応した実際の回路図データであり、図１９は要素素子だけの回路図データ、図２０は配線容量や配線抵抗を含む回路図データ（すなわち実際の回路に一致するもしくは近い回路図データ）である。
本実施例では、配線容量や配線抵抗を含まない回路図データ（図１７の回路図データ）と、第１の情報格納部２０、第２の情報格納部２１及び第３の情報格納部２２内のデータとを管理するだけでよく、言い替えれば、配線容量や配線抵抗を含む回路図データ（図１８の回路図データ）を管理しなくてもよく、データの管理容易化を図ることができる。これは、配線容量や配線抵抗を含む回路図データ（図１８の回路図データ）と、配線容量や配線抵抗を含まない回路図データ（図１７の回路図データ）とが、回路上の配線の情報で関連付けられているからである。たとえば、図１７の回路図データ（要素素子だけの回路図データ）を作成するには、第１の情報格納部２０から所望の要素素子の情報を取り出せばよいし、又は、図１８の回路図データ（配線容量や配線抵抗を含む回路図データ）を作成するには、第２の情報格納部２１及び第３の情報格納部２２から所望の配線容量や配線抵抗の情報を取り出すとともに、第１の情報格納部２０から所望の要素素子の情報を取り出して両者を連結すればよい。
【００５６】
図１９は、要素素子のみのリストであるが、このリストは配線容量や配線抵抗の付加オプションを指定することによって、図２０のように変化する。破線枠で囲んだ部分が大きく変わったところであり、ここでは、配線容量ＣＰ２〜ＣＰ７が付加されている。
配線抵抗や配線容量を付加するノードの属性は、接続する要素素子の種類や数等であり、回路構成を示すネットリストから自動的に求められるので、属性ごとの配線容量や配線抵抗の基本値を保持（第３の情報格納部２２）しておけば、ノードの属性を指定するだけでそのノードに付加する配線容量や配線抵抗の値を特定できる。
【００５７】
例えば、ＣＰ２〜ＣＰ７の値は、以下のようにして求めることができる。
ＣＰ２＝０．０２×２ ＝０．０４ｐＦ
ＣＰ３＝０．０２×２ ＝０．０４ｐＦ
ＣＰ４＝０．０２×２ ＝０．０４ｐＦ
ＣＰ５＝０．０２×２ ＝０．０４ｐＦ
ＣＰ６＝０．０２×３ ＝０．０６ｐＦ
ＣＰ７＝０．０２×３＋０．２ ＝０．２６ｐＦ
但し、０．０２は要素素子１個当たりの基本容量値、×２や×３はそのノードに接続する要素素子の数、＋０．２は外部端子１個当たりの基本容量値である。
【００５８】
【発明の効果】
請求項１〜４記載の発明によれば、作成対象回路に必要な要素素子の情報とともに、その要素素子に関連する寄生素子を含む情報が取り出される。そして、これらの情報の一方が選択され、作成対象回路に必要な要素素子の情報として採用される。
【００５９】
したがって、設計者による寄生素子の子細な検討が不要になり、また、設計者の経験や知識に頼る部分もなくなるから、設計効率及び設計品質の向上を図ることができる。
【図面の簡単な説明】
【図１】請求項１〜４記載の発明の一実施例の要部概念構成図である。
【図２】請求項１〜４記載の発明の一実施例の要素素子（抵抗）及びその要素素子と寄生素子とを含む情報概念図である。
【図３】請求項１〜４記載の発明の一実施例の要素素子（コンデンサ）及びその要素素子と寄生素子とを含む情報概念図である。
【図４】請求項１〜４記載の発明の一実施例の要素素子（バイポーラトランジスタ）と寄生素子とを含む情報概念図である。
【図５】請求項１〜４記載の発明の一実施例の要素素子（ＭＯＳトランジスタ）と寄生素子とを含む情報概念図である。
【図６】請求項１〜４記載の発明の一実施例の作成対象回路の一例回路図である。
【図７】図６の一部の要素素子を寄生素子を含む情報で置換した回路図である。
【図８】図６に対する設計図データのリスト図である。
【図９】図７に対する設計図データのリスト図である。
【図１０】請求項１〜４記載の発明の一実施例の回路図設計データの概念図である。
【図１１】図１０のデータを元にして作成された一例の回路図である。
【図１２】寄生素子を含まない設計図データのリスト図である。
【図１３】寄生素子を含む設計図データのリスト図である。
【図１４】要素素子の様々な構成例を示す図である。
【図１５】 他の回路図作成方法及びその装置の一実施例の要部概念構成図である。
【図１６】配線容量や配線抵抗の情報例を示す概念図である。
【図１７】配線容量や配線抵抗を含まない回路図である。
【図１８】配線容量や配線抵抗を含む回路図である。
【図１９】配線容量や配線抵抗を含まないリスト図である。
【図２０】配線容量や配線抵抗を含むリスト図である。
【図２１】従来例の概略ブロック図である。
【符号の説明】
１０：第１の情報格納部
１０ａ〜１０ｃ：要素素子の情報
１１：第２の情報格納部
１１ａ、１１ｂ：寄生素子を含む情報
１５：第１の情報取出し手段
１６：第２の情報取出し手段
１７：情報選択・採用手段
２０：第１の情報格納部
２１：第２の情報格納部
２１ａ〜２１ｃ：配線容量や配線抵抗の情報
２２：第３の情報格納部
２６：第１の情報取出し手段
２７：第２の情報取出し手段
２８：情報選択・採用手段
Claims (4)
- 回路図作成装置の第１の情報取出し手段が、様々な要素素子の情報を格納する第１の情報格納部から、作成対象回路に必要な要素素子の情報を取り出す第１のステップと、
回路図作成装置の第２の情報取出し手段が、前記要素素子及びその要素素子に寄生する寄生素子を含む情報を格納する第２の情報格納部から、作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子を含む情報を取り出す第２のステップと、
回路図作成装置の情報選択・採用手段が、前記第１のステップ及び第２のステップで取り出された情報の何れか一方を選択し、作成対象回路に必要な要素素子の情報として採用する第３のステップと、
前記情報選択・採用手段が採用した情報に基づいて回路図を作成する第４のステップとから構成されることを特徴とする回路図作成方法。 - 様々な要素素子の情報を格納する第１の情報格納部と、
前記要素素子とその要素素子に寄生する寄生素子とを含む情報を格納する第２の情報格納部と、
作成対象回路に必要な要素素子の情報を前記第１の情報格納部から取り出す第１の情報取出し手段と、
作成対象回路に必要な要素素子及びその要素素子に寄生する寄生素子を含む情報を前記第２の情報格納部から取り出す第２の情報取出し手段と、
前記第１の情報取出し手段及び前記第２の情報取出し手段で取り出された情報の何れか一方を選択し、作成対象回路に必要な要素素子の情報として採用する情報選択・採用手段とを備えたことを特徴とする回路図作成装置。 - 前記第２の情報格納部は、１つの要素素子について、寄生素子の種類又は等価的回路構成の異なる複数の情報を格納することを特徴とする請求項２記載の回路図作成装置。
- 前記第２の情報格納部は、前記要素素子の情報から寄生素子の情報を導き出す計算式を保持し、前記要素素子の情報を元にして寄生素子の情報を計算で導き出すことを特徴とする請求項２記載の回路図作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20495195A JP3759204B2 (ja) | 1994-08-11 | 1995-08-11 | 回路図作成方法及びその装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-189179 | 1994-08-11 | ||
| JP18917994 | 1994-08-11 | ||
| JP20495195A JP3759204B2 (ja) | 1994-08-11 | 1995-08-11 | 回路図作成方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08106490A JPH08106490A (ja) | 1996-04-23 |
| JP3759204B2 true JP3759204B2 (ja) | 2006-03-22 |
Family
ID=26505341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20495195A Expired - Lifetime JP3759204B2 (ja) | 1994-08-11 | 1995-08-11 | 回路図作成方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3759204B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186783B2 (en) | 2000-07-28 | 2007-03-06 | Kraton Polymers U.S. Llc | Process for preparaing partially hydrogenated butadiene polymers |
-
1995
- 1995-08-11 JP JP20495195A patent/JP3759204B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08106490A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292766B1 (en) | Simulation tool input file generator for interface circuitry | |
| KR102674709B1 (ko) | 회로 스텐실들의 발생 및 인스턴스화를 이용한 집적 회로 설계 | |
| JP5648887B2 (ja) | 電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法） | |
| US7912692B2 (en) | Analysis support system and method, computer readable recording medium storing analysis support program, and analysis support apparatus | |
| US7114132B2 (en) | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device | |
| KR100459731B1 (ko) | 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법 | |
| US7134099B2 (en) | ESD design, verification and checking system and method of use | |
| JP2011081786A (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
| US5247468A (en) | System for calculating and displaying user-defined output parameters describing behavior of subcircuits of a simulated circuit | |
| JP2002092060A (ja) | 回路の設計方法および回路の設計支援プログラム並びに回路設計装置 | |
| JP4507421B2 (ja) | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 | |
| US8099270B2 (en) | Simulation model for transistors | |
| JP3759204B2 (ja) | 回路図作成方法及びその装置 | |
| JP4648194B2 (ja) | プリント基板設計指示支援方法およびその装置 | |
| JP6488911B2 (ja) | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 | |
| US20010032222A1 (en) | System, method and computer accessible storage medium, for creating and editing structured parts list | |
| US9087175B2 (en) | Information processing apparatus and design verification method | |
| JPH11184905A (ja) | 半導体集積回路の設計方法 | |
| JP2003006267A (ja) | シミュレーション用ネットリスト生成装置、シミュレーション装置及びシミュレーション方法 | |
| JP2003030272A (ja) | 半導体回路設計装置 | |
| TW201032080A (en) | Method for design a modulation circuit | |
| JPH07262233A (ja) | アナログｌｓｉにおける素子の形状決定方法及びその形状決定装置 | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| JP2001014372A (ja) | 回路シミュレーション方法及び記録媒体 | |
| JP3990552B2 (ja) | フォワードアノテーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |