JP4507421B2 - 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 - Google Patents
受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 Download PDFInfo
- Publication number
- JP4507421B2 JP4507421B2 JP2001051801A JP2001051801A JP4507421B2 JP 4507421 B2 JP4507421 B2 JP 4507421B2 JP 2001051801 A JP2001051801 A JP 2001051801A JP 2001051801 A JP2001051801 A JP 2001051801A JP 4507421 B2 JP4507421 B2 JP 4507421B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ladder
- equivalent circuit
- stage
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
【発明の属する技術分野】
この発明は、受動素子の等価回路モデル導出技術に属し、具体的には、受動素子の種類に依存しない共通の手続きによって、時間領域でのシミュレーションが可能な等価回路モデルを導出する、受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体に関するものである。
【0002】
【従来の技術】
近年、情報通信機器の高周波化、高速デジタル化に伴い、受動部品を含む電子回路の時間領域における高精度な回路シミュレーションが重要になっている。
【0003】
これら電子機器においては、複雑化する電子回路の電気的特性を、回路図の作成段階で予測することは非常に困難であるため、電子回路の製造にあたっては、実際に回路を試作して電気的特性を測定し、所望の電気的特性を得られていなければ設計をやり直す、といった試行錯誤が繰り返される。
【0004】
回路設計の試行錯誤を低減するために、コンピューターとソフトウェアによって構成された回路シミュレータを利用して、電子回路の電気的特性を予測する回路シミュレーションが行われる。代表的なソフトウェアとして、California大学で開発されたSPICE(Simulation Program with Integrated Circuit Emphasis)などがある。
【0005】
回路シミュレーションの際には、トランジスタ、FET、ダイオードなどの半導体素子や、抵抗、コンデンサ、インダクタなどの受動素子の、電気的特性を記述した等価回路モデルが必要となる。また、回路シミュレーションの精度は、等価回路モデルの精度によって大きく左右されるため、これら回路素子の高精度な等価回路モデルを提供することが重要になる。
【0006】
【発明が解決しようとする課題】
受動素子の一つであるコンデンサにおいては、図6(a)に示すように、第1のキャパシタンスC1と第1の抵抗R1と第1のインダクタンスL1を直列接続して形成した3素子モデルや、図6(b)に示すように、前記第1のキャパシタンスC1と第1の抵抗R1の直列接続に、第2のキャパシタンスC2と第2の抵抗R2の直列接続を並列接続し、さらにそれに第1のインダクタンスL1を直列接続して形成した5素子モデルなど、比較的少数の回路素子を用いた等価回路モデルが提供されてきた。しかし、これら従来の等価回路モデルの精度は不十分であり、図6(c)と図6(d)のように、複雑な周波数依存性を持つインピーダンスを再現することは困難であった。すなわち、モデルが再現するインピーダンスの実数部と容量(それぞれ実線及び破線)と実際の測定値(点線)との間には大きな差が見られる。
【0007】
このため、コンデンサが使用されている回路においては、回路シミュレータで予測した結果と、実際の回路の電気的特性が一致しないことが多く、回路シミュレータを利用した電子回路の設計効率化の障害になっている。
【0008】
そこで、本発明は、実際のコンデンサの電気的特性を、回路シミュレータによって正確に予測するための、コンデンサの等価回路モデル導出方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
この目的を達成するために本発明の受動素子の等価回路モデル導出方法は、コンピュータ上で実行されるプログラムにより処理され、図1に示した4つのステップによって構成される。すなわち、第1のステップとして、周波数領域でインピーダンスを示された受動素子の、
【0010】
【数1】
【0011】
で表されるサンプル周波数毎のインピーダンスが入力される。
【0012】
第2のステップとして、プログラムにより、周波数に依存しない抵抗(R)、キャパシタンス(C)、インダクタンス(L)を用いた、時間領域でのシミュレーションが可能な回路である、N C 段のRCラダー回路とN L 段のRLラダー回路を直列接続した(N C +N L )段のRCLラダー回路(N C +N L は自然数)から成る等価回路モデルを形成する。
【0013】
第3のステップとして、第2のステップで形成した等価回路モデルの表すインピーダンスを、
【0014】
【数2】
【0015】
とし、評価関数
【0016】
【数3】
【0017】
を合成する。但し、
【0018】
【数4】
【0019】
(但し、C R 、C X 、C Z は、各々0または正の実数であり、且つ、少なくともいずれか一つ以上は0でないものとする)
であり、dは絶対自乗誤差の評価には0、相対自乗誤差の評価には2とし、cR、cX、cZは各項に重み付けを行うための適当な0または正の実数であり、少なくともいずれか一つ以上は0でないものとする。
【0020】
第4のステップとして、前記
【0021】
を最小化して回路定数ベクトル
【0022】
を決定する。
【0023】
更に他の発明の等価回路モデル導出方法は、前記第2のステップにおいて、インピーダンスの実数部R(fn)が最小値R0をとるサンプル周波数がfm(≠f1、fN)であるとき、RCL回路を等価回路モデルとして形成し、(数3)に示した第3のステップの評価関数に替えて、低周波領域f1≦fn≦fmの評価関数を、
【0024】
【数5】
【0025】
とするとともに、高周波領域fm+1≦fn≦fNの評価関数を
【0026】
【数7】
【0027】
とする。但し、
【0028】
【数6】
【0029】
【数8】
【0030】
であり、xは0<x<1の任意の実数、dは絶対自乗誤差の評価には0、相対自乗誤差の評価には2とし、cR、cX、cZは正の実数であるとする。
【0031】
本発明は、以上説明した構成によって、周波数領域でインピーダンスを示されたコンデンサの、時間領域でのシミュレーションが可能な等価回路モデルを導出し、コンデンサの周波数領域または時間領域での電気的特性を、回路シミュレーションによって正確に予測する。
【0032】
また、この等価回路モデル導出方法は、コンデンサの種類に依らず共通して適用可能であると共に、抵抗、インダクタなどの受動部品一般にも適用可能である。
【0033】
【発明の実施の形態】
以下、本発明における、コンデンサの等価回路モデル導出方法の一実施の形態について、図面を用いて説明する。
【0034】
図1は、本実施の形態における、コンデンサの等価回路モデル導出方法の処理の流れを示したものである。図1の11は、(数1)に示された周波数のサンプル値としてインピーダンスを入力する第1のステップ、12は、周波数に依存しない抵抗(R)、キャパシタンス(C)、インダクタンス(L)を用いて、抵抗とキャパシタンスからなるRC回路、および抵抗とインダクタンスからなるRL回路と、前記RC回路とRL回路の直列接続によるRCL回路のいずれかを形成する第2のステップ、13は、(数1)と(数2)を用いて(数3)、(数4)に示された評価関数を設定する第3のステップ、14は、(数3)を最小化することにより回路定数ベクトルを決定する第4のステップである。
【0035】
図2は、本実施の形態における、コンデンサの等価回路モデルの回路形式を示している。図2(a)は、第1の抵抗RC(1)と第1のキャパシタンスC1が直列接続された1段RCラダー回路、第2の抵抗RC(2)と第2のキャパシタンスC(2)が直列接続された直列回路を、前記第1のキャパシタンスC(1)に並列接続した2段RCラダー回路、もしくは同様にして形成した、NC段RCラダー回路(NCは自然数)であり、図2(b)は、第1の抵抗RL(1)と第1のインダクタンスL(1)が直列接続された1段RLラダー回路、第2の抵抗RL(2)と第2のインダクタンスL(2)が直列接続された直列回路を、前記第1のインダクタンスL(1)に並列接続した2段RLラダー回路、もしくは同様にして形成したNL段RLラダー回路(NLは自然数)であり、図2(c)は、前記NC段RCラダー回路と、NL段RLラダー回路を直列接続して形成した(NC+NL)段RCLラダー回路である。
【0036】
なお、コンデンサの等価回路モデルの回路形式には、図2に示した回路形式の他にも、図3に示したRC回路(a)〜(e)、およびRL回路(l)〜(p)と、図示はしていないが、前記RC回路とRL回路の直列接続によって形成したRCL回路のいずれかを用いることができる。ただし、その際には、それぞれの回路に適した回路定数の決定方法を採用する必要がある。
【0037】
図4は、本実施の形態における、図2に示したRCラダー回路、およびRLラダー回路と、RCLラダー回路の、回路定数ベクトルの決定方法の処理の流れを示すものであり、図1の第4のステップ14の詳細な説明に相当する。図4の41は、(数9)から(数14)に従って、図2のRC回路の回路定数を等比分配する第4aのステップ、42は、(数5)を最小化することにより回路定数の等比分配比を決定する第4bのステップ、43は、42で決定した等比分配比で分配された回路定数を初期値として、(数5)を最小化することにより回路定数ベクトルを求める第4cのステップである。また、図4の44は、(数15)から(数18)に従って、図2のRL回路の回路定数を等比分配する第4dのステップ、45は、(数7)を最小化することにより回路定数の等比分配比を決定する第4eのステップ、46は、45で決定した等比分配比で分配された回路定数を初期値として、(数7)を最小化することにより回路定数ベクトルを求める第4fのステップである。そして、47は、(数3)に示された評価関数を設定する第4gのステップ、48は、第4aから第4cのステップで形成したRC回路と、第4dから第4fのステップで形成したRL回路を、直列接続してRCL回路を形成する第4hのステップ、49は、(数3)を最小化することにより、前記RCL回路の回路定数ベクトルを決定する第4iのステップである。
【0038】
以下、タンタル固体電解コンデンサを例にして高精度等価回路モデルの導出の手順を、図1に基づいて説明する。
【0039】
第1のステップ11では、(数1)で示されるサンプル周波数毎のインピーダンスを入力する。
【0040】
第2のステップ12では、図2に示した回路形式において、NC=5、NL=5としてそれぞれ5段RCラダー回路と、5段RLラダー回路を直列接続することにより、10段RCLラダー回路を形成する。
【0041】
前記10段RCLラダー回路の替りに、与えられたインピーダンスの実数部R(fn)が最小値Rmをとる周波数をfmとすると、m=Nである場合には、NC段RCラダー回路と一つの抵抗の直列接続を、またm=1である場合には、NL段RLラダー回路と一つの抵抗の直列接続を、それぞれ等価回路モデルとして形成してもよい。
【0042】
なお、本実施の形態ではNC=5、NL=5としたが、これに限定されるものではなく、またNCとNLとが異なっていてもよい。本実施の形態では段数を可変して導出を繰り返すことにより、タンタル固体電解コンデンサの場合、NC=5、NL=5であればほぼ満足のできる精度が確保できている。他のコンデンサの場合もこのような導出を繰り返し行うことによりNC及びNLは決定できる。
【0043】
第3のステップ13では、(数5)、(数6)に示した低周波領域f1≦fn≦fmにおける評価関数と、(数7)、(数8)に示した高周波領域fm+1≦fn≦fNにおける評価関数を、x=1/2、d=2として設定する。すなわち、
【0044】
【数21】
【0045】
【数22】
【0046】
【数23】
【0047】
【数24】
【0048】
但し、インピーダンスの実数部の精度の確保が特に難しいため、cX<<cZ<<cRとして、実数部の相対自乗誤差に大きな重み付けを与えることにした。
【0049】
第4のステップ14では、回路定数を決定するために図4に示した手順を適用する。以下図4に基づいてこの手順を説明する。
【0050】
第4aのステップ41では、(数9)から(数14)に従って、5段RCラダー回路の回路定数を等比分配する。すなわち、図5(a)よりインピーダンスの実数部の最小値はR0=0.018mΩであり、また図5(b)より低周波領域における容量は66.5Fであるから、x=1/2として、
【0051】
【数25】
【0052】
の条件の下、k=1,2,3,4に対し、
【0053】
【数14】
【0054】
とする。
【0055】
第4bのステップ42では、第3のステップ13で設定した評価関数
【0056】
を最小化することにより、αCとβCを求め、
【0057】
【数26】
【0058】
とする。
【0059】
第4cのステップ43では、第4bのステップ42で求めたαCとβCによって与えられる回路定数を初期値として、第3のステップ13で設定した評価関数
【0060】
を最小化することにより回路定数を決定すると、(表1)のようになる。
【0061】
【表1】
【0062】
但し、単位はRC(k)はΩ、C(k)はFである。
【0063】
第4dのステップ44では、(数15)から(数18)に従って、5段RLラダー回路の回路定数を等比分配する。すなわち、図5(a)よりインピーダンスの実数部の最小値はR0=0.018mΩであり、また図5(b)より高周波領域におけるインダクタンスは1.14nHであるから、x=1/2として、
【0064】
【数27】
【0065】
の条件の下、k=1,2,3,4に対し、
【0066】
【数16】
【0067】
とする。
【0068】
第4eのステップ45では、第3のステップ13で設定した評価関数
【0069】
を最小化することにより、αLとβLを求め、
【0070】
【数28】
【0071】
とする。
【0072】
第4fのステップ46では、第4eのステップ45で求めたαLとβLによって与えられる回路定数を初期値として、第3のステップ13で設定した評価関数
【0073】
を最小化することにより回路定数を決定すると、(表2)のようになる。
【0074】
【表2】
【0075】
但し、単位はRL(k)はΩ、L(k)はHである。
【0076】
第4gのステップ47では、(数3)に示した評価関数
【0077】
を設定する。すなわち、
【0078】
【数29】
【0079】
【数30】
【0080】
但し、インピーダンスの実数部の精度の確保が特に難しいため、cX<<cZ<<cRとして、実数部の相対自乗誤差に大きな重み付けを与えることにした。
【0081】
第4hのステップ48では、第4aのステップ41から第4cのステップ43で求めた5段RCラダー回路と、第4dのステップ44から第4fのステップ46で求めた5段RLラダー回路を直列接続して、10段RCLラダー回路を形成する。
【0082】
第4iのステップ49では、第4hのステップ48で形成した10段RCLラダー回路の回路定数を、第4gのステップ47で設定した評価関数
【0083】
を最小化することにより決定し、(表3)のようになる。
【0084】
【表3】
【0085】
但し、単位はRC(k)とRL(k)はΩ、C(k)はF、L(k)はHである。
【0086】
以上導出した等価回路モデルを図5(a)に、インピーダンスの実数部の再現の様子を図5(b)に、容量の再現の様子を図5(c)にそれぞれ示す。等価回路モデルによるインピーダンスの再現精度は、全サンプリング周波数ポイントにおいて、相対誤差10%未満の高精度を確保している。
【0087】
【発明の効果】
本発明による、コンデンサの等価回路モデル導出方法と、この等価回路モデルを利用した回路シミュレーションによって、コンデンサを含む回路の動作を正確に予測することができるようになり、電子回路の設計効率化を図ることができるようになる。また、本発明の方法は、コンデンサだけでなく、抵抗やインダクタなどの受動部品にも適用可能である。
【図面の簡単な説明】
【図1】 本発明の一実施の形態によるコンデンサの等価回路モデル導出方法の処理の流れを示したフローチャート
【図2】 (a)同実施の形態における、コンデンサの等価回路モデルの回路形式の一例であるRCラダー回路図
(b)同RLラダー回路図
(c)同RCLラダー回路図
【図3】 (a)〜(e)他のコンデンサの等価回路モデルの回路形式の一例を示したRC回路図
(l)〜(p)同RL回路図
【図4】 図2に示したRCラダー回路、およびRLラダー回路と、RCLラダー回路の、回路定数ベクトルの決定方法の処理の流れを示したフローチャート
【図5】 (a)本実施の形態におけるタンタル固体電解コンデンサの等価回路モデルの例を示した図
(b)同インピーダンスの実数部の再現の様子を示した図
(c)同容量の再現の様子を示した図
【図6】 (a)従来方法における、タンタル固体電解コンデンサの等価回路モデルの一例としての3素子モデルを示した図
(b)同5素子モデルを示した図
(c)同インピーダンスの実数部の再現の様子を示した図
(d)同容量の再現の様子を示した図
Claims (12)
- 周波数領域でインピーダンスを示された受動素子の等価回路モデル導出方法において、
周波数に依存しない抵抗(R)、キャパシタンス(C)、インダクタンス(L)を用いて、時間領域でのシミュレーションが可能である、NC段のRCラダー回路とNL段のRLラダー回路を直列接続した(NC+NL)段のRCLラダー回路(NC+NLは自然数)から成る等価回路モデルを形成する第2のステップと、
前記第2のステップで形成した等価回路モデルのインピーダンスを、
を合成する第3のステップと、
前記
を、最小化して、回路定数ベクトル
を決定する第4のステップを備え、これらステップはコンピュータが実行するプログラムにより処理される、受動素子の等価回路モデル導出方法。 - 前記第4のステップにおいて、前記RCラダー回路および前記RLラダー回路の回路定数ベクトルを決定する際に、NC段RCラダー回路の、k段目の抵抗RC(k)とキャパシタンスC(k)を、
前記係数αCとβCのとるべき値を、前記第4aのステップで与えた値を初期値として、前記
を最小化して求める第4bのステップと、
前記RC(k)とC(k)のとるべき値を、前記第4bのステップで求めたαCとβCで決まる値を初期値として、前記
を最小化して求める第4cのステップによって、前記RCラダー回路の回路定数を決定すると共に、前記NL段RLラダー回路の、k段目の抵抗RL(k)とインダクタンスL(k)を、
を最小化して求める第4eのステップと、
前記RL(k)とL(k)のとるべき値を、前記第4eのステップで求めたαLとβLで決まる値を初期値として、前記
を最小化して求める第4fのステップを備え、前記RLラダー回路の回路定数を決定することを特徴とする、請求項2に記載の受動素子の等価回路モデル導出方法。 - 前記第4のステップにおいて、前記第4fのステップに引き続き、更に(数3)に示した前記評価関数
を設定する第4gのステップと、
前記第4aから前記第4cのステップで求めた前記RCラダー回路と、前記第4dから前記第4fのステップで求めた前記RLラダー回路を直列接続して、前記等価回路モデルであるRCLラダー回路を形成する第4hのステップと、
前記第4aから前記第4fのステップで求めた回路定数を初期値として、前記RCLラダー回路の回路定数を、前記評価関数
を最小化して決定する第4iのステップを備え、前記RCLラダー回路の回路定数を決定することを特徴とする、請求項4に記載の受動素子の等価回路モデル導出方法。 - 前記第4のステップにおいて、前記RCラダー回路の回路定数ベクトルを決定する際に、前記NC段のRCラダー回路の、k段目の抵抗RC(k)とキャパシタンスC(k)を、
前記係数αCとβCのとるべき値を、前記第4aのステップで与えた値を初期値として、前記
を最小化して求める第4bのステップと、
前記RC(k)とC(k)のとるべき値を、前記第4bのステップで求めたαCとβCで決まる値を初期値として、前記
を最小化して求める第4cのステップを備え、前記RCラダー回路の回路定数を決定することを特徴とする、請求項3に記載の受動素子の等価回路モデル導出方法。 - 前記第4のステップにおいて、前記RLラダー回路の回路定数ベクトルを決定する際に、NL段のRLラダー回路の、k段目の抵抗RL(k)とキャパシタンスL(k)を、
前記係数αLとβLのとるべき値を、第4dのステップで与えた値を初期値として、前記
を最小化して求める第4eのステップと、
前記RL(k)とL(k)のとるべき値を、前記第4eのステップで求めたαLとβCで決まる値を初期値として、前記
を最小化して求める第4fのステップを備え、前記RLラダー回路の回路定数を決定することを特徴とする、請求項4に記載の受動素子の等価回路モデル導出方法。 - 請求項1から請求項8のいずれか一つに記載の、受動素子の等価回路モデル導出方法に基づいて等価回路モデルを導出する機能を含むシミュレータ。
- 請求項1から請求項8のいずれか一つに記載の、受動素子の等価回路モデル導出方法に基づいて等価回路モデルを導出する機能を含むプログラムを記録した、コンピュータ読み取り可能な記憶媒体。
- 請求項1から請求項8のいずれか一つに記載の、受動素子の等価回路モデル導出方法に基づいて導出した受動素子の等価回路モデルを用いて、回路の周波数応答または時間応答を解析する機能を含むシミュレータ。
- 請求項1から請求項8のいずれか一つに記載の、受動素子の等価回路モデル導出方法に基づいて導出した受動素子の等価回路モデルを用いて、回路の周波数応答または時間応答を解析する機能を含むプログラムを記録した、コンピュータ読み取り可能な記録媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051801A JP4507421B2 (ja) | 2001-02-27 | 2001-02-27 | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 |
US10/258,700 US7266485B2 (en) | 2001-02-27 | 2002-02-20 | Method for making equivalent circuit model of passive element, simulator, and storage medium |
PCT/JP2002/001444 WO2002068972A1 (fr) | 2001-02-27 | 2002-02-20 | Procede de fabrication de modele de circuit equivalent d'un element passif, simulateur et support de stockage |
EP02700608A EP1312928A4 (en) | 2001-02-27 | 2002-02-20 | METHOD FOR PRODUCING A REPLACEMENT CIRCUIT MODEL OF A PASSIVE ELEMENT, SIMULATOR AND STORAGE MEDIUM |
TW091103458A TW544604B (en) | 2001-02-27 | 2002-02-26 | Derivation method of equivalent circuit model for passive element, simulator and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051801A JP4507421B2 (ja) | 2001-02-27 | 2001-02-27 | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002259482A JP2002259482A (ja) | 2002-09-13 |
JP4507421B2 true JP4507421B2 (ja) | 2010-07-21 |
Family
ID=18912531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001051801A Expired - Fee Related JP4507421B2 (ja) | 2001-02-27 | 2001-02-27 | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7266485B2 (ja) |
EP (1) | EP1312928A4 (ja) |
JP (1) | JP4507421B2 (ja) |
TW (1) | TW544604B (ja) |
WO (1) | WO2002068972A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4511272B2 (ja) * | 2004-07-28 | 2010-07-28 | 三洋電機株式会社 | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置 |
JP4383251B2 (ja) * | 2004-05-26 | 2009-12-16 | 三洋電機株式会社 | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 |
CN100401306C (zh) * | 2005-12-05 | 2008-07-09 | 华为技术有限公司 | 一种电容等效模型的建模装置和方法 |
JP5121757B2 (ja) * | 2009-03-02 | 2013-01-16 | 太陽誘電株式会社 | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 |
KR101158194B1 (ko) | 2010-04-01 | 2012-06-19 | 한양대학교 산학협력단 | 적층형 세라믹 캐패시터의 모델링 방법 |
JP5475563B2 (ja) | 2010-06-15 | 2014-04-16 | 太陽誘電株式会社 | 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 |
US8587628B2 (en) * | 2010-08-30 | 2013-11-19 | Oki Data Corporation | Driver apparatus, print head, and image forming apparatus |
JP5510853B2 (ja) | 2010-12-29 | 2014-06-04 | 株式会社村田製作所 | 等価回路モデル導出回路,等価回路モデル導出方法,プログラム及び記録媒体 |
EP2835749B1 (en) | 2012-04-04 | 2019-04-10 | Murata Manufacturing Co., Ltd. | Method for deriving capacitor equivalent circuit model |
JP5773101B2 (ja) | 2013-05-14 | 2015-09-02 | 株式会社村田製作所 | コンデンサのシミュレーション方法並びにコンデンサのシミュレーション装置およびその使用方法 |
WO2014185294A1 (ja) | 2013-05-14 | 2014-11-20 | 株式会社村田製作所 | インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル |
WO2015015910A1 (ja) | 2013-07-29 | 2015-02-05 | 株式会社村田製作所 | 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム |
JP6361171B2 (ja) * | 2014-03-05 | 2018-07-25 | Tdk株式会社 | 等価回路 |
CN117882079A (zh) * | 2021-09-06 | 2024-04-12 | 株式会社村田制作所 | 多端子电容器的等效电路模型创建方法、等效电路模型创建程序、存储有等效电路模型创建程序的存储介质、仿真方法以及仿真装置 |
KR20240035909A (ko) | 2021-09-06 | 2024-03-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 다단자 커패시터의 등가회로 모델 작성 방법, 등가회로 모델 작성 프로그램, 등가회로 모델 작성 프로그램을 기억한 기억 매체, 시뮬레이션 방법 및 시뮬레이션 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2965859A (en) * | 1959-02-27 | 1960-12-20 | Bell Telephone Labor Inc | Simulation network |
JPS63204162A (ja) * | 1987-02-18 | 1988-08-23 | Mitsubishi Electric Corp | 等価モデル定数の自動決定装置 |
JP2643629B2 (ja) * | 1991-04-04 | 1997-08-20 | 松下電器産業株式会社 | 演算方法 |
TW384577B (en) * | 1997-12-19 | 2000-03-11 | Hon Hai Prec Industies Co Ltd | Measurement method for equivalent circuits |
US6321169B1 (en) * | 1998-02-27 | 2001-11-20 | Taiyo Yuden Co., Ltd. | Equivalent circuit of inductance element, method of analyzing circuit constants, simulator, and record media |
-
2001
- 2001-02-27 JP JP2001051801A patent/JP4507421B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-20 WO PCT/JP2002/001444 patent/WO2002068972A1/ja active Application Filing
- 2002-02-20 EP EP02700608A patent/EP1312928A4/en not_active Withdrawn
- 2002-02-20 US US10/258,700 patent/US7266485B2/en not_active Expired - Lifetime
- 2002-02-26 TW TW091103458A patent/TW544604B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1312928A1 (en) | 2003-05-21 |
EP1312928A4 (en) | 2009-06-17 |
US7266485B2 (en) | 2007-09-04 |
TW544604B (en) | 2003-08-01 |
JP2002259482A (ja) | 2002-09-13 |
US20030173979A1 (en) | 2003-09-18 |
WO2002068972A1 (fr) | 2002-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507421B2 (ja) | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 | |
US6088523A (en) | Method and apparatus for simulating an electrical circuit design using approximate circuit element tapers | |
TWI454953B (zh) | 改良頻寬與靜電放電免疫能力之t線圈網路設計 | |
JP5773102B2 (ja) | インダクタのシミュレーション方法並びにインダクタのシミュレーション装置およびその使用方法 | |
US20090213558A1 (en) | Support method and apparatus for printed circuit board | |
JP2001256271A (ja) | 不要輻射解析方法および装置 | |
US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
US20030083856A1 (en) | Model analyzing method and apparatus, and storage medium | |
EP1313040A2 (en) | Method of deducing equivalent circuit and system for the same | |
US7356784B1 (en) | Integrated synthesis placement and routing for integrated circuits | |
US7596771B2 (en) | Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same | |
US20050267724A1 (en) | Record medium recording equivalent circuit model of electricity storage element, derivation program, record medium thereof, derivation apparatus, simulation program, record medium thereof, simulation apparatus, method of designing, method for conforming/nonconforming decision, and conforming/nonconforming decision apparatus | |
EP1107139A2 (en) | Power model for EMI simulation of semiconductor integrated circuit, method of designing the power model, computer program, and storage medium storing the same | |
JP2000511709A (ja) | 回路シミュレーション | |
US7110929B1 (en) | System and method of providing additional circuit analysis using simulation templates | |
Yildiz et al. | Variance-based iterative model order reduction of equivalent circuits for EMC analysis | |
JP2007207168A (ja) | Emiシミュレーションモデル、emiシミュレーションシステムと方法 | |
JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
JPH10240796A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 | |
JP4383251B2 (ja) | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 | |
US6701492B2 (en) | Method for the determination of resistances and capacitances of a circuit diagram, which represents an electrical circuit | |
JP2017068492A (ja) | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム | |
JP4511272B2 (ja) | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置 | |
US20060190229A1 (en) | Method of modeling a portion of an electrical circuit using a pole-zero approximation of an s-parameter transfer function of the circuit portion | |
WHALEN et al. | Computer-aided analysis of electronic circuits—The need to include parasitic elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4507421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |