JP2017068492A - 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム - Google Patents

半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム Download PDF

Info

Publication number
JP2017068492A
JP2017068492A JP2015192034A JP2015192034A JP2017068492A JP 2017068492 A JP2017068492 A JP 2017068492A JP 2015192034 A JP2015192034 A JP 2015192034A JP 2015192034 A JP2015192034 A JP 2015192034A JP 2017068492 A JP2017068492 A JP 2017068492A
Authority
JP
Japan
Prior art keywords
circuit
evaluation
circuit model
unnecessary radiation
countermeasure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015192034A
Other languages
English (en)
Other versions
JP6604802B2 (ja
Inventor
亮介 稲垣
Ryosuke Inagaki
亮介 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015192034A priority Critical patent/JP6604802B2/ja
Priority to US15/272,824 priority patent/US10255405B2/en
Publication of JP2017068492A publication Critical patent/JP2017068492A/ja
Application granted granted Critical
Publication of JP6604802B2 publication Critical patent/JP6604802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】EMC特性の検証に有用な設計支援ツールを提供する。【解決手段】評価対象のICの電源端子または出力端子に流れる過渡電流波形を計算するS102。続いてICを過渡電流波形を生成する電流源としてモデル化し、電流源と評価ボードの等価回路を接続して評価回路モデルを生成するS104。回路シミュレータにおいて、評価回路モデルの不要輻射を計算するS106。評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、評価ボードの等価回路の部分を修正するS108、S109。修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成するS110。対策回路モデルについて不要輻射を計算するS112。対策回路モデルの不要輻射の計算値が、規格値を下回るように、対策回路モデルを修正するS114、S116。【選択図】図2

Description

本発明は、不要輻射(EMI:Electromagnetic Interference)を検証するための設計支援装置に関する。
近年、半導体集積回路は省エネの傾向が強まり、多くのスイッチング技術が導入されてきた。その恩恵で、多機能・高性能な製品がバッテリで長時間動作するようになっている。しかしながらその回路動作特有の影響で、電磁両立性(EMC:Electromagnetic Compatibility)、とりわけEMIはきわめて悪化しているのが現状である。
特開2004−157889号公報
半導体集積回路のベンダーは、製品設計段階において、半導体集積回路のEMC特性を、規格値を満たすように注意深く検証することが要求される。しかしながらEMC特性とりわけ不要輻射を回路シミュレータにより精度よく予測することは困難であり、その検証には膨大な労力を要していた。
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、EMC特性の検証に有用な設計支援ツールの提供にある。
本発明のある態様は、半導体集積回路の設計支援装置に関する。設計支援装置は、シミュレーションによりあらかじめ計算された、評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形のデータを受ける入力部と、半導体集積回路を過渡電流波形を生成する電流源としてモデル化し、電流源と評価ボードの等価回路とを接続して評価回路モデルを生成する第1モデリング部と、評価回路モデルについて不要輻射を計算する第1計算部と、評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、評価ボードの等価回路の部分を修正する第1修正部と、修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成する第2モデリング部と、対策回路モデルについて不要輻射を計算する第2計算部と、対策回路モデルの不要輻射の計算値が、規格値を下回るように、追加回路を修正する第2修正部と、を備える。
この態様によると、第1修正部において、不要輻射の計算結果と測定値の誤差が小さくなるように、等価回路の部分を修正した上で、対策回路の不要輻射を計算することにより、対策回路の不要輻射の計算精度を高めることができ、不要輻射対策を容易化できる。
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、不要輻射対策を容易化できる。
EMC特性の評価ボードを模式的に示す図である。 実施の形態に係る不要輻射対策のフローチャートである。 評価回路モデルを示す回路図である。 対策回路モデルを示す回路図である。 図5(a)〜(d)は、追加回路の構成例を示す回路図である。 図6(a)〜(c)は、不要輻射のスペクトルを示す図である。 設計変更後のICの一例を示す回路図である。 実施の形態に係る設計支援装置のブロック図である。 EMC検証プログラムのブロック図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
不要輻射の概要を説明する。伝導エミッションの不要輻射に対する規格として、(i)半導体集積回路(LSIあるいはIC)単体の伝導エミッション、(ii)民生品を対象とするIEC 61967−4(150Ω/1Ω法)、CISPR22(Information technology equipment)、車載品を対象とするCISPR25(Vehicles, boats and internal combustion engines)などが策定されている。これらの規格では、LSIやICからの不要輻射について帯域毎の規格値が設けられている。
図1は、EMC特性の評価ボードを模式的に示す図である。評価対象の半導体集積回路(以下、ICという)100は、評価ボード102に実装される。IC100はその用途ごとにEMC規格の仕様が策定されており、ICベンダーは、仕様にしたがってIC100と評価ボード102を設計する。EMC特性の評価に際して評価ボード102には、電源104やスペクトルアナライザーなどの測定器106が接続される。そして規格で定められた手順にしたがいEMC特性を評価し、基準値を満たしているかを判定する。
そして測定値が基準値を満たしていなければ、IC100や評価ボード102を修正する。ベンダーは基準値を満たすまでこの作業を繰り返す。EMCが基準値を満たさなければ、IC100の大幅な設計変更を余儀なくされる場合もある。
こうしたEMC特性の評価、対策には膨大な労力を要する。以下では、EMC特性の対策方法および検証に有用な設計支援ツールについて説明する。
図2は、実施の形態に係る不要輻射対策のフローチャートである。図1の評価ボード102を用いて、IC100の不要輻射を実測する(S100)。
また評価対象のIC100の電源端子に流れる過渡電流波形IDDや出力端子に流れる過渡電流波形IOUTを計算する(S102)。以下の説明では、電源端子に流れる電流IDDとする。たとえば、回路の設計ツールによりIC100のネットリストを生成し、ネットリストを回路シミュレータに入力する。そして回路シミュレータの過渡解析機能を用い、電源端子に流れる過渡電流波形IDDなどを計算する。過渡電流波形IDDの計算には、たとえばCadence社のSpectre(登録商標)回路シミュレータなどが利用しうるが、特に限定されない。過渡電流波形IDDは、所定のファイル形式の波形計算データとして保存される。
続いて、回路シミュレータ上で、評価回路モデル200が生成される(S104)。図3は、評価回路モデル200を示す回路図である。この評価回路モデル200では、IC100が電流源202としてモデル化される。そして電流源202の出力電流として、過渡電流波形IDDの波形計算データを読み込む。そして電流源202と図1の評価ボード102上のEMC特性の評価回路204とが接続され、評価回路モデル200が生成される。EMC特性の評価回路204の中身は規格ごとに異なる。一例として図3の評価回路204は、伝導ミッションに関して規定されたIEC 61967−4規格に準拠したものであり、電圧源VS、インダクタL、およびいくつかの抵抗RおよびキャパシタCを含みうる。測定点206の電圧を測定し、そのスペクトルにもとづいて、EMC特性が評価される。
図2に戻る。回路シミュレータにおいて、評価回路モデル200について不要輻射を計算する(S106)。続いて、評価回路モデルの不要輻射の計算値が、不要輻射の測定値と比較してどの程度の誤差があるかが評価される(S108)。そして計算値と測定値の誤差が許容値より小さければ(S108のY)、評価回路モデル200は十分な精度を有するものと推定され、対策処理に移行する。計算値と測定値の誤差が許容値より大きければ(S108のN)、評価回路モデル200を修正する(S109)。具体的にはこのステップS109において、評価ボード102の評価回路204の部分を修正する。修正は、(1)IC周辺の回路素子の回路定数の変更、(2)評価ボード102の配線の寄生素子(等価直列抵抗ESRや等価直列インダクタンスESL)を追加してその回路定数を調節、などにより行われる。この修正後の評価回路モデル200について再度、不要輻射が計算される。この修正は、不要輻射の計算値と測定値との誤差が許容誤差に収まるまで繰り返される(S108)。
これまでのステップS100〜S109により、IC100と評価ボード102を含めた評価システム全体の計算精度が十分に高まっており、不要輻射のシミュレーションによる予測可能性は十分に高まっているといえる。続いてEMCの規格値を満たすように、回路シミュレータ上でEMC対策を講じる。
回路シミュレータ上で、対策回路モデル210が作成される(S110)。図4は、対策回路モデル210を示す回路図である。対策回路モデル210は、修正された評価回路モデル200に、少なくともひとつの回路素子を含む追加回路212を追加したものである。追加回路212の構成および追加の位置は特に限定されず、不要輻射を低減するために有効な回路構成とすればよい。たとえば追加回路212は、電流源202の出力端子(すなわちIC100の電源端子)と評価ボード102の測定点206の間に追加することが有効である。図5(a)〜(d)は、追加回路212の構成例を示す回路図である。図5(a)の追加回路212aは、バイパスコンデンサ(平滑キャパシタ)を含む。図5(b)の追加回路212bは、π型フィルタであり、2個のコンデンサC1,C2と、インダクタンス素子L1を含む。インダクタンス素子L1は、フェライトビーズやチョークコイルであってもよし、抵抗素子であってもよい。図5(c)の追加回路212cは、2段π型フィルタであり、図5(b)の追加回路212bに、1個のコンデンサC3と、インダクタンス素子L2を追加した構成となっている。その他、図5(d)に示すように追加回路212はインダクタンス素子L1,L2およびキャパシタC2を含むT型のフィルタ212dであってもよい。
対策回路モデル210を生成する際に、EMC対策に使用するチップ部品(C,L)のモデリングに関しては、チップ部品のベンダーが提供するSPICEモデル(回路定数、寄生素子など)あるいはSパラメータを
使用することができる。
図2に戻る。続いて対策回路モデル210について、不要輻射を計算する(S112)。そして計算した不要輻射が、規格で定められた規格値をクリアしているか否かが判定される(S114)。クリアしていれば(S114のY)、EMC対策は終了である。
クリアしていなければ(S114のN)、対策回路モデル210の回路定数を微調整し、あるいはその回路形式を変更し、対策回路モデル210を修正する(S116)。そして修正された対策回路モデル210について、不要輻射を計算し(S112)、不要輻射の計算値が、規格で定められた規格値をクリアしているか否かが再判定される(S114)。この修正は、最終的に規格値をクリアするまで繰り返される。
以上が実施の形態に係るEMC対策方法のフローである。図6(a)〜(c)は、不要輻射のスペクトルを示す図である。図6(a)には、(i)IC100と評価ボード102の組み合わせにおける不要輻射の測定値、(ii)評価回路モデル200の不要輻射の計算値、(iii)不要輻射の規格値が示される。図2のステップS100においてスペクトル(i)が取得され、ステップS106においてスペクトル(ii)が取得される。
そして、図6(b)に示すように、ステップS108、S109によって、評価回路モデル200の不要輻射の波形(iv)が、IC100の不要輻射の測定値(i)に十分近づけられる。そしてステップS112において対策回路モデル210の不要輻射の計算値(v)が計算され、ステップS114、S116において計算値(v)が規格値(iii)をクリアするように、追加回路212が修正される。
この対策方法によれば、追加回路212を追加する前の評価回路モデル200について、不要輻射の計算値と測定値の合わせ込みを行い、十分に計算精度、言い換えれば予測可能性が高まった後に、追加回路212を追加して対策後の回路の検証を行う。つまり計算値を一度、測定値と一致するように、寄生素子などの定数を最適化することにより、対策回路での計算予測値は、追加した部品だけの差分計算となるため、高い計算制度を得ることができる。
また測定値と計算値を一致させる際に使用した部品を、再度、対策回路に使用した場合は、その部品はすでに測定値と整合済みであるため、計算予測値の誤差が非常に小さくなる。具体的には、測定値と計算値の合わせ込みの際に、コンデンサ1個を用いた回路で一致させた場合(この時点ではEMC規格には適合していない)、対策回路としてこのコンデンサを、2個、3個と増やして回路を構成し、計算予測する場合に有効である。
追加回路212の部品点数は少なく、またそれを構成するチップ部品の回路モデル(パラメータ)は、高精度のものが部品ベンダーから提供されている。したがって、追加回路212の部分に関するシミュレーション精度も十分に高いと言える。このことから評価回路モデル200と追加回路212を含む対策回路モデル210全体についても、その不要輻射を高い精度で計算し、予測することができる。
その後、IC100の設計者は、最終的に規格値をクリアしたときの追加回路212を、IC100に反映させる。図7は、設計変更後のIC100の一例を示す回路図である。このIC100には、図5(b)の追加回路212bが反映されている。なお、図5(b)のキャパシタC1については、IC100の電源端子VDDに外付けすればよいため、必ずしもIC100に内蔵する必要はない。あるいは追加回路212の全部を、IC100に外付けするようにしてもよい。この場合、IC100のベンダーは、外付けすべき追加回路212の構成を仕様書に記載し、それに従ってプリント基板を設計するようにユーザに指示してもよい。
図8は、実施の形態に係る設計支援装置のブロック図である。設計支援装置300は、入力部302、第1モデリング部304、第1計算部306、第1修正部308、第2モデリング部310、第2計算部312、第2修正部314を備える。
入力部302は、あらかじめ回路シミュレータの過渡解析により計算された、評価対象のIC100の電源端子VDDに流れる過渡電流波形IDDのデータS1を受ける。入力部302は、またIC100の不要輻射の測定値のデータS2を受ける。
波形計算データS1は、第1モデリング部304に読み込まれ、評価回路モデル200が生成され、それを記述する第1回路データS3が生成される。不要輻射の実測データS2は、第1修正部308に読み込まれる。第1計算部306は、第1回路データS3にもとづき、評価回路モデル200の不要輻射を計算し、第1不要輻射データS4を生成する。
第1修正部308は、評価回路モデル200の不要輻射の計算値(第1不要輻射データ)S4が、測定値S2にもとづいて定められる誤差範囲に収まるように、評価ボードの評価回路204の部分を修正し、修正に関する第1修正データS5を第1モデリング部304に与える。第1モデリング部304は、第1修正データS5を第1回路データS3に反映させ、第1計算部306は、第1回路データS3について、不要輻射を再度計算する。ある量を、その目標値に近づけるために、任意のパラメータを調節するアルゴリズムは公知技術を用いればよく、特に限定されない。
第1修正部308による修正が完了すると、最終的な評価回路モデル200の回路データS6が、第2モデリング部310に入力される。第2モデリング部310は、評価回路モデル200の回路データS6に、追加回路212に相当する等価回路を追加して対策回路モデル210を生成し、対策回路モデル210を記述する第2回路データS7を生成する。第2計算部312は、第2回路データS7にもとづき、対策回路モデル210の不要輻射を計算し、第2不要輻射データS8を生成する。
第2修正部314は、対策回路モデル210の不要輻射の計算値(第2不要輻射データ)S8が、規格に応じた規格値をクリアするように、追加回路212を修正し、修正に関する第2修正データS9を第2モデリング部310に与える。第2モデリング部310は、第2修正データS9を第2回路データS7に反映させ、第2計算部312は、第2回路データS7について、不要輻射を再度計算する。
不要輻射の計算値が規格値をクリアすると、第2修正部314による修正が完了する。そのときの最終的な対策回路モデル210の回路データS10が、ファイルに書き込まれて保存され、あるいは表示装置に表示される。
図8の設計支援装置300は、コンピュータなどのハードウェア資源と、EMC検証プログラムの組み合わせで構成される。図9は、EMC検証プログラム400のブロック図である。検証プログラム400の一部は市販の回路シミュレータ402の機能をそのまま用いることができ、また市販の回路シミュレータ402が提供しない機能は、回路シミュレータ402のアドインプログラム(プラグインソフトウェア)404として、あるいは別個のソフトウェアとして新たに作成される。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
実施の形態では、電源電流や出力電流の過渡電流波形をシミュレーションにより計算したが、それに代えて実測したデータを用いてもよい。
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…IC、200…評価回路モデル、202…電流源、204…EMC特性の評価回路、210…対策回路モデル、212…追加回路、300…設計支援装置、302…入力部、304…第1モデリング部、306…第1計算部、308…第1修正部、310…第2モデリング部、312…第2計算部、314…第2修正部。

Claims (3)

  1. シミュレーションにより計算された、評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形のデータを受ける入力部と、
    前記半導体集積回路を前記過渡電流波形を生成する電流源としてモデル化し、前記電流源と評価ボードの等価回路とを接続して評価回路モデルを生成する第1モデリング部と、
    前記評価回路モデルについて不要輻射を計算する第1計算部と、
    前記評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記評価ボードの等価回路の部分を修正する第1修正部と、
    修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成する第2モデリング部と、
    前記対策回路モデルについて不要輻射を計算する第2計算部と、
    前記対策回路モデルの不要輻射の計算値が規格値を下回るように、前記追加回路を修正する第2修正部と、
    を備えることを特徴とする半導体集積回路の設計支援装置。
  2. 評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形を計算するステップと、
    前記半導体集積回路を前記過渡電流波形を生成する電流源としてモデル化し、前記電流源と評価ボードの等価回路とを接続して評価回路モデルを生成するステップと、
    回路シミュレータにおいて、前記評価回路モデルについて不要輻射を計算するステップと、
    前記評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記評価ボードの等価回路の部分を修正するステップと、
    修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成するステップと、
    前記対策回路モデルについて不要輻射を計算するステップと、
    前記対策回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記追加回路を修正するステップと、
    を備えることを特徴とする半導体集積回路の不要輻射の対策方法。
  3. コンピュータに、
    評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形の入力を受け付ける機能と、
    前記半導体集積回路を前記過渡電流波形を生成する電流源としてモデル化し、前記電流源と評価ボードの等価回路とを接続して評価回路モデルを生成する機能と、
    前記評価回路モデルについて不要輻射を計算する機能と、
    前記評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記評価ボードの等価回路の部分を修正する機能と、
    修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成する機能と、
    前記対策回路モデルについて不要輻射を計算する機能と、
    前記対策回路モデルの不要輻射の計算値が、規格値を下回るように、前記追加回路を修正する機能と、
    を実行させることを特徴とするコンピュータプログラム。
JP2015192034A 2015-09-29 2015-09-29 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム Active JP6604802B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015192034A JP6604802B2 (ja) 2015-09-29 2015-09-29 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム
US15/272,824 US10255405B2 (en) 2015-09-29 2016-09-22 Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015192034A JP6604802B2 (ja) 2015-09-29 2015-09-29 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2017068492A true JP2017068492A (ja) 2017-04-06
JP6604802B2 JP6604802B2 (ja) 2019-11-13

Family

ID=58407309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015192034A Active JP6604802B2 (ja) 2015-09-29 2015-09-29 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム

Country Status (2)

Country Link
US (1) US10255405B2 (ja)
JP (1) JP6604802B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157435A1 (ja) * 2022-02-16 2023-08-24 ローム株式会社 半導体集積回路の評価方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019212783A1 (de) * 2019-08-27 2021-03-04 Robert Bosch Gmbh Verfahren und Vorrichtung zum Bereitstellen eines Verhaltensmodells für die Simulation von elektromagnetischen Störemissionen einer elektrischen bzw. elektronischen Komponente

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988623B2 (ja) 2002-11-08 2007-10-10 株式会社日立製作所 電子回路特性解析コンピュータプログラム及び特性解析方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157435A1 (ja) * 2022-02-16 2023-08-24 ローム株式会社 半導体集積回路の評価方法

Also Published As

Publication number Publication date
US20170091373A1 (en) 2017-03-30
US10255405B2 (en) 2019-04-09
JP6604802B2 (ja) 2019-11-13

Similar Documents

Publication Publication Date Title
KR101610724B1 (ko) 반도체 레벨의 emi 허용 레벨 추정을 위한 시뮬레이션 장치 및 방법
CN110232207B (zh) 一种基于人工神经网络的电磁干扰滤波器设计方法
US20110270598A1 (en) Integrated Circuit Design and Simulation
US9563728B2 (en) Equivalent circuit model, program, and recording medium
KR101616036B1 (ko) 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
JP5121757B2 (ja) 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法
CN108959779B (zh) 基于电源噪声时域解析分析的去耦网络设计方法
JP2001256271A (ja) 不要輻射解析方法および装置
Min et al. Construction of broadband passive macromodels from frequency data for simulation of distributed interconnect networks
US20130138402A1 (en) Methods, Systems, and Computer-readable Media for Reference Impedance Adaptation in Electromagnetic Simulation and Modeling
US20030046045A1 (en) Method and apparatus for analysing and modeling of analog systems
JP6604802B2 (ja) 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム
US20180096088A1 (en) Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor
KR20020079320A (ko) Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램
CN111209654B (zh) 一种电源传输网络pdn频率阻抗测试系统及方法
Hackl et al. Python-LTSpice Framework for Multi-Objective EMC Filter Optimization
KR102028921B1 (ko) Ic 전류 추출 방법 및 그 장치
JP2007207168A (ja) Emiシミュレーションモデル、emiシミュレーションシステムと方法
US20140189621A1 (en) Apparatus and method for modeling controller of can bus simulator
Steinhorst et al. Equivalence checking of nonlinear analog circuits for hierarchical ams system verification
US20140074449A1 (en) Scalable power model calibration
US20030088393A1 (en) Automatic generation of reduced-size circuit models including inductive interaction
Ye et al. Exact time-domain second-order adjoint-sensitivity computation for linear circuit analysis and optimization
Goral et al. Power delivery network simulation methodology including integrated circuit behavior
Irino et al. SPICE simulation of power supply current from LSI on PCB with a behavioral model

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191015

R150 Certificate of patent or registration of utility model

Ref document number: 6604802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250