JP2017068492A - 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム - Google Patents
半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム Download PDFInfo
- Publication number
- JP2017068492A JP2017068492A JP2015192034A JP2015192034A JP2017068492A JP 2017068492 A JP2017068492 A JP 2017068492A JP 2015192034 A JP2015192034 A JP 2015192034A JP 2015192034 A JP2015192034 A JP 2015192034A JP 2017068492 A JP2017068492 A JP 2017068492A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- evaluation
- circuit model
- unnecessary radiation
- countermeasure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
使用することができる。
Claims (3)
- シミュレーションにより計算された、評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形のデータを受ける入力部と、
前記半導体集積回路を前記過渡電流波形を生成する電流源としてモデル化し、前記電流源と評価ボードの等価回路とを接続して評価回路モデルを生成する第1モデリング部と、
前記評価回路モデルについて不要輻射を計算する第1計算部と、
前記評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記評価ボードの等価回路の部分を修正する第1修正部と、
修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成する第2モデリング部と、
前記対策回路モデルについて不要輻射を計算する第2計算部と、
前記対策回路モデルの不要輻射の計算値が規格値を下回るように、前記追加回路を修正する第2修正部と、
を備えることを特徴とする半導体集積回路の設計支援装置。 - 評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形を計算するステップと、
前記半導体集積回路を前記過渡電流波形を生成する電流源としてモデル化し、前記電流源と評価ボードの等価回路とを接続して評価回路モデルを生成するステップと、
回路シミュレータにおいて、前記評価回路モデルについて不要輻射を計算するステップと、
前記評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記評価ボードの等価回路の部分を修正するステップと、
修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成するステップと、
前記対策回路モデルについて不要輻射を計算するステップと、
前記対策回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記追加回路を修正するステップと、
を備えることを特徴とする半導体集積回路の不要輻射の対策方法。 - コンピュータに、
評価対象の半導体集積回路の電源端子または出力端子に流れる過渡電流波形の入力を受け付ける機能と、
前記半導体集積回路を前記過渡電流波形を生成する電流源としてモデル化し、前記電流源と評価ボードの等価回路とを接続して評価回路モデルを生成する機能と、
前記評価回路モデルについて不要輻射を計算する機能と、
前記評価回路モデルの不要輻射の計算値とその測定値との誤差が、許容値より小さくなるように、前記評価ボードの等価回路の部分を修正する機能と、
修正された評価回路モデルに少なくともひとつの回路素子を含む追加回路を追加して対策回路モデルを生成する機能と、
前記対策回路モデルについて不要輻射を計算する機能と、
前記対策回路モデルの不要輻射の計算値が、規格値を下回るように、前記追加回路を修正する機能と、
を実行させることを特徴とするコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015192034A JP6604802B2 (ja) | 2015-09-29 | 2015-09-29 | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム |
US15/272,824 US10255405B2 (en) | 2015-09-29 | 2016-09-22 | Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015192034A JP6604802B2 (ja) | 2015-09-29 | 2015-09-29 | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017068492A true JP2017068492A (ja) | 2017-04-06 |
JP6604802B2 JP6604802B2 (ja) | 2019-11-13 |
Family
ID=58407309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015192034A Active JP6604802B2 (ja) | 2015-09-29 | 2015-09-29 | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10255405B2 (ja) |
JP (1) | JP6604802B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157435A1 (ja) * | 2022-02-16 | 2023-08-24 | ローム株式会社 | 半導体集積回路の評価方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019212783A1 (de) * | 2019-08-27 | 2021-03-04 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Bereitstellen eines Verhaltensmodells für die Simulation von elektromagnetischen Störemissionen einer elektrischen bzw. elektronischen Komponente |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3988623B2 (ja) | 2002-11-08 | 2007-10-10 | 株式会社日立製作所 | 電子回路特性解析コンピュータプログラム及び特性解析方法 |
-
2015
- 2015-09-29 JP JP2015192034A patent/JP6604802B2/ja active Active
-
2016
- 2016-09-22 US US15/272,824 patent/US10255405B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157435A1 (ja) * | 2022-02-16 | 2023-08-24 | ローム株式会社 | 半導体集積回路の評価方法 |
Also Published As
Publication number | Publication date |
---|---|
US20170091373A1 (en) | 2017-03-30 |
US10255405B2 (en) | 2019-04-09 |
JP6604802B2 (ja) | 2019-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101610724B1 (ko) | 반도체 레벨의 emi 허용 레벨 추정을 위한 시뮬레이션 장치 및 방법 | |
CN110232207B (zh) | 一种基于人工神经网络的电磁干扰滤波器设计方法 | |
US20110270598A1 (en) | Integrated Circuit Design and Simulation | |
US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
KR101616036B1 (ko) | 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델 | |
JP5121757B2 (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
CN108959779B (zh) | 基于电源噪声时域解析分析的去耦网络设计方法 | |
JP2001256271A (ja) | 不要輻射解析方法および装置 | |
Min et al. | Construction of broadband passive macromodels from frequency data for simulation of distributed interconnect networks | |
US20130138402A1 (en) | Methods, Systems, and Computer-readable Media for Reference Impedance Adaptation in Electromagnetic Simulation and Modeling | |
US20030046045A1 (en) | Method and apparatus for analysing and modeling of analog systems | |
JP6604802B2 (ja) | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム | |
US20180096088A1 (en) | Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor | |
KR20020079320A (ko) | Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램 | |
CN111209654B (zh) | 一种电源传输网络pdn频率阻抗测试系统及方法 | |
Hackl et al. | Python-LTSpice Framework for Multi-Objective EMC Filter Optimization | |
KR102028921B1 (ko) | Ic 전류 추출 방법 및 그 장치 | |
JP2007207168A (ja) | Emiシミュレーションモデル、emiシミュレーションシステムと方法 | |
US20140189621A1 (en) | Apparatus and method for modeling controller of can bus simulator | |
Steinhorst et al. | Equivalence checking of nonlinear analog circuits for hierarchical ams system verification | |
US20140074449A1 (en) | Scalable power model calibration | |
US20030088393A1 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
Ye et al. | Exact time-domain second-order adjoint-sensitivity computation for linear circuit analysis and optimization | |
Goral et al. | Power delivery network simulation methodology including integrated circuit behavior | |
Irino et al. | SPICE simulation of power supply current from LSI on PCB with a behavioral model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6604802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |