KR102028921B1

KR102028921B1 - Ｉｃ 전류 추출 방법 및 그 장치

Info

Publication number: KR102028921B1
Application number: KR1020130013673A
Authority: KR
Inventors: 임상호; 이상호; 고채옥; 심종완; 천정남
Original assignee: 삼성전자주식회사
Priority date: 2013-02-07
Filing date: 2013-02-07
Publication date: 2019-10-08
Also published as: KR20140100680A; US20140222360A1; US10401397B2

Abstract

기판상에 구비된 IC의 전류를 추출하는 IC 전류 추출 방법이 개시된다. 이 IC 전류 추출 방법은, 상기 IC의 입력 단자로부터 가장 인접한 노드에서 측정된 측정 전압을 이용하여 전달 함수값을 생성하는 단계와, 상기 생성한 전달 함수값을 역고속 푸리에 변환 함수에 대입하여 IC 전압을 추출하는 단계 및 추출된 IC 전압을 시간 도메인(Time-Domain)에서의 시뮬레이션을 통해 IC 전류를 추출하는 단계를 포함한다.

Description

ＩＣ 전류 추출 방법 및 그 장치{DEVICE FOR MEASURING INTEGRATED CIRCUIT CURRENT AND METHOD FOR MEASURING INTEGRATED CIRCUIT CURRENT USING THE DEVICE}

본 발명은 IC 전류 추출 방법 및 그 장치에 관한 것으로서, 효율적인 PDN(Power Distribution Network: PDN)을 설계하기 위한 IC 전류 추출 방법 및 그 장치에 관한 것이다.

최근 인쇄회로기판(Printed Circuit Board: PCB)에 실장된 직접 회로(Integrated Circuit: IC)들은 낮은 동작전압(Voltage), 높은 동작 주파수(Frequency), 높은 소모전력(Power)에서 동작하도록 개발되고 있는 추세이다. 이에 따라 최근에 개발되고 있는 IC들은 매우 큰 전류를 소모한다.

이러한 IC들의 소모 전류의 증가는 전원을 공급하는 PDN(Power Distribution Network)의 인덕턴스(Inductance)에 의한 전압 노이즈(Voltage Noise: V_noise)의 발생을 의미하는 것이다. 상기 전압 노이즈(V_noise)는 아래의 수학식 1로 나타낼 수 있다.

한편, <수학식 1>에 의하여 발생한 전압 노이즈(V_noise)는 해당 IC의 안정적인 동작 오류를 발생시킬 뿐만 아니라 PDN(Power Distribution Network)을 통해 전파되어 인접한 다른 IC에 악영향을 미친다. 또한 기기 외부로 방사되어 EMI(Electromagnetic Interference) 문제를 유발한다. 따라서 전압 노이즈(V_noise)를 억제할 수 있는 PDN의 설계는 매우 중요하다.

이러한 전압 노이즈(V_noise)를 고려한 PDN 설계를 위해서는 무엇보다도 IC 전류 정보를 획득하는 것이 필수적이다. 왜냐하면, 위의 수학식 1로부터 알 수 있듯이 IC 전류(

)는 전압 노이즈(V_noise)의 소스(source)역할을 하기 때문이다.

정확한 IC 전류를 고려하지 않은 PDN 설계는 불필요한 디커플링 커패시터(De-coupling capacitor)를 많이 사용하여 과도한 설계(Over-design)가 될 가능성이 크다. 또한 시스템 성능을 평가하는 PI(Power Integrity), SI(Signal Integrity), EMI 시뮬레이션 수행 시 부정확한 값을 도출하게 된다. 이에 따라 정확한 IC 전류 정보를 획득하기 위한 많은 선행연구와 노력이 있었으며 현재도 활발한 연구가 진행되고 있다.

기존의 IC 전류 정보를 획득하는 방법에 (1) IC의 SPICE(Simulation Program with Integrated Circuit Emphasis) 모델정보를 이용하는 방법, (2) 보드(Board) 상의 벌크(bulk) 및 디커플링 커패시터의 설계 위치에서의 전류 측정 방법 그리고 (3) IC 내부에 전류 프로브를 삽입하는 방법이 있다.

(1) IC의 SPICE 모델정보를 이용하는 방법은 IC의 SPICE 모델정보를 이용하여 IC 전류 정보를 획득하는 방법이다. 즉, IC의 SPICE 모델정보를 확보할 수 있다면 Sentinel 시뮬레이션 툴의 CPM(Chip Power Model)을 이용하여 IC 전류 정보를 획득할 수 있다. 이는 DC 대역부터 수 GHz대역의 주파수 범위에서 IC 전류 정보를 추출할 수 있으며, 이를 이용하여 IC, IC를 포함하는 패키지(Package) 및 IC와 패키지를 포함하는 PCB 전체를 고려한 시스템 시뮬레이션이 가능하다. 하지만 실제 PCB 디자이너 입장에서는 기술 유출 문제 등으로 IC의 SPICE 정보를 획득하는 것은 매우 어렵다. 설령 IC 벤더의 도움으로 IC 전류 정보를 얻을지라도 매우 제한적인 환경에서 IC 전류값을 얻게 된다. 따라서 다양한 동작상황 및 환경을 고려한 IC 전류 정보를 얻기 위해 보드(Board) 상에서 측정한 값을 대체하기도 한다.

(2) 보드(Board) 상의 벌크(bulk) 및 디커플링 커패시터의 설계 위치에서의 IC 전류를 측정하는 방법은 마그네틱 루프 프로브(magnetic loop probe)를 이용하여 IC 전류를 획득하는 방법이다. 즉, 마그네틱 루프 프로브(magnetic loop probe)를 이용하여 디커플링 커패시터 및 벌크 커패시터 자리에서 측정한 전류값을 IC 전류로 가정한 것이다.

한편, IC 전류는 다양한 전류 성분을 포함하며, 각 전류 성분은 서로 다른 주파수 성분으로 이루어진다. 따라서, IC 전류는 다양한 주파수 값들의 조합으로 이루어진다.

도 1은 IC 전류의 주파수 분포를 보여주는 그래프이다.

도 1을 참조하면, 주파수 범위에 따라서 IC에 전류를 공급하는 커패시터는 각각의 SRF(Self Resonance Frequency)에 의해 결정된다. 즉, 수백 MHz 이상의 주파수 범위(

영역)에 해당하는 IC 전류는 IC 내부에 존재하는 ODC(On-Die Capacitance)에 의해 제공되는 전류(

)이고, 수 MHz~ 수백 MHz 사이의 주파수 범위(

영역)에 해당하는 IC 전류는 디커플링 커패시터에 의해 제공되는 전류(

)이다. 그리고, 수 MHz 이하의 주파수 범위(

영역)에 해당하는 IC 전류는 벌크 커패시터 및 전압 조정 모듈(Voltage Regulation Module: VRM)에 의해 제공되는 전류(

)이다. 따라서 디커플링 커패시터 및 벌크 커패시터 위에서 측정된 전류는 IC의 해당 주파수 범위에서의 전류가 된다. 하지만 이 방법으로는 ODC(On-Die Capacitance)에서 제공되는 IC 전류 성분을 확인할 수 없는 단점이 있다. 또한 PDN이 폭이 좁은 Trace로 구성되고, 디커플링 커패시터 및 벌크 커패시터의 개수가 적을 때는 해당 전류 측정이 가능하지만 PDN이 Plane으로 구성되어 있으며 같은 용량의 다수 커패시터가 밀집되어 있는 상황에서는 다수의 전류 프로브로(current probe) 같은 용량의 커패시터 위에서 동시에 측정을 해야하기 때문에 이 방법을 적용하기 어려운 단점이 있다.

반면 (3) IC 내부에 전류 프로브(current probe)를 삽입하는 방법은 IC 내부에 전류 프로브(current probe)를 삽입하여 마그네틱 커플링(magnetic coupling) 방식을 이용한 IC 전류를 측정하는 방법이다. 이 방법을 이용하면, ODC(On-Die Capacitance)에 의해서 제공되는 전류 성분도 추출할 수 있다. 이전 방법들 (1), (2)의 간소화된 전류측정 모델링에 비해 매우 정확한 정보를 제공하는 장점이 있다. 하지만 이 방법 (3)을 사용하기 위해서는 측정하고자 하는 IC의 내부에 항상 전류 프로브를 삽입해야 하기 때문에 공간 및 비용 효율적인 측면에서 단점을 가진다.

본 발명의 다양한 실시예들은 다양한 동작상황 및 환경에서도 IC 전류 정보를 획득하고, ODC(On-Die Capacitance)에 의해 제공되는 IC 전류 성분의 추출이 가능한 IC 전류 추출 방법을 제공하는 것이다.

본 발명의 다양한 실시예들은 다양한 동작상황 및 환경에서도 IC 전류 정보를 획득하고, ODC(On-Die Capacitance)에 의해 제공되는 IC 전류 성분의 추출이 가능한 IC 전류 추출 장치를 제공하는 것이다.

본 발명의 일면에 따른 IC 전류 추출 방법은, 상기 IC의 입력 단자로부터 가장 인접한 노드에서 측정된 측정 전압을 이용하여 전달 함수 값을 생성하는 단계와, 상기 생성한 전달 함수 값을 역고속 푸리에 변환 함수에 대입하여 IC 전압을 추출하는 단계 및 추출된 IC 전압을 시간 도메인(Time-Domain)에서의 시뮬레이션을 통해 IC 전류를 추출하는 단계를 포함한다.

본 발명의 다른 일면에 따른 IC 전류 추출 장치는, 상기 IC의 입력 단자로부터 가장 인접한 노드 전압을 이용하여 전달 함수값을 생성하는 전달함수 생성부와, 상기 생성한 전달 함수값을 역 고속 푸리에 변환하여 IC 전압을 추출하는 IC 전압 추출부 및 상기 추출된 IC 전압을 시간 도메인(Time-Domain)에서의 시뮬레이션을 통해 IC 전류를 추출하는 IC 전류 추출부를 포함한다.

본 발명에 의하면, 보드(Board 또는 인쇄회로기판) 수준의 전압 측정을 통해 정확한 IC 전류를 추출함으로써, 다양한 동작 상황에서의 IC 전류를 정확히 획득할 수 있으며, IC 내부에 전류 프로브를 삽입할 필요가 없으므로, 공간 및 비용효율성이 뛰어나다.

더 나아가, 전압 노이즈의 소스(source)가 되는 IC 전류 정보를 정확히 획득함으로써, 효율적인 PDN 설계로 원가절감을 이룰 수 있다.

또한, 본 발명에 따라 획득한 IC 전류 정보를 데이터베이스화하면, 동일한 IC를 사용하는 타 모델 제품의 사전 분석 및 사전 최적화가 가능하여 제품생산 주기를 단축할 수 있다.

또한 본 발명의 IC 전류 추출 및 PDN 설계 최적화 wizard로 구현 가능하며, 이를 회로 및 PCB 시뮬레이션 툴(Tool) 업체에 판매 가능하다.

도 1은 IC 전류의 주파수 분포를 보여주는 그래프이다.
도 2는 본 발명의 일실시 예에 따른 시스템 구성을 보여주는 구성도이다.
도 3은 도 2에 도시된 IC 전류 측정기의 내부 구성을 개략적으로 보여주는 블록도이다.
도 4는 도 2에 도시된 IC 전류 측정기를 이용한 IC 전류 추출 방법을 보여주는 흐름도이다.
도 5는 도 1에 도시된 시스템에 적용되는 PDN 모델의 등가 회로도이다.
도 6은 도 5에 도시된 PDN 모델의 등가 회로도에서 무시 가능한 파라미터(Cpkg 및 Cpcb)를 제거한 간략화된 등가 회로도로서, 디커플링 커패시터의 존재 여부에 따라 전류 흐름을 도시한 것이다.
도 7은 S-parameter에 기반한 전달 함수를 설명하기 위한 도면이다.
도 8은 시간 도메인에 기반한 전달 함수를 설명하기 위한 도면이다.
도 9는 프로브 잡음을 고려하지 않은 경우, IC 전압이 과도하게 계산되는 이유를 설명하기 위한 그래프이다.
도 10은 IC 전류를 추출하기 위한 시간 도메인에서의 시뮬레이션을 보여주는 도면이다.
도 11은 디커플링 커패시터의 최적화를 위한 시간 도메인에서의 시뮬레이션을 보여주는 도면이다.
도 12는 VRM, PDN, IC (패키지 및 다이) 및 9개의 디커플링 커패시터들이 설계된 1.2V 코어 회로이다.
도 13은 도 12의 PDN 임피던스를 보여주는 그래프이다.
도 14는 오실로스코프 프로브 잡음 레벨이 0.05mV인 경우에서 전달 함수(T-TF)에 기반한 시간 도메인 시뮬레이션 결과와 본 발명에서 제안한 새로운 전달 함수(NEW-TF)에 기반한 시뮬레이션 결과를 비교한 그래프이다.
도 15는 추출된 IC 전류의 시간 도메인상에서의 파형도이다.
도 16의 (a)는 9개의 디커플링 커패시터가 제거되었을 때의 비교 결과를 나타내고, 도 16의 (b)는 어떤 디커플링 커패시터도 제거되지 않았을 때의 비교 결과를 나타낸 도면이다.
도 17은 디커플링 커패시터의 수에 관한 예측 Vpp 퍼센티지와 측정 Vpp 퍼센티지를 비교한 그래프이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는 적절하게 설명된다면 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
정확한 IC 전류에 대한 정보를 획득하는 것은 PDN 설계를 위한 주요 요인이다. 이에 본 발명에서는 PDN 설계자가 상세한 IC 데이터가 확보할 수 없을 때, 보드 상에서 측정된 전압을 사용하는 정확한 IC 전류 측정(IC 전류 추출 또는 IC 전류 계산) 방법이 제안된다. 여기서, 상기 측정된 전압(또는 측정된 전압의 파형)은 보드(board) 상의 커패시터들을 제거한 후에 IC에서 가장 근접한 디커플링 커패시터 위치에서 측정된다. 또한 본 발명에서는 측정된 전압 및 프로브 잡음 효과를 반영하는 새로운 전달 함수를 제안하고, 제안된 새로운 전달 함수를 이용하여 정확한 IC 전류를 계산하는 방법이 제안된다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 대해 상세히 설명하기로 한다.

도 2는 본 발명의 일실시 예에 따른 시스템 구성을 보여주는 구성도이다.

도 2를 참조하면, 본 발명의 일실시 예에 따른 시스템(300)은 정확한 IC 전류 정보를 획득하기 위해, 설계자가 IC 전류를 획득하고자 하는 해당 IC가 구비된 보드(110)와 상기 IC의 IC 전류를 획득하기 위해 상기 보드 상의 측정지점(또는, 노드)의 측정 전압을 측정하 IC 전류 측정기(200)를 포함한다.

상기 보드(110) 상에는 상기 IC에 일정한 전압을 제공하는 전압 조정 모듈 (112) (Voltage Regulation Module: VRM), 상기 VRM(112)으로부터의 전압을 입력받아서 동작하는 IC(114) 및 상기 VRM(112)과 상기 IC(114)를 전기적으로 연결하는 전압 경로(116: power trace)가 구비된다.

상기 전압 경로(116) 상에는 전압 노이즈를 필터링하는 벌크 커패시터(C1)(bulk capacitor), 디-커플링 커패시터(C2)(De-coupling capacitor) 등 다수의 커패시터가 병렬적으로 구성될 수 있다.

IC 전류 측정기(200)는 보드(110) 상의 특정 측정 지점에서의 측정된 전압(

)을 입력받아서 정확한 IC 전류를 측정(추출 또는 계산)하는 구성으로서, 상기 측정된 전압(

)은 IC(114)의 전압 입력 단자에 가장 인접한 측정 지점에서 측정된 전압(

)으로서, 상기 측정 지점(MP: Measuring Point)은 상기 IC의 전압 입력 단자에 가장 인접한 디커플링 커패시터(C2)의 위치(MP: Measuring Point)임을 특징으로 한다. 이때, 상기 측정 지점(MP)에서 측정된 전압(

)은 상기 디커플링 커패시터(C2)가 제거된 상태에서 측정된 전압인 점을 유의해야 한다. 이에 대해서는 아래에서 상세히 설명하기로 한다.

IC 전류 측정기(200)는 프로브 헤드(212)와 프로브 케이블(214)을 통해 상기 측정된 전압(

)을 입력받아서, 정확한 IC 전류 값을 추출한다.

도 3은 도 2에 도시된 IC 전류 측정기의 내부 구성을 개략적으로 보여주는 블록도이다.

도 3을 참조하면, IC 전류 측정기(200)는 입력부(210), 전달 함수(Transfer Function: TF) 생성부(220), IC 전압 추출부(230) 및 IC 전류 추출부(240)를 포함한다.

입력부(210)는 보드(110) 상에서 제거된 디커플링 커패시터들 중 IC(114)의 입력단자에 가장 근접한 디커플링 커패시터(C2) 위치에서 측정된 전압(

)을 입력받는 구성으로서, 도 1에 도시된 프로브 헤드(212)와 프로브 케이블(214)를 포함하는 프로브를 포함한다.

TF 생성부(220)는 상기 입력부(210)를 통해 상기 측정된 전압(

)을 전달받고, 이를 이용하여 전달 함수(TF)를 생성한다. 여기서, TF 생성부(220)는 측정 지점(MP)에서의 측정 과정에서 발생하는 프로브 잡음을 보상하기 위해 프로브 잡음 레벨을 반영한 새로운 전달 함수(New-TF)를 생성하는 것을 특징으로 한다. 이에 대해서는 아래에서 상세히 설명하기로 한다.

IC 전압 추출부(230)는 상기 TF 생성부(220)를 통해 전달 함수(TF)를 전달받고, 이를 이용하여 IC 전압을 추출하는 구성으로서, 상기 전달 함수(TF)를 역고속 푸리에 변환 함수에 대입하여 상기 IC 전압을 추출한다.

IC 전류 추출부(240)는 상기 IC 전압 추출부(230)에 의해 추출된 IC 전압을 전달받고 이를 시간 도메인(Time-Domain)에서의 시뮬레이션을 통해 IC 전류를 획득한다.

이하, 도 2에 도시된 IC 전류 측정기를 이용한 IC 전류 추출 방법에 대해 상세히 설명하기로 한다.

도 4는 도 2에 도시된 IC 전류 측정기를 이용한 IC 전류 추출 방법을 보여주는 흐름도이다.

도 4를 참조하면, 먼저, 과정 S401에서는, 보드(board) 상의 커패시터들을 제거한 후에 IC에서 가장 근접한 디커플링 커패시터 위치(또는 노드(node))에서 전압(보드의 측정 전압)을 측정하는 과정이 수행된다.

과정 S403은 IC의 ODC(On-Die Capacitance)/ODR(ON-Die Resistance)를 측정하는 과정이다. 과정 S403은 낮은 임피던스를 측정할 수 있는 2-Port 션트 스루(Shunt-Thru) 방법으로 회로망 분석기(Network Analyzer)를 이용하여 측정할 수 있다. 이러한 IC의 ODC/ODR의 측정 과정은 아래의 문헌들 [1], [2]에서 상세히 기술하고 있다. 따라서, 이에 대한 구체적인 설명은 생략하기로 한다.

[1] L. D. Smith , S. Sun , M. Sarmiento , Z. Li and K. Chandrasekar , "On-Die Capacitance Measurements in the Frequency and Time Domains ," Presented at the DesignCon 2011, Santa Clara , CA .

[2] Application note , " Evaluating DC - DC Converters and PDN with the E5061B LF - RF Network Analyzer ," Agilent Technologies , Inc ., Sep .2012.

과정 S405에서는 상용 Tool을 이용하여 획득한 보드 및 패키지 캐드 데이터(Package CAD data)를 이용하여 S-Parameter를 추출하는 과정이 수행된다.

과정 S407에서는, 상기 과정들(S401, S403 및 S405)에서 각각 획득된 보드 측정 전압, IC의 ODC/ODR 및 S-파라미터(Parameter)를 이용하여 전달 함수를 생성하고, 생성된 전달함수을 이용하여 IC 전압을 추출하는 과정이 수행된다.

과정 S409에서는, 추출된 IC 전압을 이용하여 시간 도메인서의 시뮬레이션을 통해 정확한 IC 전류를 추출하는 과정이 수행된다.

과정 S411에서는, 추출된 IC 전류를 이용하여 해당 보드의 전압을 추출(예측)하고, 과정 S415에서, 전압 잡음 리플 레벨에 따라 상기 해당 보드의 PDN 설계를 최적화하게 된다. 과정 S413에서는, 과정 S413과 유사하게 추출된 IC 전류를 이용하여 타 보드의 전압을 추출(예측)하고, 과정 S417에서, 전압 잡음 리플 레벨에 따라 상기 타 보드의 PDN 설계를 최적화하게 된다.

이하, 도 4의 과정들 중 주요 과정들(S401, S407, S409)에 대해 상세히 설명하기로 한다.

도 5는 도 1에 도시된 시스템에 적용되는 PDN 모델의 등가 회로도이다.

도 5를 참조하면, 보드 및 패키지의 S-파라미터를 획득할 수 있으면, ODC, ODR, Rvrm 및 Lvrm의 수동 부품은 과정 S403의 션트 스루 방법에 의해 결정될 수 있다. 따라서, 도 5에서 유일한 미지의 변수는 본 발명의 제안된 방법에 의해 추출되는 IC 전류이다.

- 도 4의 과정 S401 에서의 보드의 전압 측정

보드의 전압이 측정될 때, 2개의 중요한 조건이 존재한다. 첫 번째, 전압 측정은 최악의 IC 전류를 획득하기 위해 IC가 최악의 동작에 있을 때 수행될 필요가 있다. 두 번째, 측정은 커패시터가 제거된 후에 IC로부터 가장 근접한 디커플링 커패시터 위치에서 수행되어야 한다. 측정 지점(도 1 및 도 5의 MP)과 IC 사이의 거리가 근접할수록, 보드의 인덕턴스는 낮아진다. 측정 지점(도 1 및 도 5의 MP)에서 디커플링 커패시터를 제거함으로써, IC 전압 파형과 유사한 전압 파형이 획득될 수 있다.

도 6은 도 5에 도시된 PDN 모델의 등가 회로도에서 무시 가능한 파라미터(Cpkg 및 Cpcb)를 제거한 간략화된 등가 회로도로서, 디커플링 커패시터의 존재 여부에 따라 전류 흐름을 도시한 것이다. 도 6의 (a)는 디커플링 커패시터가 존재하는 경우의 등가 회로도이고, (b)는 디커플링 커패시터가 제거된 경우의 등가 회로도를 나타낸다.

디커플링 커패시터가 존재하는 경우(도 6의 (a)의 경우), Zdie의 전류(i₁) 및 Zpkg의 전류(i₂)는 아래의 수학식 2와 같이 표현될 수 있다:

디커플링 커패시터가 제거된 경우(도 6의 (b)의 경우), Zdie 전류(i'₁) 및 Zpkg의 전류(i'₂)는 키르히호프 전류 법칙에 따라 아래의 수학식 3과 같이 표현될 수 있다.

다이(die) 위치와 디커플링 커패시터 위치 사이의 전압 차를 형성하는 Zpkg의 전류를 주의 깊게 살펴보면, i₂ 및 i'₂의 분자항은 동일하지만, i'₂의 분모항은 i₂의 분모항보다 크다. 그러므로, Zpkg의 전류는 커패시터가 제거될 때 감소된다. 이로부터 IC 전압 파형과 유사한 전압 파형을 획득할 수 있음을 알 수 있다.

그럼에도, 패키지 수동 부품(Rpkg, Cpkg, 및 Lpkg)으로 인해, 작은 전압 차는 여전히 남아 있으며, 이 작은 전압 차는 본 발명에서 제안하는 전달 함수로 보상될 수 있다. 이에 대해서는 아래에서 상세히 설명하기로 한다.

- 도 4의 과정 S407 및 과정 S409 에서의 IC 전압 추출 및 IC 전류 추출

도 7은 S-파라미터에 기반한 전달 함수를 설명하기 위한 도면이다.

도 7을 참조하면, 소스(Source) 및 부하(Load)의 반사 계수(Γ_s, Γ_L)의 경우, S-파라미터에 기반한 입력 대 출력 전달 함수(S-parameter input-to-output Transfer Function: STF)는 아래의 수학식 4로 표현될 수 있다.

도 8은 시간 도메인에 기반한 전달 함수를 설명하기 위한 도면이다.

도 8을 참조하면, 입력 소스로서 보드의 측정된 전압을 사용하면, 시간 도메인(time domain) 기반 전달 함수(TTF: Time domain Transfer Function)는, 도 4(b)에 도시된 바와 같이, 하기 <수학식 5>와 같이 표현될 수 있다.

그러면, 도 4의 과정 S407의 IC 전압(V_die)은 아래의 수학식 6에 의해 계산될 수 있다.

그러나, 상술한 전달 함수들(STF, TTF)은 측정시에 항상 포함되는 프로브 잡음을 고려할 수 없다. 프로브 잡음을 제거하지 않으면, IC 전압(v_die)이 과도하게 계산될 여지가 있다.

도 9는 프로브 잡음을 고려하지 않은 경우, IC 전압이 과도하게 계산되는 이유를 설명하기 위한 그래프이다.

도 9의 (a)에 도시된 바와 같이, 시간 도메인(Time-Domain) 시뮬레이션 결과에 대한 주파수 데이터를 살펴보면, 고주파 부분(A)에서 Vout(f)값이 Vin(f) 값에 비하여 상대적으로 많이 작은 것을 볼 수 있다. 따라서, 도 9의 (b)에 도시된 바와 같이, TTF 값을 이용하여 IC 전압을 추출할 때 고주파 성분이 과도하게 보상될 수 있다. 또한 특정 주파수에서는 IC의 ODC/ODR, 보드(Board) 및 패키지(Package)의 S-파라미터에 의한 직렬공진에 의해 Vout(f)값이 Vin(f)에 비해 매우 크게 나타나는 부분도 존재한다.

이에, 본 발명에서는 프로브 잡음 제거하기 위해, 아래의 표 1과 같은 새로운 전달 함수(NEWTF)를 제안한다.

조건 1	조건 2
Vin(f) >　Vout(f)	Vin(f) >　PNL	Vout(f)/Vin(f)
Vin(f) >　Vout(f)	Vin(f) ≤ PNL	1
Vin(f) ≤ Vout(f)	Vout(f) >　PNL	Vout(f)/Vin(f)
Vin(f) ≤ Vout(f)	Vout(f) ≤ PNL	1

여기서, V_in(f) = FFT[V_in(t)]이고, V_out(f) = FFT[V_OUT(t)]이고, PNL: Probe Noise Level이다.

제안한 새로운 전달 함수(NEWTF)에서는, 조건별로 Vin(f) 및 Vout(f) 값이 측정 시 포함되는 프로브 노이즈 레벨보다 작은 값을 가질 때는 전달함수를 1로 정의하고, 프로브 노이즈 레벨보다 큰 경우, TTF를 적용하는 것이다.

하지만 추출하고자 하는 IC 전류의 주파수 범위가 저주파에 해당하며, 직렬공진에 의한 영향이 미비하다면 STF 및 TTF의 사용도 무방하다. 이렇게 획득한 전달 함수(STF 또는 TTF 또는 NEWTF)를 이용하여 아래의 수학식 7에 따라 IC 전압을 계산할 수 있게 된다. 아래의 수학식 7은 새로운 전달 함수에 다른 IC 전압을 계산한 수학식이다. 따라서, STF 또는 TTF를 이용한 IC 전압 계산은 아래의 수학식 7에서 분모를 형성하는 NEWTF 대신 STF 또는 TTF를 대입하면 된다.

그러면, 도 4의 과정 S409의 정확한 IC 전류는 도 9에 도시된 바와 같이 시간 도메인 시뮬레이션에 의해 추출된다. 도 10은 IC 전류를 추출하기 위한 시간 도메인상의 시뮬레이션을 보여주는 도면이다.

디커플링 커패시터의 최적화는 도 11에 도시된 바와 같이 시뮬레이션을 통해서 전압 잡음 리플 레벨에 따라 가능하다.

이하, 본 발명에서 제안하는 IC 전류 추출 방법을 검증한다.

도 12는 VRM, PDN, IC (패키지 및 다이) 및 9개의 디커플링 커패시터들이 설계된 1.2V 코어 회로이다.

도 12을 참조하면, 본 발명에서 제안한 IC 전류 추출 방법을 검증하기 위해, 준비된 1.2V 코어 회로에서는 VRM, PDN, IC (패키지 및 다이)가 탑 레이어 및 이너 레이어(Top and inner Layer)에 설계되고, 9개의 디커플링 커패시터들이 바텀 레이어(Bottom layer)에 설계된다. 9개의 디커플링 커패시터들 중 IC의 입력단자로부터 가장 인접한 하나의 디커플링 커패시터가 도시된 바와 같이 측정 지점(Measurement Point)으로 설정된다.

본 명세서는 1.2V 코어 회로의 IC 전류를 추출했고, 디커플링 커패시터 위치에서 시뮬레이션된 전압 정보와 측정된 정보를 비교했다. 상세한 결과는 다음과 같다.

본 명세서는 IC의 입력단자로부터 가장 인접한 하나의 디커플링 커패시터를 제거한 후에, 네트워크 분석기를 사용하여 션트 스루(Shunt-Thru) 방법을 통해 측정 지점에서 VRM 모델 및 IC 모델을 포함하는 PDN 임피던스를 측정하였다. 네크워크 분석기는 Agilent E5061B를 이용했다.

본 명세서는 PCB 및 패키지의 S-파라미터를 획득할 수 있으므로, 도 5에 도시되어 있는 수동 부품(ODC, ODR, Rvrm 및 Lvrm)은 곡선 접합 방법(curve-fitting method)에 의해 계산될 수 있다.

도 13은 도 12의 PDN 임피던스의 계산 결과를 보여주는 그래프로서, 관련된 수동 부품은 다음과 같다. ODC = 25nF, ODR = 80mO, Rvrm = 52 mO 및 Lvrm = 110nH. 이로써, 완전한 PDN 모델이 준비될 수 있다.

그 다음, 보드의 전압 파형은 디지털 오실로스코프(Tektronix DSA70404C)를 사용하여 최악의 경우 하에 동일한 위치에서 측정되었다. 이후, IC 전압 데이터는 상기 수학식 7에 의해 결정되었다.

도 14는 오실로스코프 프로브 잡음 레벨이 0.05mV인 경우에서 전달 함수(TTF)에 기반한 시간 도메인 시뮬레이션 결과와 본 발명에서 제안한 새로운 전달 함수(NEW-TF)에 기반한 시뮬레이션 결과를 비교한 그래프이다.

도 14를 참조하면, 본 발명에서 제안한 새로운 전달 함수(NEW-TF)에 의해 프로브 잡음 레벨이 현저하게 감소 되었음을 알 수 있다.

마지막으로 IC 전류는 도 9에 도시되어 있는 시간 도메인 시뮬레이션을 통해서 계산된다. 이후, 추출된 IC 전류의 시간 도메인 파형이 도 15에 나타난다.

본 명세서는 도 10의 소스로서 추출된 IC 전류를 사용하여, 주파수 도메인에서 시뮬레이션된 전압 데이터와 측정된 데이터를 비교했다.

도 16의 (a)는 9개의 디커플링 커패시터가 제거되었을 때의 비교 결과를 나타내고, 도 16의 (b)는 어떤 디커플링 커패시터도 제거되지 않았을 때의 비교 결과를 나타낸 도면이다.

도 16의 (a)를 참조하면, 9개의 디커플링 커패시터들이 제거된 경우, 시뮬레이션된 전압 스펙트럼은 측정된 결과와 우수한 일치를 보이고 있음을 확인할 수 있다.

도 16의 (b)를 참조하면, 9개의 디커플링 커패시터들을 제거하지 않은 경우, 9개의 디커플링 커패시터에 의해 동일한 잡음 억제 영역을 확인할 수 있었다.

아래의 표 2는 디커플링 커패시터의 수에 따른 전압 피크 투 피크(Vpp) 데이터 비교를 나타낸다. 예측된(시뮬레이션된) Vpp 및 측정된 Vpp는 디커플링 커패시터의 수가 증가할 때 감소되고, 결과는 10mV 미만의 에러와 양호한 일치를 보이고 있다.

100nF Decpa 개수	예측 Vpp (mV)	측정 Vpp (mV)	예측 Vpp (%)	측정 Vpp (%)	△Vpp (mV)	△Vpp (%)
0	165	162	13.8	13.5	3	0.3
1	79	80	6.6	6.7	-1	-0.1
2	60	66	5.0	5.5	-6	-0.5
3	52	54	4.3	4.5	-2	-0.2
4	48	56	4.0	4.7	-8	-0.7
5	44	52	3.7	4.3	-8	-0.6
6	41	52	3.4	4.3	-11	-0.9
7	39	44	3.3	3.7	-5	-0.4
8	37	46	3.1	3.8	-9	-0.7
9	35	42	2.9	3.5	-7	-0.6

* 예측된 데이터와 측정된 데이터 사이의 시간 도메인에서의 상관을 검증하기 위해, 상기 표 2는 동일한 시간에서의 데이터 측정 어려움으로 인해 시간 도메인 파형 대신에 전압 리플의 크기와 시뮬레이션된 크기를 비교한 것이다.

도 17은 디커플링 커패시터의 수에 관한 예측 Vpp 퍼센티지와 측정 Vpp 퍼센티지를 비교한 그래프이다.

도 17을 참조하면, 1% 미만의 차이를 보이고 있다. 이 결과는 제안된 정확한 IC 전류 추출 방법을 입증하기에 충분하다.

이상, 상세한 IC 데이터를 확보할 수 없는 경우, 본 발명에서 제안하는 보드 상의 특정 지점에서 측정된 전압을 이용하여 정확한 IC 전류를 추출하는 방법을 설명했다. 상기 특정 지점으로서, 본 발명에서는 커패시터가 제거된 후에 IC에 가장 근접한 디커플링 커패시터 위치에서 측정된 전압 파형을 사용했다.

또한 본 발명에서는 프로브 잡음 효과를 반영한 새로운 입력 대 출력 전달 함수를 제안했고, 제안된 새로운 전달 함수에 의해, 정확한 IC 전압의 획득이 가능함을 알 수 있었다.

또한 본 발명에서는 정확한 IC 전류는 마지막으로 IC 전압 파형 및 보드의 PDN 정보를 사용하여 추출되었다. 제안된 방법은 소스로서 추출된 IC 전류를 사용하는 시뮬레이션된 전압 정보와 1.2V 코어 회로의 실제 측정된 전압 정보를 비교함으로써 입증하였다.

또한 본 발명에서는 표 2 및 도 17을 통해 주파수 도메인에서 2개의 결과 사이의 우수한 일치를 증명했고 10mV 미만의 Vpp 차이를 확인할 수 있었다. 이로부터 본 발명에서 제안한 IC 추출 방법은 PDN 설계 및 최적화에 유용하게 사용될 수 있다. 예컨대, 추출된 IC 전류를 이용하여 해당 보드의 전압을 예측하여, 전압 리플을 기준으로 해당 보드의 PDN 설계를 최적화할 수 있다. 또한 추출된 IC 전류를 이용하여 동일 IC를 사용하는 타 보드의 전압을 예측하여, 전압 리플을 기준으로 해당 보드의 PDN 설계를 최적화할 수 있다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

IC(Integrated Circuit)가 구비된 기판과 전기적으로 연결된 IC 전류 추출 장치를 이용한 IC 전류 추출 방법에 있어서,
상기 IC의 입력 단자로부터 가장 인접한 디커플링 커패시터의 위치를 측정 지점으로 설정하는 단계;
상기 IC의 입력 단자로부터 가장 인접한 디커플링 커패시터를 포함한 디커플링 커패시터들을 제거한 이후에, 상기 측정 지점에서 전압을 측정하는 단계;
상기 측정된 전압을 입력 전압으로 설정하는 단계;
상기 IC의 ODC(On-Die Capacitance)와 ODR(On-Die Resistance) 및 상기 기판의 S-파라미터(parameter) 정보를 이용하여 출력 전압을 생성하는 단계:
상기 입력 전압과 상기 출력 전압을 이용하여 전달 함수값을 생성하며, 상기 전달 함수값은 상기 측정 전압에 포함될 노이즈 레벨에 기초하여 정의된 전달 함수에 의하여 생성되는 단계;
상기 생성한 전달 함수값을 역고속 푸리에 변환 함수에 대입하여 IC 전압을 추출하는 단계; 및
상기 추출된 IC 전압을 시간 도메인(Time-Domain)에서의 시뮬레이션을 통해 IC 전류를 추출하는 단계를 포함하는 IC 전류 추출 방법.
제1항에 있어서, 상기 전달 함수 값은,
상기 입력 전압과 상기 출력 전압이 상기 노이즈 레벨보다 클 때, 상기 입력 전압 대 상기 출력 전압의 비율로 생성되는 IC 전류 추출 방법.
제1항에 있어서, 상기 IC의 상기 ODC와 상기 ODR은,
2-포트 션트 스루(2-Port Shunt-Thru) 방법에 의해 측정되는 IC 전류 추출 방법.
제1항에 있어서, 상기 전달 함수값은,
제1, 제2 및 제3 전달 함수값 중 어느 하나이고,
상기 제1 전달 함수 값은,
소스 및 부하 간의 반사 계수를 이용한 S-파라미터(parameter) 정보에 기반한 전달 함수 값으로 정의되고,
상기 제2 전달 함수 값은,
시간 도메인에 기반한 전달 함수값으로 정의되고,
상기 제3 전달 함수값은,
기 설정된 조건에 따라 상기 제2 전달 함수값 및 "1" 중 어느 하나로 정의되는 IC 전류 추출 방법.
제4항에 있어서, 상기 기 설정된 조건은,
상기 입력 전압과 상기 출력 전압을 비교하는 제1 조건;
상기 입력 전압 또는 상기 출력 전압을 기 설정된 프로브 노이즈 레벨과 비교하는 제2 조건을 포함하고,
상기 프로브 노이즈 레벨은,
프로브를 이용하여 상기 노드에서 상기 측정 전압을 측정하는 과정에서 발생하는 노이즈인 IC 전류 추출 방법.
제5항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 크고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 큰 경우, 상기 제2 전달 함수 값으로 정의되는 IC 전류 추출 방법.
제5항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 크고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 작거나 같은 경우, "1" 로 정의되는 IC 전류 추출 방법.
제5항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 작거나 같고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 큰 경우, 상기 제2 전달 함수 값으로 정의되는 IC 전류 추출 방법.
제5항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 작거나 같고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 작거나 같은 경우, "1"로 정의되는 IC 전류 추출 방법.
제1항에 있어서, 상기 추출된 IC 전류를 데이터베이스화하는 단계를 더 포함하는 IC 전류 추출 방법.
기판상에 구비된 IC(Integrated Circuit) 전류를 추출하기 위한 IC 전류 추출 장치에 있어서,
상기 IC 전류 추출 장치는 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는,
상기 IC의 입력 단자로부터 가장 인접한 디커플링 커패시터의 위치를 측정 지점으로 설정하고,
상기 IC의 입력 단자로부터 가장 인접한 디커플링 커패시터를 포함한 디커플링 커패시터들을 제거한 이후에, 상기 측정 지점에서 전압을 측정하고,
상기 측정된 전압을 입력 전압으로 설정하고,
상기 IC의 ODC(On-Die Capacitance)와 ODR(On-Die Resistance) 및 상기 기판의 S-파라미터(parameter) 정보를 이용하여 출력 전압을 생성하고,
상기 입력 전압과 상기 출력 전압을 이용하여 전달 함수값을 생성하며, 상기 전달 함수값은 상기 측정 전압에 포함될 노이즈 레벨에 기초하여 정의된 전달 함수에 의하여 생성되고,
상기 생성한 전달 함수값을 역고속 푸리에 변환 함수에 대입하여 IC 전압을 추출하고,
상기 추출된 IC 전압을 시간 도메인(Time-Domain)에서의 시뮬레이션을 통해 IC 전류를 추출함을 특징으로 하는 IC 전류 추출 장치.
제11항에 있어서, 상기 전달 함수 값은,
상기 입력 전압과 상기 출력 전압이 상기 노이즈 레벨보다 클 때, 상기 입력 전압 대 상기 출력 전압의 비율로 생성되는 IC 전류 추출 장치.
제11항에 있어서, 상기 IC의 상기 ODC와 상기 ODR은,
2-포트 션트 스루(2-Port Shunt-Thru) 방법에 의해 측정되는 IC 전류 추출 장치.
제11항에 있어서, 상기 전달 함수값은,
제1, 제2 및 제3 전달 함수값 중 어느 하나이고,
상기 제1 전달 함수 값은,
소스 및 부하 간의 반사 계수를 이용한 S-파라미터(parameter) 정보에 기반한 전달 함수 값으로 정의되고,
상기 제2 전달 함수 값은,
시간 도메인에 기반한 전달 함수값으로 정의되고,
상기 제3 전달 함수값은,
기 설정된 조건에 따라 상기 제2 전달 함수값 및 "1" 중 어느 하나로 정의되는 IC 전류 추출 장치.
제14항에 있어서, 상기 기 설정된 조건은,
상기 입력 전압과 상기 출력 전압을 비교하는 제1 조건;
상기 입력 전압 또는 상기 출력 전압을 기 설정된 프로브 노이즈 레벨과 비교하는 제2 조건을 포함하고,
상기 프로브 노이즈 레벨은,
프로브를 이용하여 상기 노드에서 상기 측정 전압을 측정하는 과정에서 발생하는 노이즈인 IC 전류 추출 장치.
제15항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 크고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 큰 경우, 상기 제2 전달 함수 값으로 정의되는 IC 전류 추출 장치.
제15항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 크고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 작거나 같은 경우, "1" 로 정의되는 IC 전류 추출 장치.
제15항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 작거나 같고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 큰 경우, 상기 제2 전달 함수 값으로 정의되는 IC 전류 추출 장치.
제15항에 있어서, 상기 제3 전달 함수값은,
상기 입력 전압이 상기 출력전압보다 작거나 같고, 상기 입력전압이 상기 프로브 노이즈 레벨보다 작거나 같은 경우, "1"로 정의되는 IC 전류 추출 장치.
제11항에 있어서, 상기 추출된 IC 전류를 데이터베이스화하는 단계를 더 포함하는 IC 전류 추출 장치.