JP2000511709A - 回路シミュレーション - Google Patents

Abstract

(57)【要約】 薄膜受動回路構成要素のＩＣ（集積回路）の電磁気的挙動をシミュレートするシミュレータおよびその動作は、簡単な等価モデルを使用し、コンピュータ処理時間を最小限にすると同時に、受動集積ＩＣにおいて生じる、エネルギー損失と、異なった膜厚、導電率および誘電特性とにも係わらず、良好なモデル精度を保持する。この手順は、前記ＩＣの導体パターン（１，２）の表面の幾何学的モデルを形成するステップと、前記幾何学的モデルにおける幾何学的要素の部分集合である主幾何学的要素に各々が中心を置いた位置間の電場結合および磁場結合に関する値でマクスウェル方程式の行列表現を形成するステップと、前記方程式の行列係数の値を、前記主幾何学的要素と１対１の対応を有する主ノード（Ｉ，ＩＩ；●）を経て相互接続されたサブ回路による前記パターンに対する等価回路モデルのアドミッタンス行列表現の係数に関連付けるステップとを含む。前記受動集積ＩＣに対する等価回路モデルのこれらの主ノード（Ｉ，ＩＩ；●）間のサブ回路は、電場の寄与をモデル化するキャパシタ（Ｃ_hc）を含む第１ブランチと、磁場の寄与を共にモデル化するキャパシタ（Ｃ_hl）と直列のインダクタ（Ｌ_hl）を含む第２ブランチと、前記電場および磁場のエネルギー損失への寄与をモデル化する少なくとも１つの抵抗（Ｒ_hgl、または、Ｒ_hgおよびＲ_hl）を含む少なくとも１つの他のブランチとの並列ブランチの組を具え、前記エネルギー損失が前記ＩＣの誘電性材料（３，１０，１１）および導電性材料（１，２）において生じる。

Description

【発明の詳細な説明】 回路シミュレーション 本発明は、導電体パターンの電磁気的挙動をシミュレートするシミュレータに 関係する。本発明は、このようなシミュレータを回路の設計において動作する方 法と、このようなシミュレータを具える装置を設計することにも関係する。本発 明は、受動回路構成要素の集積回路のコンピュータ支援設計（ＣＡＤ）に使用で きるシミュレータを提供する。本発明は、さらに、このようなシミュレータを使 用して、またはこのような方法によって設計された回路にも関係する。 「電磁気適合性（Electromagnetic Compatibility）１９９３」２１３ないし ２１８ページにおける第１０回国際チューリッヒシンポジウムの刊行文書におけ る、アール・ドゥ・クロウクス（R du Cloux）他による論文「ＦＡＳＴＥＲＩＸ 、ＰＣＢシミュレーションの環境」は、導電体パターンの電磁気的挙動を、 −前記パターンの表面の幾何学的モデルを形成するステップと、 −前記幾何学的モデルにおける幾何学的要素の部分集合である主幾何学的要素 に各々が中心を置いた位置間の電場結合および磁場結合に関する値でマクスウェ ル方程式の行列表現を形成するステップと、 −前記方程式の行列係数の値を、前記主幾何学的要素と１対１の対応を有する 主ノードを経て相互接続されたサブ回路による前記パターンに対する等価回路モ デルのアドミッタンス行列表現の係数に関連付けるステップとを含むプロセスに よってシミュレートするシミュレータを開示している。 この形式のシミュレータは、ここでは、減少等価回路モデル形式を意味するＲ ＥＣ形式のものとして設計される。プリント回路板（ＰＣＢ）をシミュレートす るＲＥＣ形式シミュレータの特別な例および用途は、この１９９３年のチューリ ッヒシンポジウム文書と、フィリップスジャーナルオブリサーチ、Ｖｏｌ．４８ 、Ｎｏｓ １−２、１９９４年の９ないし３５ページにおけるアール・エフ・ミ ルソム（R F Milsom）他による論文「ＰＣＢ用減少等価回路モデル」と、「電磁 気適合性（Electromagnetic Compatibility）１９９５」１８５ないし１９０ペ ー ジにおける第１１回国際チューリッヒシンポジウムの刊行文書における、アール ・ドゥ・クロウクス（R du Cloux）他による論文「ＥＭＣシミュレーションおよ び測定」と、欧州特許出願公開明細書第０６１５２０４号（およびそれに相当す る米国特許明細書０８／２０７，５３１号）とに開示されている。これら３つの 論文および欧州特許出願公開明細書第０６１５２０４号の内容全体は、参考資料 としてここに含まれる。前記ＲＥＣ形式シミュレータは、きわめてより少数の主 幾何学的要素（および主ノード）にランクが厳密に対応するアドミッタンス行列 に関連付けることによって、幾何学的要素の数に対応するサイズの導体パターン の等価回路モデルを減少することを基礎としている。主幾何学的要素の最小の可 能な組を選択し、前記主要素の中心の物理的な位置が、導電経路に沿って測定し た短絡電気長のみによって分割されるという規準を満たす。この分割は、前記回 路の最高動作周波数に対応する波長（λｍｉｎ）の一部（代表的に、１／１０程 度）である。代表的に、（モバイル電話におけるような）前記動作周波数におけ る波長程度以下の大きさのＰＣＢレイアウトをシミュレートするのに使用した場 合、コンピュータ処理時間において５桁の有効な減少を、この減少等価回路モデ ルを使用することによって、モデル精度のいかなる低下もなく得ることができる 。 欧州特許出願公開明細書第０６１５２０４号および前記３つの論文に記載のＲ ＥＣ形式シミュレータの実施形態は、一様な誘電率の絶縁基板上または内におけ る１枚以上の層上にあってもよい一様な導電率および厚さの１つ以上の導体パタ ーンを有し、前記導体パターンおよび誘電性基板における電磁エネルギー損失が 少ないＰＣＢレイアウトに好適である。このようなＲＥＣシミュレータパッケー ジは、オランダ国アインドーフェンのフィリップス エレクトロニクス エヌ． ヴィ．の製造部門および関連会社から、「ＦＡＳＴＥＲＩＸ」という商標の下で 利用可能である。しかしながら、ＲＥＣ形式シミュレータの現在のＦＡＳＴＥＲ ＩＸ（商標）における標準モデルは、薄膜受動回路構成要素を有する集積回路（ すなわちＩＣ）である、いわゆる「受動集積ＩＣ」のシミュレートに直接使用し た場合、きわめて不正確である。この不正確さの主な理由は、エネルギー損失が ＰＣＢにおけるより多く、損失メカニズムが異なっており、層の厚さがきわめて より広範囲に異なることである。 受動集積ＩＣの特別な例は、ＰＣＴ国際公開ＷＯ９６／２７２１０、ＷＯ９５ ／０５６７８およびＷＯ９４／２０９８８と、エレクトロニック（Ｅｌｅｋｔｒ ｏｎｉｋ）２／１９９５の５０ないし５６ページにおける論文「スタンププリン トによる受動結線（Passive Schaltungen per Stempeldruck）」とにおいて開示 されている。これらの特許出願およびこの論文の内容全体は、参考資料としてこ こに含まれる。 本発明の目的は、受動集積ＩＣの電磁気的挙動のシミュレートにおいて相当の 精度を達成し、したがって、受動集積ＩＣの設計に利用可能なＲＥＣ形式シミュ レータの莫大な能力を得るために、これらのモデル化問題を回避および軽減する ことである。 本発明の一態様によれば、導電体パターンの電磁気的挙動をシミュレートする ＲＥＣ形式のシミュレータにおいて、前記パターンが薄膜受動回路構成要素の集 積回路の一部を形成し、前記集積回路の等価回路モデルの各サブ回路が、 −電場の寄与をモデル化するキャパシタを含む第１ブランチと、 −磁場の寄与を共にモデル化するキャパシタと直列のインダクタを含む第２ブ ランチと、 −前記電場および磁場のエネルギー損失への寄与をモデル化する少なくとも１ つの抵抗を含む少なくとも１つの他のブランチとの並列ブランチの組を具え、前 記エネルギー損失が前記集積回路の誘電性材料および導電性材料において生じる ことを特徴とする、ＲＥＣ形式シミュレータが提供される。 前記等価回路モデルを形成する）前記サブ回路のフルセットは、この集積回路 の全体における前記電磁場を正確にモデル化する。 本発明の他の態様によれば、導電体パターンの電磁気的挙動をシミュレートす るＲＥＣ形式シミュレータを動作する方法において、前記シミュレーションを薄 膜受動回路構成要素の集積回路に対して行い、前記パターンが前記集積回路の一 部を形成し、前記集積回路の等価回路モデルの各サブ回路が、 −電場の寄与をモデル化するキャパシタを含む第１ブランチと、 −磁場の寄与を共にモデル化するキャパシタと直列のインダクタを含む第２ブ ランチと、 −前記電場および磁場のエネルギー損失への寄与をモデル化する少なくとも１ つの抵抗を含む少なくとも１つの他のブランチとの並列ブランチの組を具え、前 記エネルギー損失が前記集積回路の誘電性材料および導電性材料において生じる ことを特徴とする、ＲＥＣ形式シミュレータを動作する方法が提供される。 このように、本発明は、その構成要素を、前記ＩＣプロセスの特性における局 所的な変化を正確に反映するように変更することができる、前記等価回路モデル を構成する異なったサブ回路を提供する。主ノード位置を適切に選択し、これら の構成要素値を変更することによって、本発明は、従来のサブ回路モデルを受動 集積ＩＣの電磁気的挙動のシミュレーションに用いた場合に生じるモデル化問題 を回避および軽減し、その結果、受動集積ＩＣのシミュレートにおいて達成すべ き相当の精度が可能になり、したがって、受動集積ＩＣの設計に利用可能なＲＥ Ｃ形式シミュレータの莫大な能力を得る。 本発明の種々の好適な特徴を、特に、薄膜抵抗、薄膜キャパシタおよび薄膜イ ンダクタに関して、従属する請求の範囲において説明する。 本発明によるこれらおよび他の特徴と、これらの利点とを、添付した図面の参 照と共に、ここでは例として記載すべきである本発明の実施形態において特に説 明する。 図１は、薄膜回路構成要素の製造に使用される種々の薄膜を示す、受動集積Ｉ Ｃの一部を通る断面図である。 図２は、その電磁気的挙動のシミュレーションに使用されるＢＥＭメッシュお よび「スーパーノード」位置を示す、受動集積ＩＣの一例のレイアウトの平面図 である。 図３は、ＲＥＣ形式シミュレータ動作を説明するフローチャートである。 図４は、本発明による図３のＲＥＣ形式シミュレータ動作における受動集積Ｉ Ｃの動的等価回路モデルのサブ回路に使用される並列ブランチモデルの回路図で ある。 図５は、図２の受動集積ＩＣの上部導体パターンの平面図であり、ユーザ供給 「スーパーノード」を示す。 図６は、図２の受動集積ＩＣの下部導体パターンの平面図であり、ユーザ供給 「スーパーノード」を示す。 図７は、本発明を使用するシミュレーション結果（破線曲線）と比較して測定 した散乱パラメータＳ₁₁の大きさ（連続曲線）のグラフである。 図８は、本発明を使用するシミュレーション（破線曲線）と比較して測定され たＳ₁₁の位相（連続曲線）のグラフである。 図９は、本発明を使用するシミュレーション（破線曲線）と比較して測定され たＳ₂₁の大きさ（連続曲線）のグラフである。 図１０は、本発明を使用するシミュレーション（破線曲線）と比較して測定さ れたＳ₂₁の位相（連続曲線）のグラフである。 図１１は、本発明を使用するシミュレーション（破線曲線）と比較して測定さ れたＳ₂₂の大きさ（連続曲線）のグラフである。 図１２は、本発明を使用するシミュレーション（破線曲線）と比較して測定さ れたＳ₂₂の位相（連続曲線）のグラフである。 図１３は、標準ＦＡＳＴＥＲＩＸ（商標）ブランチモデルの回路図である。 図１４は、本発明によるシミュレータを具える設計装置の基礎としての代表的 なコンピュータハードウェアを示す。 図１５は、式（６）、（７）、（９）および（１０）のより大きい縮尺におけ る写しである。 図１、２、５および６は図式的であり、一定の割合で描いていないことに注意 すべきである。これらの図のパーツの相対的な大きさおよび比率を、製図におけ る明瞭さおよび便利さのために、サイズにおいて誇張または縮小して示した。一 般的に、同じ参照符を、異なった実施形態における対応するまたは類似した特徴 を示すために使用した。 受動集積は、受動構成要素に最適化した半導体依存プロセスである。抵抗、キ ャパシタおよびインダクタを、（モノリシックシリコン）能動ＩＣプロセスにお けるよりも、単位面積当たり大幅に低減した費用において、より良い性能で実現 することができる。受動集積ＩＣは、図１に示すように、（通常はシリコンの） 半導体基板１０を具え、基板１０の大きいほうの表面上の（例えば、シリコン酸 化物の）誘電性膜１１上に薄膜回路を有する。受動集積ＩＣ技術の特別な例は、 ＷＯ９６／２７２１０、ＷＯ９５／０５６７８およびＷＯ９４／２０９８８と、 エレクトリック２／１９９５論文とに説明されている。このプロセスの少損失変 化は、ＲＦ（無線周波数）用途に開発された。現在、ＲＦ信号処理機能を、この ようなＩＣを、単独でか、例えば、標準ＩＣパッケージにおけるＭＣＭ（多チッ プモジュール）のように、能動ＩＣとの組み合わせにおいて使用して、最適に実 現することができる。 前記ＲＦ処理において使用される層構造の断面図を、図１に示す。このＩＣの 導体パターンを形成する２枚の金属被膜の層１および２がある。上部金属被膜２ を、例えば、代表的に１０μｍ厚の金のものとしてもよく、下部金属被膜１を、 例えば、代表的に１００ｎｍ厚のアルミニウムのものとしてもよい。（例えば、 代表的に２００ｎｍ厚のシリコン窒化物の）誘電性膜３が、金属被膜パターン１ および２の間に存在する。前記薄膜回路構成要素を、基本的に、これらの薄膜１ 、２および３から形成する。 キャパシタＣを、アルミニウム下部膜１および金上部膜２の重なった領域間の シリコン窒化物膜３の領域によって形成する。薄膜キャパシタＣ１、Ｃ２、Ｃ３ 、ＣＰ１、ＣＰ２およびＣＰ３を、図２のレイアウトにおいて示す。ＣＰ１、Ｃ Ｐ２およびＣＰ３を、ここに示す多重巻インダクタの形式の設計において不可避 の寄生とする。これらの寄生ＣＰ１、ＣＰ２およびＣＰ３を、前記ＩＣにおいて 所望のキャパシタＣ１、Ｃ２およびＣ３と同じように扱うことは、前記モデルの 精度のために重要である。数１００ｐＦ／ｍｍ²におよぶＣ１、Ｃ２およびＣ３ のキャパシタ値を得ることができる。キャパシタが規定されていない領域におい て、これらの膜１、２および３を、マスクパターンによって規定されるようにエ ッチングする。 数ｋオームにおよぶ値を有する抵抗Ｒを、誘電性膜３と金属被膜１および２と の双方を除去した領域において、抵抗性材料（例えば、チタニウム、タングステ ン）の薄膜層４をスパッタリングすることによって形成する。抵抗性層４は、前 記抵抗の接続部を与える導体パターン１、２の２つの間隔を置いた領域と重なる 。薄膜抵抗Ｒ１によって占められる空間を、図２のレイアウトにおいて示す。実 際の抵抗パターン４は、後に考察するように、シミュレーションの目的のために 、 このレイアウトから除去した。 インダクタＬを、主に金上部膜２における少なくとも１本の（例えば、らせん における）ストリップを使用して、アルミニウム膜１が大きく除去された領域に おいて形成する。下部アルミニウム膜１を、小さい領域上に保持し、２つ以上の ターンを有するインダクタのための帰路を与える。（誘電性膜３を貫通する）金 ビアは、接続を必要とする２枚の金属被膜１および２を接続する。図２に示すレ イアウトは、５個のビア、ＶＩＡ１、ＶＩＡ２、ＶＩＡ３、ＶＩＡ４およびＶＩ Ａ５を含む。ＲＦ用途のために、１０ｎＨ程度におよぶインダクタ値を、数十の Ｑ値と共に得た。薄膜インダクタＬ１、Ｌ２、Ｌ３およびＬ４を、図２のレイア ウトにおいて示す。 図２は、（この場合において、電力増幅器の段間整合回路用の）受動集積ＩＣ 設計の一例に関する金属被膜レイアウトパターンを示す。前記ＩＣに対する外部 接続点を、図２において、ＩＮＰＵＴ、ＯＵＴＰＵＴ、ＧＲＯＵＮＤおよびＤＣ と呼ぶ。上部金属膜２を、下部金属膜１と重ねて示す。ＦＡＳＴＥＲＩＸ（商標 ）シミュレータパッケージは、導体パターン１および２の各々を小さい四辺形要 素に細分するジオメトリプリプロセッサを含む。パターン２の要素を図２に示す が、パターン１の要素のいくらかが、図２において、重なっているパターン２の 下に隠れている。前記要素の全体の組を、電磁場の挙動を支配し、したがって、 前記ＩＣの電気的挙動を決定するマクスウェル方程式のＢＥＭ（境界要素法）数 値解法において使用する。 本発明は、このようなパターン１、２の電磁気的挙動を、 −導体パターン１および２の表面の幾何学的モデル（図２のメッシュ）を形成 し、前記モデルが、ＦＡＳＴＥＲＩＸ（商標）シミュレータにおいて四辺形であ る隣接する幾何学的要素を含む、ステップと、 −各々が主幾何学的要素に中心を置いた位置間の電場結合および磁場結合に関 する値でマクスウェル方程式の行列表現を形成するステップ（図２において点に よって各々を示すこれらの主幾何学的要素を、前記メッシュにおけるすべての幾 何学的要素の部分集合とする）と、 −前記方程式の行列係数の値を、前記主幾何学的要素と１対１の対応を有する （図４において、ＩおよびＩＩと呼ぶ）主ノードを経て相互接続されたサブ回路 （図４）によるパターン１、２に対する等価回路モデルのアドミッタンス行列表 現の係数に関連付けるステップとを含むプロセスによってシミュレートするシミ ュレータを提供する。（これらの主ノードは、ＦＡＳＴＥＲＩＸ用語における、 いわゆる「スーパーノード」である。） 本発明によれば、パターン１、２は、薄膜受動回路構成要素の集積回路（図１ および２）と、並列ブランチの組を具える集積回路に対する等価回路モデルの各 サブ回路とを提供し、前記並列ブランチの、 −第１ブランチが電場の寄与をモデル化するキャパシタＣ_hcを含み、 −第２ブランチが磁場の寄与を共にモデル化するキャパシタＣ_hlと直列のイン ダクタＬ_hlを含み、 −少なくとも１つの他のブランチが前記電場および磁場におけるエネルギー損 失への寄与をモデル化する少なくとも１つの抵抗Ｒ_hlおよびＲ_hgを含み、このエ ネルギー損失は、前記集積回路の誘電性材料および導電性材料において生じる このように、図２は、前記幾何学的モデルの幾何学的要素を示す。図２におい て点によって示す、これらの発生された要素の小さい部分集合は、前記等価回路 モデルのＭの主ノード（ＦＡＳＴＥＲＩＸ用語における、いわゆる「スーパーノ ード」）に対応する物理的な位置を含む。簡単なサブ回路、すなわち、ブランチ モデルは、前記「スーパーノード」の各対を接続する。これと相違して、標準Ｂ ＥＭ解法は、各周波数標本に対するＮ個程度の一次方程式を解くことを含み、Ｎ は、２つのパターン１および２における四辺形要素の合計数である。Ｎが１００ ００より大きいこの例において、各周波数に対して数時間（全体で、あるいは数 日）の計算が必要である。ＦＡＳＴＥＲＩＸのようなＲＥＣ形式シミュレータは 、その等価回路構成要素値を決定するために、一次方程式の同様の組を一回だけ 解く。 標準アナログ回路シミュレータ（例えば、フィリップス エレクトロニクスエ ヌ．ヴィ．の製造部門および関連会社から、ＰＳＴＡＲという商標の下で利用可 能なシミュレータ）を次に使用し、前記回路モデルから周波数変域解を得てもよ い。前記回路シミュレータにおいて使用される一次方程式の数は、（この例に おいて、１００より少ない）Ｍ個程度のみである。 したがって、全体の解は、代表的に、ＢＥＭ場解答器の一回のみの計算に対す る数時間を必要とし、周波数応答を得るためには１分掛らない。前記等価回路モ デルの他の主な利点は、明白に前記受動ＩＣ構造の一部ではない（しかし接続さ れている）追加の能動および受動構成要素を、前記シミュレーションに含めても よいことである。 前記ＦＡＳＴＥＲＩＸシミュレータにおいて利用可能な、いくつかの形式の「 スーパーノード」対「スーパーノード」ブランチモデルが存在するが、基本的な モデルは、図１３において図式的な形態において示すものである。キャパシタＣ_hc およびインダクタＬ_hlは、各々、電場および磁場をモデル化し、抵抗Ｒ_hrおよ びＲ_hgは、各々、導体損失および誘電損失をモデル化する。このような複雑な物 理的構造の電気的挙動を、このように少数の構成要素で正確にモデル化できると いう事実は、物理的大きさに対する電気的長さの高い比を実際の用途に利用する 近似のためである。厳密には、前記モデルは、無損失構造にのみ適合し、この場 合において、抵抗Ｒ_hrおよびＲ_hgは現れない。しかしながら、損失メカニズムは 、エネルギー損失が蓄積されているエネルギーに比べて小さく、誘電損失および 導体損失の双方が広く均質である場合、図示した回路を使用して、良好な近似に モデル化される。実際に、各ブランチモデルにおける損失構成要素は、全体とし ての前記構造における平均損失への寄与を特徴付ける。 損失の近似的処理の有効性に対する上記条件は、慣例的なＰＣＢ構造によって 満たされ、これは、誘電性材料を１つのみ使用し、前記導体がすべての層におい て同じ厚さおよび導電率を有し、代表的なＰＣＢサイズは、蓄積されているエネ ルギーに対するエネルギー損失の比が、１ＭＨｚ程度より上のすべての周波数に おいて小さいことを保証するためである。より低い周波数において、前記エネル ギー損失は、比例してより高くなり、したがって、前記モデルは失敗する。この 理由のため、前記標準モデルを、ＦＡＳＴＥＲＩＸシミュレータ用語において、 「高周波モデル」と呼ぶ。ＤＣまで有効な「全周波モデル」と呼ばれるより複雑 な変形もあるが、このモデルも、満たすべき同じ均質条件を要求する。 本発明は、前記「高周波モデル」を、ＲＦ用途に設計された受動集積ＩＣのシ ミュレーションに、ＤＣよりすぐ上の周波数から、あるユーザ指定上限（代表的 に、数ＧＨｚ）までの周波数範囲に渡って使用できるようにする、多数の変形を 提供する。本発明によって提供されるこれらの変形なしに、受動集積ＩＣの電磁 気的挙動をシミュレートすることに利用できる好適なＣＡＤツールは無く、した がって、きわめてより多くの時間を消費する試行錯誤の方法が、これらの開発に 必要であろう。図１の調査は、前記ＲＦ受動集積プロセスにおいて使用される材 料および層構造が、前記ＦＡＳＴＥＲＩＸシミュレータにおける標準モデルの有 効性に必要な均質条件を満たさないことを示す。きわめてより小さい長さ寸法（ ＰＣＢの長さ寸法と比較して、代表的に、数ｍｍ平方）の受動集積ＩＣは、前記 エネルギー損失が比例的にきわめてより大きくなることを保証し、したがって、 有効性に対する他の条件を侵害する。 本発明によるこれらの変形例から離れて、本発明による受動集積ＩＣの電磁気 的挙動をシミュレートするプロセスを、ＦＡＳＴＥＲＩＸ（商標）のような既知 のＲＥＣ形式シミュレータによって、例えば、欧州特許出願公開明細書第０６１ ５２０４号およびそれに相当する米国特許と、前フィリップスジャーナルオブリ サーチの論文と、前記チューリッヒシンポジウムの論文とに記載されているよう な同じ基本的なプロセスステップにしたがって行ってもよい。このように、図３ は、前記基本プロセスステップを、以下のブロック、 ２００ − 手順の開始。 ２０２ − 多数の隣接する重ならない幾何学的要素によって、幾何学的モデ ル（双方の膜パターン１および２における図２のメッシュ）を形成する。 ２０４ − 導電経路に沿って測定して短い電気的距離離れている、最小限の 主幾何学的要素を識別する（これらの主幾何学的要素は、図２において点によっ て示される少数の「スーパーノード」に対応し、ユーザ供給（すなわち、アクセ ス可能）スーパーノードおよび自動的発生（すなわち、内部）スーパーノードを 具える）。 ２０６ − 前記主幾何学的要素の中心における位置間の場結合に関する値に よって、行列形式におけるマクスウェル方程式を形成する。 ２０８ − 前記方程式の行列係数の値を、前記導体パターンの等価回路モデ ルのアドミッタンス行列表現の係数へ関連付ける。前記アドミッタンス行列を、 前記並列ブランチサブ回路（図４）を間に接続された前記少数の「スーパーノー ド」に対応する低いランクのものとする。 ２０９ − 前記アドミッタンス行列を、すべての前記並列ブランチサブ回路 （図４）から成る等価回路へ変換する。 ２１０ − 例えば、フィリップスＰＳＴＡＲ（商標）シミュレータのような 回路解析器を使用して、この等価回路モデル（これに追加されたなんらかの外部 構成要素のモデルと共に）に対するシミュレーションを実行する。 ２１２ − 手順の終了。 によって説明する（欧州特許出願公開明細書第０６１５２０４号およびそれに相 当する米国特許のフローチャートと同様の）フローチャートである。 図１４は、本発明を実現する代表的なコンピュータハードウェアの図式的表現 である。このハードウェアは、ＩＣ設計者（人間）用ワークステーションを提供 し、中央処理ユニット（ＣＰＵ）１００４と、ハードディスク（ＨＤ）のような 記憶装置１００６と、ランダムアクセスメモリ（ＲＡＭ）１００８と、モニタ１ ０１０とを有するコンピュータコンソール１００２を具える。この装置を、回路 モデル化およびシミュレーションプログラム（修正されたＦＡＳＴＥＲＩＸ^TMプ ログラムと、例えば、ＰＳＴＡＲ^TMプログラム）をハードディスク１００６に記 憶することによってプログラムし、本発明にしたがって動作させる。この設計装 置を使用して特別な受動集積ＩＣを設計する場合、このＩＣを規定するデータ（ その回路、その薄膜回路構成要素およびそのジオメトリ）および必要な分析も、 ハードディスク１００６に記憶する。しかしながら、ハードディスク１００６に 記憶する代わりに、前記プログラムおよびデータを、何らかの他の手段によって 、例えば、ネットワークを経て遠隔的に記憶およびロードすることによって、Ｃ ＰＵに与えてもよい。ＣＰＵ１００４は、前記プログラムおよびデータをＲＡＭ １００８に読み出し、必要な計算を（図３のフローチャートにしたがって）行い 、最終的に、モニタ１０１０に表示および／またはプロッタ（図示せず）におい て印刷してもよい出力を提供する。 本発明によるシミュレータ動作を理解するために、「スーパーノード」の役割 をより詳細に考察することが有益である。標準ＦＡＳＴＥＲＩＸモデルにおいて 、２つの形式、 ・ ユーザ供給「スーパーノード」。これらを、他の構成要素に対する前記構 造の電気的接続点（したがって、別個の回路モデルを、例えば、ＰＣＢの場合に おいてＳＭＤ（直付け形装置）構成要素に関して追加することを可能にする）と 、導電層間の接続点（したがって、ビアに関する別個の回路モデルを追加するこ とを可能にする）とにおいて位置付ける。 ・ 自動的発生「スーパーノード」。これらを追加し、各「スーパーノード」 が、導通経路に沿って少なくとも１つの他の「スーパーノード」から（モデル有 効性のユーザ指定最高周波数において）電気的に短い距離だけ離れている条件を 満足させる。したがって、この距離は、一般的に、前記回路の指定された最高動 作周波数に対応する波長の一部（例えば、１０分の１）である。 図４のブランチモデルに対する変更に加えて、本発明は、追加の「スーパーノ ード」の詳細を与える。このように、「スーパーノード」を、前記薄膜受動回路 構成要素に割り当てる。理想的には、追加の「スーパーノード」を、前記ＲＥＣ 形式シミュレータソフトウェアによって自動的に追加するが、これらをユーザに よって供給することもできる。各々の変更されたブランチモデルは、図４に示す 一般的な図式的形態を有する。しかしながら、この一般的形態のいくつかの形式 があり、これらの違いは、どのように前記構成要素値を計算するかのみに関係す る。標準ＦＡＳＴＥＲＩＸシミュレータモデルに関する種々の問題と、本発明が これらを克服する方法とを、以下により詳細に考察する。例えば、図１および２ の上記ＩＣ設計を使用し、各問題および解決法を、以下のように説明する。 スーパーノード： 図５および６は、上部金属被膜２および下部金属被膜１のレイアウトを、ユー ザ供給「スーパーノード」と共に、各々示す。これらの、ｉｎ_t、ｏｕｔ_t、ｇｎ ｔ_tおよびｄｃ_tを、ＩＣ（この場合において、ＲＦプローブおよび電源用）との 接続点とし、対｛ｖｉａ１_t，ｖｉａ１_b｝、｛ｖｉａ２_t，ｖｉａ２_b｝、｛ｖｉ ａ３_t，ｖｉａ３_b｝、｛ｖｉａ４_t，ｖｉａ４_b｝、｛ｖｉａ５_t，ｖｉａ５_b｝を 、これら２つのレベル間のビアのモデルを挿入させるために与えた 「スーパーノード」の５つの対とする（短絡構成要素を実際に使用する）。残り のスーパーノードを、本発明にしたがって与え、これらは、｛ｒａ_t，ｒｂ_t｝； ｛ｃｌ_t，ｃｌ_b｝、｛ｃ２_t，ｃ２_b｝、｛ｃ３_t，ｃ３_b｝、｛ｐｌ_t，ｐｌ_b｝、 ｛ｐ２_t，ｐ２_b｝および｛ｐ３_t，ｐ３_b｝を具える。このように、「スーパーノ ード」の対を、前記受動集積ＩＣの薄膜受動構成要素Ｒ１、Ｃ１、Ｃ２、Ｃ３と 、寄生ＣＰ１、ＣＰ２およびＣＰ３の各々に割り当てる。 薄膜抵抗： この例において示した空間には１個の薄膜抵抗Ｒ１が存在するが、代表的に、 １個の受動集積ＩＣにおいて数個存在してもよい。前記ＢＥＭ場解法にこれらの 抵抗を含めることは、前記構造に蓄積されたすべてのエネルギーの、エネルギー 損失に対する必然的に低い比によって、大きな誤差を招く。この問題を本発明に よって、前記電磁場解析の前に前記レイアウトを変更することによって克服する 。これは、第１に、抵抗性層４を除去し、次に、導体パターン１、２における各 々薄膜抵抗を接続する２つの物理的な位置の各々において「スーパーノード」を 追加することを含む。これらの「スーパーノード」を、図５に示す例において、 単独抵抗Ｒ１に対するｒａ_tおよびｒｂ_tと呼ぶ。損失抵抗材料によって生じる前 記場解法における数値誤りの問題を、このようにして除去する。次に、各抵抗（ 層４）に適切なモデルを、前記等価回路に追加し、対応する「スーパーノード」 間に接続する。この近似は、実際には、ほとんど常に満たされる条件である、薄 膜抵抗が全体としての前記レイアウトと比較して面積において物理的にきわめて 小さい場合にのみ有効である。 薄膜キャパシタ： 前記標準ＦＡＳＴＥＲＩＸシミュレータモデルにおいて、薄膜キャパシタに関 する２つの問題がある。第１に、横方向の大きさの厚さに対する高い比（代表的 に１００より大きい）が、前記ＢＥＭ場解法において数値誤りを招き、前記２つ の金属層間の重なった領域の実効キャパシタンスにおいて５％程度の誤差が生じ る。第２に、全体としての前記構造における誘電損失と比較して、きわめてより 低いシリコン窒化物膜３における誘電損失は、上述した損失平均が、深刻な局所 過剰評価を招くことを意味する。 これらの問題を、本発明に従って、各々の重なった領域に対する「スーパーノ ード」の追加の対を追加することによって克服する。これらの物理的位置を、金 属膜１および２の各々において同じ、各々のこのような領域の重心とするか、そ の近くにする。この例において、キャパシタＣ１、Ｃ２、Ｃ３および寄生ＣＰＩ 、ＣＰ２、ＣＰ３に関する６つのこのような対、すなわち、｛ｃ１_t，ｃ１_b｝、 ｛ｃ２_t，ｃ２_b｝、｛ｃ３_t，ｃ３_b｝、｛ｐ１_t，ｐ１_b｝、｛ｐ２_t，ｐ２_b｝お よび｛ｐ３_t，ｐ３_b｝が存在する。これらの位置において位置する追加の「スー パーノード」によって、（このような対の２つの「スーパーノード」を接続する 前記ブランチモデルの場合において）キャパシタＣ_hcを、前記薄膜キャパシタそ れ自体に関連付けることができ、抵抗Ｒ_hgを、前記薄膜キャパシタにおける誘電 損失に関連付けることができる。本発明によれば、これらのブランチに対して前 記標準ＦＡＳＴＥＲＩＸシミュレータによって計算されたＣ_hcおよびＲ_hgの値を 、これらの高いアスペクト比に対して極めて正確な、既知の平行プレート近似か ら計算された値と交換する。このように、 Ｃ_hc＝εＡ／ｈ （１） とし、Ｒ_hgを、 Ｒ_hg＝１／（２πｆ ｔａｎσ Ｃ_hc） （２） によって与えられる周波数依存抵抗とし、ここで、εおよびｔａｎσを、各々、 シリコン窒化物の誘電率および損失正接とし、Ａおよびｈを、各々、２つの金属 膜１および２の重なりおよび分離の面積とし、ｆを周波数とする。 フリンジキャパシタ： 薄膜キャパシタに関係するブランチ以外のブランチのすべての場合に関して、 キャパシタＣ_hcは、フリンジ電場を特徴付け、そのエネルギーのきわめて高い割 合が、シリコン基板１０に蓄積される。Ｃ_hcの値は、この場合において、前記Ｆ ＡＳＴＥＲＩＸシミュレータおよびＢＥＭ場解析器によって正確に計算される。 しかしながら、誘電性膜３および１１に比べて比較的高い導電率σ_Siに関係する 半導体基板１０における損失は、前記損失平均化近似によって過小評価される。 しかしながら、半導体基板１０に関する実効損失正接ｔａｎσ_Siを、 ｔａｎσ_Si＝σ_Si／（２πｆ ε_Si） （３） によって、その導電率および誘電率ε_Siの式で規定することができる。 したがって、本発明によれば、薄膜キャパシタに対応しないブランチのすべて の場合におけるＲ_hgの値を、 Ｒ_hg＝ε_Si／（σ_SiＣ_hc） （４） と交換し、ここで、Ｃ_hcの値は、その元の値を保持する。 インダクタ／導体損失： 自己インダクタＬ_hlの組は、前記標準ＦＡＳＴＥＲＩＸシミュレータモデルに おいて、前記導体の物理的レイアウトに関係する自己および相互インダクタンス の双方を特徴付ける。自己インダクタンスを使用して相互インダクタンスをモデ ル化することは、きわめて有力であるが、絶縁された導体間の相互結合が周波数 の低下につれて増加することを意味するため、直感に反する。事実上、前記モデ ルは、Ｌ_hlの実際の値が、磁場が低い周波数において打ち消される傾向があるこ とを保証するため、ＤＣにおける以外は正確である。しかしながら、抵抗Ｒ_hrに よって特徴付けられる、前記導体からのエネルギー損失は、前記磁場において蓄 積されたエネルギーと比較して無視できなければ、この打ち消しを混乱させる。 不幸にも、この条件は、代表的な受動集積ＩＣ装置に関して、少なくとも１ＧＨ ｚより上でのみ保ち、したがって、興味のある周波数に渡って、この誤りはきわ めて重大になる。さらに、Ｌ_hlの個々の値は、２つの導電膜１および２のＤＣ表 面抵抗率間に大幅な相違がある場合、不正確に計算される。 これらの問題を、本発明にしたがって、以下のステップを行うことによって克 服する。第１に、前記ＢＥＭ場解析器を動作させる前に、下部金属膜１の厚さｈ_d および導電率σ_bの値を、上部金属膜２のより高い値（ｈ_tおよびσ_t）に等しく 設定する。第２に、各ブランチの場合に対する標準「高周波モデル」の派生の後 に、キャパシタＣ_hlをＬ_hlと直列に接続し、直列抵抗Ｒ_hrを等価周波数依存並列 抵抗Ｒ_hlと交換する。これは、図４に示すようなブランチモデルである。これら のブランチの構成要素に、 Ｃ_hl＝−１／｛Ｌ_hl（２πｆ_c）²｝ （５） のような値を割り当て、ここで、ｆ_cをカットオフ周波数とし、これより下の前 記インダクタの影響を低減し、上述した数値的に不安定な打ち消しにあまり信頼 を置かないようにする。（ｆ_cの値は、あまり決定的ではなく、代表的に１０Ｍ Ｈｚの値が、説明した受動集積プロセス技術に対して好適であることが分かって いる。）Ｃ_hlの上記規定は、リアクタンスの必要な打ち消しが、Ｃ_hl：Ｌ_hl直列 組み合わせによって維持されることも保証する。 Ｒ_hlの形態は、間に前記ブランチが接続されている２つの「スーパーノード」 を含むネット（金属被膜の絶縁された領域）によって左右されるような、ブラン チの２つの種類のどちらに、所定の場合がなるかに依存する。以下の式において 、下付文字「ｂ」は下部金属被膜１に関係し、下付文字「ｔ」は上部金属被膜２ に関係する。 同じ下部金属ネットにおける２つの「スーパーノード」間のブランチに対して 、 Ｒ_hl＝４π²（ｆ²＋ｆ_c ²）Ｌ_hl ²／（η_bαＲ_hr） （６） それぞれすべての他の「スーパーノード」対間のブランチに対して、 Ｒ_hl＝４π²（ｆ²＋ｆ_c ²）Ｌ_hl ²／（η_tＲ_hr） （７） ここで、αを、 α＝σ_tｈ_t／（σ_bｈ_b） （８） によって与えられる、２つの金属被膜１および２のＤＣ表面抵抗率の比とし、ｈ_t およびｈ_bを前記２つの層における既知の表皮効果に対する補正値とする。表皮 効果現象のある解釈を使用して、これらの補正を、 および、 によって与え、ここで、 とし、μ_oを自由空間の透磁率とする。 これらの式は、物理学的論拠から得た近似であり、導体損失の既知の挙動に基 づいている。特に、前記モデルの全体の挙動は、高周波における前記標準ＦＡＳ ＴＥＲＩＸ「高周波モデルの挙動に収束し、個々のネットのインピーダンスは、 低周波における一定の実際の値に収束する。 読みやすさを増すために、これらの式（６）、（７）、（９）および（１０） を、図１５として、図面において大きい縮尺において示す。 シミュレーションの精度の評価： 図７ないし１２は、電力増幅器用段間整合回路の図１および２に関係し、本発 明によるこのモデルの使用によって予測される標準散乱パラメータＳ₁₁、Ｓ₂₁、 Ｓ₁₂、の値を（破線曲線として）示す。図７および８は、ｉｎ_tおよびｇｎｄ_t間 の入力ポートにおける出力反射係数Ｓ₁₁に関するものである。図１１および１２ は、ＯＵＴ_tおよびｇｎｄ_t間の出力ポートにおける出力反射係数Ｓ₂₂に関するも のである。図９および１０は、前記入力および出力ポート間の前進透過係数Ｓ₂₁ に関するものである。図７、９および１１は、ｄＢにおけるこれらのパラメータ Ｓ₁₁、Ｓ₂₁およびＳ₂₂が、ＭＨｚにおける周波数ｆと共にどのように変化するか を示し、図８、１０および１２は、度におけるこれらのパラメータＳ₁₁、Ｓ₂₁お よびＳ₂₂の位相がＭＨｚにおける周波数ｆと共に変化するかを示す。Ｓ₁₁、Ｓ₂₁ およびＳ₂₂のシミュレートされた値を、実際のＩＣ装置において行われるような Ｓ₁₁、Ｓ₂₁およびＳ₂₂のＲＦプローブ測定と直接比較した。前記測定を、連続曲 線で表わした。シミュレーションおよび測定の双方において、前記入力ポートは 、「スーパーノード」ｉｎ_tおよびｇｎｄ_t間にあり、前記出力ポートは、「スー パーノード」ＯＵＴ_tおよびｇｎｄ_t間にあり、「スーパーノード」ｄｃ_tは、分 離したままである。 このシミュレーションは、前記透過回路モデルを発生させるために、ハイエン ドコンピュータワークステーションにおいて１時間程度の計算時間を必要とする 。このモデルを、フィリップス回路シミュレータＰＳＴＡＲ（商標）を使用して 実効した場合、前記周波数応答は、１０秒程度で発生する。図７ないし１２に示 すようなシミュレーションの精度は、きわめて高い。競合するＣＡＤツールは、 一日より多く（いくつかの場合において数日）の計算を必要とし、それでもこの ような高い精度を達成しそうにない。 本発明の他の利点は、ＩＣプロセス変化の影響を、等価回路モデルパラメータ に対する簡単な変更によって（例えば、上述した式における膜の厚さおよび特性 の値を変化させることによって）、対話式に学習させることができることである 。コンピュータ集約場解析器をこれらの学習に使う必要はもうない。 多くの変形例が、本発明によって可能である。したがって、例えば、図４の並 列ブランチモデルは、２つの並列抵抗ブランチＲ_hlおよびＲ_hgを含む。これらの ２つの並列抵抗ブランチＲ_hlおよびＲ_hgを、１つの抵抗ブランチに結合してもよ い。このように、本発明によって使用される等価回路モデルのサブ回路の各々は 、 −電場寄与をモデル化するキャパシタＣ_hcと、 −共に磁場寄与をモデル化するキャパシタＣ_hlと直列のインダクタＬ_hlを含む 第２ブランチと、 −ＩＣの誘電性材料および導電性材料において生じるエネルギー損失寄与をモ デル化する抵抗Ｒ_hglを含む第３ブランチとのちょうど３つのブランチの組を具 えてもよく、ここで、Ｒ_hglの抵抗値を、 によって与える。 本開示を読むことによって、他の変形例および変更例が、当業者には明らかで あろう。これらのような変形例および変更例は、回路シミュレータの使用と、導 体パターン回路およびＩＣのコンピュータ支援設計および製造とにおいて既知で あり、ここに既に記載した特徴の代わりに、またはこれに追加して使用してもよ い、同等の特徴および／または他の特徴を含んでもよい。請求の範囲を、本願に おいて、特徴の特定の組み合わせに対して示したが、本発明の開示の範囲は、明 示的または暗示的のいずれにしてもここに開示したどのような新規の特徴または どのような特徴の新規の組み合わせも、またはこれらのどのような一般化も、い ずれの請求の範囲において現在請求されているのと同じ発明に関係してもしなく ても、本発明と同じ技術的問題を軽減しようとすまいと、含むことを理解すべき である。これによって本願人は、本願または、それから派生したどのような他の 出願の手続き中にも、新たな請求の範囲をこれらのような特徴および／またはこ れらのような特徴の組み合わせに対して示してもよいことを注意しておく。

───────────────────────────────────────────────────── 【要約の続き】 モデル化するキャパシタ（Ｃ_hl）と直列のインダクタ （Ｌ_hl）を含む第２ブランチと、前記電場および磁場の エネルギー損失への寄与をモデル化する少なくとも１つ の抵抗（Ｒ_hgl、または、Ｒ_hgおよびＲ_hl）を含む少な くとも１つの他のブランチとの並列ブランチの組を具 え、前記エネルギー損失が前記ＩＣの誘電性材料（３， １０，１１）および導電性材料（１，２）において生じ る。

Claims (1)

1. 【特許請求の範囲】 １．導電体パターンの電磁気的挙動を、 −前記パターンの表面の幾何学的モデルを形成するステップと、 −前記幾何学的モデルにおける幾何学的要素の部分集合である主幾何学的要 素に各々が中心を置いた位置間の電場結合および磁場結合に関する値でマクス ウェル方程式の行列表現を形成するステップと、 −前記方程式の行列係数の値を、前記主幾何学的要素と１対１の対応を有す る主ノードを経て相互接続されたサブ回路による前記パターンに対する等価回 路モデルのアドミッタンス行列表現の係数に関連付けるステップとを含むプロ セスによってシミュレートするシミュレータにおいて、 前記パターンが薄膜受動回路構成要素の集積回路の一部を形成し、前記集積 回路の等価回路モデルの各サブ回路が、 −電場の寄与をモデル化するキャパシタを含む第１ブランチと、 −磁場の寄与を共にモデル化するキャパシタと直列のインダクタを含む第２ ブランチと、 −前記電場および磁場のエネルギー損失への寄与をモデル化する少なくとも １つの抵抗を含む少なくとも１つの他のブランチとの並列ブランチの組を具え 、前記エネルギー損失が前記集積回路の誘電性材料および導電性材料において 生じることを特徴とするシミュレータ。 ２．請求の範囲１に記載のシミュレータにおいて、前記少なくとも１つの他のブ ランチが第３ブランチおよび第４ブランチを具え、前記第３ブランチが、前記 エネルギー損失の前記誘電性材料において生じる部分をモデル化する抵抗を含 み、前記第４ブランチが、前記エネルギー損失の前記導電性材料において生じ る部分をモデル化する抵抗を含むことを特徴とするシミュレータ。 ３．請求の範囲１または２に記載のシミュレータにおいて、前記集積回路が、前 記導体パターンの２つの分離した接続部間に抵抗性層を有する薄膜抵抗を具え 、前記シミュレーションを、最初に、前記２つの間隔を置いた接続部を、含ま れている抵抗性層無しに、２つの主ノードに直接対応するように扱うことによ って行うようにしたことを特徴とするシミュレータ。 ４．請求の範囲１ないし３のいずれか１つに記載のシミュレータにおいて、前記 集積回路が、下部導体パターンおよび上部導体パターンの重なっている領域間 に誘電性膜を有する薄膜キャパシタを具え、前記シミュレーションを、これら の重なっている領域の中心に近い位置に対応する前記主ノードの２つと、 Ｃ_hc＝εＡ／ｈ によって与えられる値Ｃ_hcを有するこれら２つの主ノードを接続する前記サブ 回路の第１ブランチにおけるキャパシタとによって行い、ここで、Ａを前記重 なりの面積とし、ｈおよびεを、各々、前記重なっている領域間の誘電性層の 厚さおよび、その誘電率としたことを特徴とするシミュレータ。 ５．請求の範囲１ないし４のいずれか１つに記載のシミュレータにおいて、前記 集積回路が、大きいほうの表面上に誘電性膜上の前記導体パターンを含む薄膜 回路を有する半導体基板を具え、前記基板の半導体材料を、前記等価回路モデ ルに関して損失のある誘電体として扱い、この損失のある誘電体におけるエネ ルギー損失寄与の部分をモデル化する他のブランチにおける抵抗の値Ｒ_hgを、 Ｒ_hg＝ε_Si／（σ_SiＣ_hc） と与え、ここで、前記半導体材料が、誘電率ε_Siおよび導電率σ_Siを有し、Ｃ _hcを、前記電場寄与をモデル化する第１ブランチにおけるキャパシタの値とし たことを特徴とするシミュレータ。 ６．請求の範囲１ないし５のいずれか１つに記載のシミュレータにおいて、前記 集積回路が、間に誘電性膜を有する、下部導体パターンおよび、より導電性で ある上部導体パターンの双方の接続された領域を有する薄膜インダクタを具え 、前記等価回路モデルの計算を、最初に、前記より導電性である上部導体パタ ーンの厚さおよび導電率の値と等しい前記下部導体パターンの厚さおよび導電 率の値によって行うようにしたことを特徴とするシミュレータ。 ７．請求の範囲１ないし６のいずれか１つに記載のシミュレータにおいて、前記 集積回路が、前記導体パターンの少なくとも１つの導体ストリップ部分の形態 における薄膜インダクタを具え、前記第２ブランチにおける直列キャパシタの 値Ｃ_hlを、 Ｃ_hl＝−１／｛Ｌ_hl（２πｆ_c）²｝ によって与え、ここで、Ｌ_hlを、前記第２ブランチにおけるモデルインダクタ の値とし、ｆ_cを、すべての前記サブ回路に関するカットオフ周波数としたこ とを特徴とするシミュレータ。 ８．請求の範囲１ないし７のいずれか１つに記載のシミュレータにおいて、前記 導電性材料におけるエネルギー損失をモデル化する少なくとも１つの他のブラ ンチにおける抵抗の値が、表皮効果を補正する係数を含むようにしたことを特 徴とするシミュレータ。 ９．導電体パターンの電磁気的挙動を、 −前記パターンの表面の幾何学的モデルを形成するステップと、 −前記幾何学的モデルにおける幾何学的要素の部分集合である主幾何学的要 素に各々が中心を置いた位置間の電場結合および磁場結合に関する値でマクス ウェル方程式の行列表現を形成するステップと、 −前記方程式の行列係数の値を、前記主幾何学的要素と１対１の対応を有す る主ノードを経て相互接続されたサブ回路による前記導体パターンに対する等 価回路モデルのアドミッタンス行列表現の係数に関連付けるステップと、 −前記等価回路モデルにおいて演算し、前記電磁気的挙動をシミュレートす るステップとを含むプロセスによってシミュレートするシミュレータを動作す る方法において、 前記シミュレーションを薄膜受動回路構成要素の集積回路に行い、前記パタ ーンが前記集積回路の一部を形成し、前記集積回路の等価回路モデルの各サブ 回路が、 −電場の寄与をモデル化するキャパシタを含む第１ブランチと、 −磁場の寄与を共にモデル化するキャパシタと直列のインダクタを含む第２ ブランチと、 −前記電場および磁場のエネルギー損失への寄与をモデル化する少なくとも １つの抵抗を含む少なくとも１つの他のブランチとの並列ブランチの組を具え 、前記エネルギー損失が前記集積回路の誘電性材料および導電性材料において 生じることを特徴とする方法。 10．請求の範囲１に記載のシミュレータを使用しておよび／または請求の範囲９ に記載の方法によって設計された薄膜受動回路構成要素の集積回路。