JP4246941B2 - 表皮効果を考慮した導体抵抗を計算するプログラムおよび方法 - Google Patents

表皮効果を考慮した導体抵抗を計算するプログラムおよび方法 Download PDF

Info

Publication number
JP4246941B2
JP4246941B2 JP2001330770A JP2001330770A JP4246941B2 JP 4246941 B2 JP4246941 B2 JP 4246941B2 JP 2001330770 A JP2001330770 A JP 2001330770A JP 2001330770 A JP2001330770 A JP 2001330770A JP 4246941 B2 JP4246941 B2 JP 4246941B2
Authority
JP
Japan
Prior art keywords
conductor
signal
computer
depth
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001330770A
Other languages
English (en)
Other versions
JP2003132112A (ja
Inventor
恵 永田
正喜 登坂
和彦 徳田
広幸 折原
彦之 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001330770A priority Critical patent/JP4246941B2/ja
Priority to US10/052,511 priority patent/US7035783B2/en
Publication of JP2003132112A publication Critical patent/JP2003132112A/ja
Application granted granted Critical
Publication of JP4246941B2 publication Critical patent/JP4246941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子回路のプリント基板上に信号を配線する際の伝送波形シミュレーションに係り、表皮効果を考慮した導体抵抗を計算するプログラムおよび方法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
情報機器の高周波化に伴って、その周辺機器であるプリント基板においても動作周波数の高周波化が進んでいる。信号の周波数が高くなるにつれて、表皮効果の影響は無視できなくなり、その影響を考慮した解析が必要となる。表皮効果とは、導体の中心部に向かって抵抗が大きくなり、電流が導体の表面付近でしか流れなくなる現象をいう。
【0003】
従来の解析ツールでは、表皮効果を考慮した導体抵抗を計算する際に、導体が複数の部分に分割される。しかし、抵抗を精度良く求めようとすると、導体を細かく分割する必要があり、計算に非常に多くの時間を要する。この方法では、導体内部の電流が流れていない部分まで細かく分割するために、本来なら計算しなくてもいい部分についても計算していることになり、無駄な計算時間がかかっている。
【0004】
本発明の課題は、表皮効果を考慮したシミュレーションにおいて、導体抵抗の計算に必要な精度を保ちつつ、その計算を高速化するプログラムおよび方法を提供することである。
【0005】
【課題を解決するための手段】
本発明のプログラムは、与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータのためのプログラムである。
【0006】
このプログラムは、複数の導体の各々について導体の表面からの深さが浅いほど間隔が小さくなり、導体の表面からの深さが深いほど間隔が大きくなるように設定された、表面と平行な複数の面により、導体内部を分割したモデルを生成し、生成されたモデルを用いて、与えられた周波数に対応する複数の導体のうち一つの抵抗を計算し、計算結果を出力する処理を、コンピュータに実行させる。
【0007】
表皮効果により導体には電流の流れる部分と流れない部分ができるが、一般に、電流は導体表面に沿って流れる傾向が見られる。そこで、導体を表面に平行に、かつ、表面に近い部分ほど小さな間隔で分割し、表面から遠い部分ほど大きな間隔で分割することで、電流の流れる部分をより詳細に計算するとともに、電流の流れない部分の計算を簡略化することができる。したがって、周波数に応じた導体抵抗の計算に必要な精度を保ちつつ、その計算を高速化することが可能になる。
【0008】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。
図1は、本実施形態のプログラムを用いて伝送波形シミュレーションを行うシミュレーション装置の構成図である。図1のシミュレーション装置は、入力部11、記憶部12、表示部13、制御部14、表皮抵抗係数算出部15、および解析部16を備え、これらの間ではバス17を介して必要なデータが転送される。制御部14、表皮抵抗係数算出部15、および解析部16はプログラムに対応する。
【0009】
シミュレーションに必要なパラメータは、入力部11から入力され、記憶部12に格納される。表皮抵抗係数算出部15は、格納されたパラメータを用いて、解析周波数に応じた導体の抵抗および表皮抵抗係数を計算し、解析部16は、計算された値を用いて、表皮効果を考慮したシミュレーションを行う。表皮抵抗係数算出部15による計算結果と解析部16によるシミュレーション結果は、表示部13から出力される。制御部14は、シミュレーション装置全体の制御を行う。
【0010】
一般に、導体の抵抗は周波数に依存して変化するが、表皮抵抗係数が分かれば、導体の抵抗を周波数の関数として表すことができるので、任意の周波数に対するシミュレーションを容易に行うことができる。
【0011】
図2は、表皮抵抗係数算出部15による計算処理のフローチャートである。この処理では、解析対象となる導体が複数のセグメントに分割され、各セグメントがさらに複数の部分に分割されて、数値積分により導体の抵抗および表皮抵抗係数が計算される。このとき、以下の文献に記載されたアルゴリズムに基づいた計算が行われる。
【0012】
W. T. Weeks etal.,“Resistive and Inductive Skin Effect in Rectangular Conductors,”IBM J. RES.DEVELOP. Vol. 23 No. 6, pp.652-660, November 1979.
まず、ユーザは、配線設計に基づくパラメータを入力ファイルに書き込んで、シミュレーション装置に入力する(ステップS1)。ここでは、ユーザは、解析対象となる導体の形状をチェックし、伝送線路のパターンをチェックし、導体の数をチェックして、導体の断面形状に関するパラメータを入力する。解析対象となる導体には、信号導体およびグラウンド(GND)導体が含まれる。
【0013】
図3、4、5、および6は、導体の断面形状のモデルを示している。図3は、信号導体21およびGND導体22からなる単導体のマイクロストリップラインの断面形状を示しており、図4は、信号導体31、32およびGND導体33からなる2導体のマイクロストリップラインの断面形状を示している。
【0014】
また、図5は、信号導体42およびGND導体41、43からなる単導体のストリップラインの断面形状を示しており、図6は、信号導体52、53およびGND導体51、54からなる2導体のストリップラインの断面形状を示している。これらの図から分かるように、信号導体の断面形状としては、長方形および台形を含む任意の四辺形を扱うことが可能である。断面形状のパラメータとしては、以下のようなものが入力される。
(1)マイクロストリップラインまたはストリップラインを指定するパラメータ
(2)N:信号導体の数(単導体の場合はN=1、2導体の場合はN=2)
(3)H:ストリップラインにおける絶縁層の高さ
(4)h−ed:第1のGND導体の表面を基準とする第1の信号導体の下底の高さ
(5)w1−ed:第1の信号導体の下底の幅
(6)w2−ed:第1の信号導体の上底の幅
(7)t−ed:第1の信号導体の厚さ
(8)gw1:第1のGND導体の幅
(9)gt1:第1のGND導体の厚さ
(10)gw2:第2のGND導体の幅
(11)gt2:第2のGND導体の厚さ
(12)h−ing:第1のGND導体の表面を基準とする第2の信号導体の下底の高さ
(13)w1−ing:第2の信号導体の下底の幅
(14)w2−ing:第2の信号導体の上底の幅
(15)t−ing:第2の信号導体の厚さ
(16)gap:第1の信号導体と第2の信号導体の間の距離
このうち、GND導体の幅については、図3および図5に示すようなGND倍率nを用いて指定することもできる。この場合、ユーザは、gw1の代わりにGND倍率nを入力し、gw1は次式により求められる。
【0015】
gw1=h−ed×n×2+w1−ed (1)
gw2についても、同様に、GND倍率を用いて指定することができる。
【0016】
次に、ユーザは、コモンモードまたはディファレンシャルモードを選択する。2つの信号導体の電圧の符号(電流の向き)が同じ場合はコモンモードを選択し、異なる場合はディファレンシャルモードを選択する。また、解析条件として、信号の周波数fと導体の導電率σを入力する。例えば、周波数の単位としてはHz(ヘルツ)が用いられ、20℃のときの銅の導電率としては、5.0×107(1/Ωm)が用いられる。
【0017】
さらに、ユーザは、導体の分割条件とセグメントの縦横の分割数を入力する。このとき、同じセグメント同士の積分を行う場合と、異なるセグメント間で積分を行う場合とで、異なる分割数を指定することができる。例えば、前者の場合にセグメントをより細かく分割し、後者の場合にセグメントをより荒く分割すれば、積分計算を効率化するとともに、積分値の発散の問題を抑えることが可能となる。
【0018】
次に、表皮抵抗係数算出部15は、真空中の透磁率をμとして、次式により表皮の深さδを計算する(ステップS2)。
δ=1/(πfμσ)1/2 (2)
次に、各導体について信号導体かGND導体かを判定し(ステップS3)、信号導体であれば、以下のように分割する(ステップS4)。
【0019】
所定数の分割レートをあらかじめ決めておき、導体の断面を縦横ともに“δ×分割レート”の長さで分割する。これらの分割レートは、導体の表面に近い部分ほど間隔が小さく、表面から遠い部分ほど間隔が大きくなるように設定される。
【0020】
例えば、分割レートとして、0.33、0.84、1.90、4.00、7.00の5つの値が設定されている場合、信号導体の表面からδ×0.33、δ×0.84、δ×1.90、δ×4.00、δ×7.00の深さの位置に、表面と平行な分割面が生成される。したがって、表面に近い部分ほど分割面の間隔は小さくなり、表面から遠い部分ほど分割面の間隔は大きくなる。
【0021】
このような分割方法によれば、表皮の深さδと分割レートの値に応じて、セグメントの縦横の長さ(分割面の間隔)が変化し、分割レートの数に応じて、セグメントの数が変化する。
【0022】
この分割により生成されたセグメントのうち、縦横比が所定の条件を満たしていないものについては、さらに細かく分割する。例えば、縦横比が1:10または10:1以内という条件が指定されている場合、この縦横比よりも細長いセグメントについては、条件が満たされるように再分割される。
【0023】
この方法で長方形の断面を持つ信号導体を分割すると、図7に示すような複数のセグメントに分割される。分割面は導体の表面と平行であるため、この例では、各セグメントの断面形状も長方形である。また、導体の表面に近い部分ほど細かく分割されており、セグメントの大きさはより小さくなる。逆に、導体の表面から遠い部分ほど荒く分割されており、セグメントの大きさはより大きくなる。
【0024】
このように、導体を表面に平行に、かつ、表面に近い部分ほど細かく分割することで、電流の流れる部分をより詳細に計算するとともに、電流の流れない部分の計算を簡略化することができる。
【0025】
また、GND導体については、縦方向と横方向で異なる分割方法を用いる(ステップS5)。縦方向については、信号導体に面した側の表面から、信号導体と同様にして、“δ×分割レート”の長さで分割する。また、横方向については、信号導体に近い部分ほど細かく分割し、信号導体から遠い部分ほど荒く分割する。GND導体では、一般に、電流は信号導体に面した部分に集中する傾向が見られるので、このように分割することで、電流の流れない部分の計算を簡略化することができる。
【0026】
ここでは、信号導体の端からGND導体に垂線を下ろし、垂線とGND導体の表面の交点からの距離に応じて、セグメントの横方向の長さを決定する。例えば、GND導体の表面から信号導体までの距離(h−edまたはh−ing)をhとして、GND導体は以下のように分割される。
【0027】
信号導体の端から2hまでの範囲 h/4の幅で分割
2h〜4hまでの範囲 h/2の幅で分割
4h〜8hまでの範囲 hの幅で分割
8h以遠の範囲 2hの幅で分割
図8は、単導体のモデルにおけるGND導体の横方向の分割方法を示している。この場合、信号導体61とGND導体62の距離をhとして、上述した分割方法でGND導体が分割される。したがって、領域A1はh/4の幅で分割され、領域A2はh/2の幅で分割され、領域A3はhの幅で分割され、領域A4は2hの幅で分割される。
【0028】
また、図9は、2導体のモデルにおけるGND導体の横方向の分割方法を示している。この場合、信号導体71、72とGND導体73の距離をhとして、上述した分割方法でGND導体が分割される。したがって、領域A1はh/4の幅で分割され、領域A2はh/2の幅で分割され、領域A3はhの幅で分割される。図9では、2つの信号導体71、72とGND導体73の距離が同じであるが、距離が異なる場合には、短い方の距離がhとして用いられる。
【0029】
さらに、GND導体を分割して得られるセグメントの縦横比についても、信号導体とGND導体の距離hに応じて、例えば、以下のような条件が設定される。
信号導体の端からhまでの範囲 1:10以内
h〜2hまでの範囲 1:40以内
2h〜4hまでの範囲 1:80以内
そして、縦横比が設定された条件を満たしていないセグメントについては、条件が満たされるように、さらに細かく分割される。
【0030】
図10は、2導体のモデルにおけるGND導体の横方向の再分割方法を示している。この場合、信号導体81の方が信号導体82よりGND導体83に近いので、信号導体81とGND導体83の距離をhとして、上述したような縦横比が設定されている。したがって、領域B1は縦横比が1:10以内になるように再分割され、領域B2は縦横比が1:40以内になるように再分割され、領域B3は縦横比が1:80以内になるように再分割される。領域B4については、条件が設定されていないため、再分割は行われない。
【0031】
こうして、信号導体とGND導体がセグメントに分割されると、次に、表皮抵抗係数算出部15は、各セグメントを指定された分割数で縦横に分割して、インダクタンスと抵抗を次式により計算する(ステップS6)。
【0032】
【数1】
Figure 0004246941
【0033】
ij,km=r00+rijδikδjm (4)
ij=1/σiij,δii=1,δij=0(i≠j) (5)
Figure 0004246941
ここで、iおよびkは導体の番号を表し(i,k=0,1,...,N)、jおよびmは各導体内のセグメントの番号を表す(j=0,1,...,Ni,m=0,1,...,Nk)。0番目の導体はGND導体に対応し、1〜N番目の導体は信号導体に対応する。また、0番目のセグメントは、GND導体にのみ存在する基準セグメントを表し、Niは、i番目の導体における最後のセグメントの番号を表す。以下では、i番目の導体におけるj番目のセグメントを(i,j)と記すことにする。
【0034】
(3)式において、yおよびzに関する積分は、セグメント(i,j)の断面積に関する積分を表し、y′およびz′に関する積分は、セグメント(k,m)の断面積に関する積分を表す。
【0035】
また、L(p) ij,kmは、セグメント(i,j)とセグメント(k,m)の間のインダクタンスを表し、Aijは、セグメント(i,j)の断面積を表す。また、rijは、セグメント(i,j)の単位長さ当たりの直流抵抗を表し、σiは、i番目の導体の導電率を表す。さらに、Rij,kmおよびLij,kmは、各セグメントの抵抗およびインダクタンスを表す。
【0036】
次に、J=(−1)1/2と角周波数ωを用いて、インピーダンスZij,kmを、次式により計算する。
ij,km=Rij,km+JωLij,km (7)
以下では、(7)式のインピーダンスを要素とするインピーダンス行列をZと記し、f≠0およびf=0(直流)の場合のインピーダンス行列を、それぞれZ(f)およびZ(DC)と記すことにする。
【0037】
次に、アドミタンス行列Y(f)およびY(DC)を、次式により計算する(ステップS7)。
(f)=Z(f) -1 (8)
(DC)=Z(DC) -1 (9)
次に、V=1(V)として、各セグメントの電流値を次式により計算する。
【0038】
(f)=Y(f)V (10)
次に、アドミタンス行列Y(f)およびY(DC)を、次式によりリダクションする(ステップS8)。
【0039】
【数2】
Figure 0004246941
【0040】
(f)⇒y(f) (12)
(DC)⇒y(DC) (13)
このリダクションにより、各導体内のすべてのセグメントに関してYij,kmが加算され、GND導体に関する要素は落とされる。したがって、y(f)およびy(DC)は、単導体の場合は1×1の行列になり、2導体の場合は2×2の行列になる。
【0041】
次に、次式により、アドミタンス行列をインピーダンス行列に戻す(ステップS9)。
(f)=y(f) -1 (14)
(DC)=y(DC) -1 (15)
ここで、f≠0の場合の信号導体の抵抗およびインダクタンスを、それぞれR(f)およびL(f)と記し、f=0の場合の抵抗およびインダクタンスを、それぞれR(DC)およびL(DC)と記すことにすると、次式が成り立つ。
【0042】
(f)=R(f)+JωL(f) (16)
(DC)=R(DC)+JωL(DC) (17)

そこで、(16)、(17)式により、R(f)、R(DC)、L(f)、およびL(DC)を求め、表皮抵抗係数Rsを次式により計算する(ステップS10)。
【0043】
Rs=(R(f)−R(DC))/f1/2 (18)
Rsの計算が終了すると、シミュレーション装置は、得られた計算結果を表示部13の画面に表示するとともに、ログファイルに出力する(ステップS11)。このとき、計算結果を既存のログファイルの最後に追加するように、設定しておくことが可能である。また、計算結果の出力設定としては、例えば、以下の項目の中から必要なものを選択することができる。
(1)セグメント情報
(2)各セグメントの抵抗とインダクタンス
(3)インピーダンス行列
(4)アドミタンス行列
(5)各セグメントの電流値
(6)表皮抵抗係数
さらに、例えば、1GHzと2GHzのように、複数の周波数について表皮抵抗係数を求める場合は、あらかじめ入力ファイルにそれらの周波数を設定しておくことで、計算を連続して実行することができる。
【0044】
ところで、図1のシミュレーション装置は、例えば、図11に示すような情報処理装置(コンピュータ)を用いて構成される。図11の情報処理装置は、CPU(中央処理装置)91、メモリ92、入力装置93、出力装置94、外部記憶装置95、媒体駆動装置96、およびネットワーク接続装置97を備え、それらはバス98により互いに接続されている。
【0045】
メモリ92は、例えば、ROM(readonly memory)、RAM(random access memory)等を含み、処理に用いられるプログラムとデータを格納する。CPU91は、メモリ92を利用してプログラムを実行することにより、必要な処理を行う。図1の記憶部12は、メモリ92に対応し、図1の制御部14、表皮抵抗係数算出部15、および解析部16は、メモリ92に格納されたプログラムに対応する。
【0046】
入力装置93は、例えば、キーボード、ポインティングデバイス、タッチパネル等であり、ユーザからの指示や情報の入力に用いられる。出力装置94は、例えば、ディスプレイ、プリンタ、スピーカ等であり、ユーザへの問い合わせや処理結果の出力に用いられる。図1の入力部11および表示部13は、それぞれ、入力装置93および出力装置94に対応する。
【0047】
外部記憶装置95は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。情報処理装置は、この外部記憶装置95に、上述のプログラムとデータを保存しておき、必要に応じて、それらをメモリ92にロードして使用する。
【0048】
媒体駆動装置96は、可搬記録媒体99を駆動し、その記録内容にアクセスする。可搬記録媒体99としては、メモリカード、フロッピーディスク(登録商標)、CD−ROM(compact disk read only memory )、光ディスク、光磁気ディスク等、任意のコンピュータ読み取り可能な記録媒体が用いられる。ユーザは、この可搬記録媒体99に上述のプログラムとデータを格納しておき、必要に応じて、それらをメモリ92にロードして使用する。
【0049】
ネットワーク接続装置97は、LAN(local area network)やインターネット等の任意の通信ネットワークに接続され、通信に伴うデータ変換を行う。情報処理装置は、上述のプログラムとデータをネットワーク接続装置97を介して他の装置から受け取り、必要に応じて、それらをメモリ92にロードして使用する。
【0050】
図12は、図11の情報処理装置にプログラムとデータを供給することのできるコンピュータ読み取り可能な記録媒体を示している。可搬記録媒体99やサーバ100のデータベース101に保存されたプログラムとデータは、メモリ92にロードされる。このとき、サーバ100は、プログラムとデータを搬送する搬送信号を生成し、ネットワーク上の任意の伝送媒体を介して情報処理装置に送信する。そして、CPU91は、そのデータを用いてそのプログラムを実行し、必要な処理を行う。
(付記1) 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータのためのプログラムであって、
前記導体の表面に近いほど間隔が小さくなり、該表面から遠いほど間隔が大きくなるように設定された、該表面と平行な複数の面により、該導体を分割したモデルを生成し、
生成されたモデルを用いて、前記周波数に対応する前記導体の抵抗を計算し、
計算結果を出力する
処理を前記コンピュータに実行させることを特徴とするプログラム。
(付記2) 前記コンピュータは、前記複数の面の間隔が表皮の深さに応じて変化するようなモデルを生成することを特徴とする付記1記載のプログラム。
(付記3) 前記生成されたモデルを用いて、前記導体の表皮抵抗係数を計算し、得られた表皮抵抗係数を出力する処理を、さらに前記コンピュータに実行させることを特徴とする付記1記載のプログラム。
(付記4) 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータのためのプログラムであって、
前記周波数を用いて表皮の深さを計算し、
導体の表面からの深さを前記表皮の深さと分割レートの積で表したとき、該表面に近いほど間隔が小さくなり、該表面から遠いほど間隔が大きくなるような、複数の分割レートを用いて設定された、信号導体の表面と平行な複数の面により、該信号導体を縦横に分割し、該複数の分割レートを用いて設定された、グラウンド導体の表面と平行な複数の面により、該グラウンド導体を縦に分割し、さらに、該信号導体と該グラウンド導体の距離に基づいて設定された複数の面により、該グラウンド導体を横に分割したモデルを生成し、
生成されたモデルを用いて、前記周波数に対応する前記信号導体の抵抗を計算し、
計算結果を出力する
処理を前記コンピュータに実行させることを特徴とするプログラム。
(付記5) 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記導体の表面に近いほど間隔が小さくなり、該表面から遠いほど間隔が大きくなるように設定された、該表面と平行な複数の面により、該導体を分割したモデルを生成し、
生成されたモデルを用いて、前記周波数に対応する前記導体の抵抗を計算し、
計算結果を出力する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能な記録媒体。
(付記6) 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータにプログラムを搬送する搬送信号であって、該プログラムは、
前記導体の表面に近いほど間隔が小さくなり、該表面から遠いほど間隔が大きくなるように設定された、該表面と平行な複数の面により、該導体を分割したモデルを生成し、
生成されたモデルを用いて、前記周波数に対応する前記導体の抵抗を計算し、
計算結果を出力する
処理を前記コンピュータに実行させることを特徴とする搬送信号。
(付記7) 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求める計算方法であって、
前記導体の表面に近いほど間隔が小さくなり、該表面から遠いほど間隔が大きくなるように、該表面と平行な複数の面を設定し、
前記複数の面により前記導体を分割したモデルを生成し、
生成されたモデルを用いて、前記周波数に対応する前記導体の抵抗を計算することを特徴とする計算方法。
(付記8) 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求める処理装置であって、
前記導体の表面に近いほど間隔が小さくなり、該表面から遠いほど間隔が大きくなるように設定された、該導体の表面と平行な複数の面により、該導体を分割したモデルを生成する手段と、
生成されたモデルを用いて、前記周波数に対応する前記導体の抵抗を計算する手段と、
計算結果を出力する手段と
を備えることを特徴とする処理装置。
【0051】
【発明の効果】
本発明によれば、表皮効果を考慮したシミュレーションにおいて、導体内の電流の流れる部分の計算精度を保ちつつ、電流の流れない部分の計算を簡略化することができる。したがって、導体の抵抗および表皮抵抗係数を精度良く高速に求めることが可能になる。
【図面の簡単な説明】
【図1】本発明のシミュレーション装置の原理図である。
【図2】表皮抵抗係数計算処理のフローチャートである。
【図3】第1の導体モデルを示す図である。
【図4】第2の導体モデルを示す図である。
【図5】第3の導体モデルを示す図である。
【図6】第4の導体モデルを示す図である。
【図7】信号導体の分割方法を示す図である。
【図8】GND導体の第1の分割方法を示す図である。
【図9】GND導体の第2の分割方法を示す図である。
【図10】GND導体の第3の分割方法を示す図である。
【図11】情報処理装置の構成図である。
【図12】記録媒体を示す図である。
【符号の説明】
11 入力部
12 記憶部
13 表示部
14 制御部
15 表皮抵抗係数算出部
16 解析部
17、98 バス
21、31、32、42、52、53、61、71、72、81、82 信号導体
22、33、41、43、51、54、62、73、83 GND導体
91 CPU
92 メモリ
93 入力装置
94 出力装置
95 外部記憶装置
96 媒体駆動装置
97 ネットワーク接続装置
99 可搬記録媒体
100 サーバ
101 データベース

Claims (7)

  1. 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータのためのプログラムであって、
    複数の導体の各々について該導体の表面からの深さが浅いほど間隔が小さくなり、該導体の表面からの深さが深いほど間隔が大きくなるように設定された、該表面と平行な複数の面により、該導体内部を分割したモデルを生成し、
    前記モデルは、前記導体内部の分割された領域のうち、縦横比が所定の条件を満たしていないものについては、前記コンピュータにより該所定の条件を満たすようにさらに分割し、
    生成されたモデルを用いて、前記周波数に対応する前記複数の導体のうち一つの抵抗を計算し、計算結果を出力する処理を前記コンピュータに実行させることを特徴とするプログラム。
  2. 前記生成されたモデルを用いて、前記導体の表皮抵抗係数を計算し、得られた表皮抵抗係数を出力する処理を、さらに前記コンピュータに実行させることを特徴とする請求項1記載のプログラム。
  3. 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求めるコンピュータのためのプログラムであって、
    前記周波数を用いて信号導体の表皮の深さを計算し、
    該信号導体の表面からの深さを前記表皮の深さと分割レートの積で表したとき、該信号導体の表面からの深さが浅いほど間隔が小さくなり、該信号導体の表面からの深さが深いほど間隔が大きくなるような、複数の分割レートを用いて設定された、該信号導体の表面と平行な複数の面により、該信号導体内部を縦横に分割し、該複数の分割レートを用いて設定された、グラウンド導体の表面と平行な複数の面により、該グラウンド導体内部を縦に分割し、さらに、該信号導体と該グラウンド導体の距離に基づいて設定された複数の面により、該グラウンド導体内部を横に分割したモデルを生成し、
    生成されたモデルを用いて、前記周波数に対応する前記信号導体および前記グラウンド導体の抵抗を計算し、
    計算結果を出力する処理を前記コンピュータに実行させることを特徴とするプログラム。
  4. 前記モデルは、前記信号導体および前記グラウンド導体内部の分割された領域のうち、縦横比が所定の条件を満たしていないものについては、前記コンピュータにより該所定の条件を満たすようにさらに分割して作成されることを特徴とする、請求項に記載のプログラム。
  5. 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求める計算方法であって、
    コンピュータが、複数の導体の各々について該導体の表面からの深さが浅いほど間隔が小さくなり、該導体の表面からの深さが深いほど間隔が大きくなるように設定された、該表面と平行な複数の面により、該導体内部を分割したモデルを生成し、
    前記モデルは、前記導体内部の分割された領域のうち、縦横比が所定の条件を満たしていないものについては、該コンピュータにより該所定の条件を満たすようにさらに分割し、
    該コンピュータが記憶部に該生成されたモデルを格納し、
    該生成されたモデルを用いて、該コンピュータが前記周波数に対応する前記導体の抵抗を計算することを特徴とする計算方法。
  6. 与えられた信号の周波数に応じて、表皮効果を考慮した導体の抵抗を求める計算方法であって、
    コンピュータが前記周波数を用いて信号導体の表皮の深さを計算し、
    該コンピュータが、該信号導体の表面からの深さを前記表皮の深さと分割レートの積で表したとき、該信号導体の表面からの深さが浅いほど間隔が小さくなり、該信号導体の表面からの深さが深いほど間隔が大きくなるような、複数の分割レートを用いて設定された、信号導体の表面と平行な複数の面により、該信号導体内部を縦横に分割し、該複数の分割レートを用いて設定された、グラウンド導体の表面と平行な複数の面により、該グラウンド導体内部を縦に分割し、さらに、該信号導体と該グラウンド導体の距離に基づいて設定された複数の面により、該グラウンド導体内部を横に分割したモデルを生成し、
    該コンピュータが記憶部に該生成されたモデルを格納し、
    該生成されたモデルを用いて、該コンピュータが前記周波数に対応する前記信号導体および前記グラウンド導体の抵抗を計算することを特徴とする計算方法。
  7. 前記モデルは、前記信号導体および前記グラウンド導体内部の分割された領域のうち、縦横比が所定の条件を満たしていないものについては、該コンピュータにより該所定の条件を満たすようにさらに分割して作成されることを特徴とする、請求項に記載の計算方法。
JP2001330770A 2001-10-29 2001-10-29 表皮効果を考慮した導体抵抗を計算するプログラムおよび方法 Expired - Fee Related JP4246941B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001330770A JP4246941B2 (ja) 2001-10-29 2001-10-29 表皮効果を考慮した導体抵抗を計算するプログラムおよび方法
US10/052,511 US7035783B2 (en) 2001-10-29 2002-01-23 Program and method calculating resistance of a conductor in consideration of a skin effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001330770A JP4246941B2 (ja) 2001-10-29 2001-10-29 表皮効果を考慮した導体抵抗を計算するプログラムおよび方法

Publications (2)

Publication Number Publication Date
JP2003132112A JP2003132112A (ja) 2003-05-09
JP4246941B2 true JP4246941B2 (ja) 2009-04-02

Family

ID=19146446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001330770A Expired - Fee Related JP4246941B2 (ja) 2001-10-29 2001-10-29 表皮効果を考慮した導体抵抗を計算するプログラムおよび方法

Country Status (2)

Country Link
US (1) US7035783B2 (ja)
JP (1) JP4246941B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334775A (ja) 2006-06-16 2007-12-27 Fujitsu Ltd 回路解析装置、回路解析方法および回路解析プログラム
JP5957748B2 (ja) * 2011-03-11 2016-07-27 国立大学法人信州大学 コイルの交流抵抗計算方法
US8595663B1 (en) 2012-11-30 2013-11-26 International Business Machines Corporation Method, system, and program storage device for modeling contact bar resistance
US10690801B2 (en) 2015-07-10 2020-06-23 Halliburton Energy Services, Inc. Skin effect correction for focused electrode devices based on analytical model

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210691A (en) * 1990-05-08 1993-05-11 Schlumberger Technology Corporation Method and apparatus for producing a more accurate resistivity log from data recorded by an induction sonde in a borehole
US5698982A (en) * 1996-03-18 1997-12-16 Computalog Research, Inc. Method and system for skin effect correction in a multiple transmit frequency induction logging system
US5946211A (en) * 1997-02-28 1999-08-31 The Whitaker Corporation Method for manufacturing a circuit on a circuit substrate
GB9706154D0 (en) * 1997-03-25 1997-05-14 Philips Electronics Nv Circuit simulator
JP2000101097A (ja) 1998-09-18 2000-04-07 Fujitsu Ltd 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル

Also Published As

Publication number Publication date
US7035783B2 (en) 2006-04-25
JP2003132112A (ja) 2003-05-09
US20030083853A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
US7930652B2 (en) Timing circuit CAD
US20110082681A1 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
JP2564344B2 (ja) 半導体集積回路の設計方式
JP4450751B2 (ja) メッシュモデル作成方法、シミュレーション装置及びプログラム
JP5407632B2 (ja) プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
US20040225485A1 (en) Numerically modeling inductive circuit elements
US6330704B1 (en) Method and apparatus for three dimensional interconnect analysis
JP4780342B2 (ja) 半導体集積回路の電源モデル作成方法、装置、およびプログラム
JP4246941B2 (ja) 表皮効果を考慮した導体抵抗を計算するプログラムおよび方法
JP4401135B2 (ja) 解析モデル作成装置
JP2010262338A (ja) 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム
US9507906B2 (en) Metal interconnect modeling
JP4803127B2 (ja) 差動線路emi解析システム、差動線路emi解析方法およびプログラム
US7296253B2 (en) Method and apparatus to generate a wiring harness layout
US9317638B1 (en) Polymorphic circuit simulation system
JP4233513B2 (ja) 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体
JP4678027B2 (ja) 集積回路装置の評価装置、評価方法及び評価プログラム
US7313509B2 (en) Simulation method and apparatus, and computer-readable storage medium
CN108507563A (zh) 巡航路径生成方法及装置
CN104978441A (zh) 电路布局方法及电路布局装置
JPWO2012101700A1 (ja) UI(UserInterface)作成支援装置、UI作成支援方法及びプログラム
JPH1185819A (ja) 部品配置装置
JP4931643B2 (ja) 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法
JP2021071744A (ja) 情報処理装置、情報処理方法、および情報処理システム
JP4056613B2 (ja) 集積回路設計方法及び集積回路設計支援装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070918

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees