JP4233513B2 - 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 - Google Patents
解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 Download PDFInfo
- Publication number
- JP4233513B2 JP4233513B2 JP2004321082A JP2004321082A JP4233513B2 JP 4233513 B2 JP4233513 B2 JP 4233513B2 JP 2004321082 A JP2004321082 A JP 2004321082A JP 2004321082 A JP2004321082 A JP 2004321082A JP 4233513 B2 JP4233513 B2 JP 4233513B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- information
- analysis
- magnitude
- information representing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
- G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
ができないという問題点がある。
Claims (9)
- 基板および配線を構成する材料の物性を表わす情報、前記材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに前記複数の素子および前記複数の素子同士をつなぐ配線を表わす情報を受付けるための受付手段と、
前記物性を表わす情報および前記配置を表わす情報に基づいて、電磁界解析領域を分割したセルに前記物性を表わす情報を対応付けた電磁界解析副問題を作成する手段と、
前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するための分割手段と、
前記複数の情報および前記複数の素子の電気的な特性を表わす情報に基づいて、各前記素子と各前記素子がつながる配線と各前記素子の電気的な特性を表わす情報とを各々含む複数の回路解析副問題を作成する手段と、
所定の同期タイミングごとに制御情報を送る制御情報送信手段と、
前記電磁界解析副問題に基づいて、前記素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、前記物性を表わす情報、および前記配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出するための第1の算出手段と、
電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換するための変換手段と、
前記複数の回路解析副問題に基づいて、前記第1の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかから前記変換手段が変換した電流値および電圧値のいずれか、前記分割手段が分割した複数の情報のいずれか、ならびに前記電気的な特性を表わす情報を用いて、前記分割手段が分割した複数の情報のいずれかが表わす素子について、前記予め定められた時点の電流値および電圧値のいずれかを算出するための第2の算出手段とを備え、
前記変換手段は、前記制御情報に応じて、前記第2の算出手段が算出した電流値および電圧値のいずれかを、電界の大きさおよび磁界の大きさに変換し、また、前記制御情報に応じて、前記第1の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかを、電流値および電圧値に変換し、
前記第1の算出手段は、前記制御情報に基づいて、前記同期タイミングまで電界の大きさおよび磁界の大きさのいずれかを計算し、
前記第2の算出手段は、前記制御情報に基づいて、前記同期タイミングまで電流値および電圧値のいずれかを計算する、解析装置。 - 前記第2の算出手段は、修正節点解析法により前記電流値および電圧値のいずれかを算出するための手段を含む、請求項1に記載の解析装置。
- 前記分割手段は、前記素子がつながる配線を表わす情報が前記素子ごとに異なるように、前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するための手段を含む、請求項1に記載の解析装置。
- 前記複数の情報に分割するための手段は、前記素子がつながる配線を表わす情報が前記配線の位置を表す情報を含むことにより、前記素子がつながる配線を表わす情報が前記素子ごとに異なるように、前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するための手段を含む、請求項1に記載の解析装置。
- 前記第1の算出手段は、有限差分時間領域法により前記電界の大きさおよび磁界の大きさのいずれかを算出するための手段を含む、請求項1に記載の解析装置。
- 前記第2の算出手段は、
前記複数の素子それぞれについて、ニュートン反復法を利用するか否かを判断するための判断手段と、
前記判断手段が前記ニュートン反復法を利用すると判断した素子について、前記ニュートン反復法を利用して前記電流値および電圧値のいずれかを算出するための手段とを含む、請求項1に記載の解析装置。 - 前記第1の算出手段および第2の算出手段は、それぞれ別個の少なくとも1台以上の計算機を含む、請求項1に記載の解析装置。
- 基板および配線を構成する材料の物性を表わす情報、前記材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに前記複数の素子および前記複数の素子同士をつなぐ配線を表わす情報を受付ける受付ステップと、
前記物性を表わす情報および前記配置を表わす情報に基づいて、電磁界解析領域を分割したセルに前記物性を表わす情報を対応付けた電磁界解析副問題を作成するステップと、
前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するステップと、
前記複数の情報および前記複数の素子の電気的な特性を表わす情報に基づいて、各前記素子と各前記素子がつながる配線と各前記素子の電気的な特性を表わす情報とを各々含む複数の回路解析副問題を作成するステップと、
所定の同期タイミングごとに制御情報を送るステップと、
前記電磁界解析副問題に基づいて、前記素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、前記物性を表わす情報、および前記配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを、前記制御情報に基づいて、前記同期タイミングまで計算する第1の算出ステップと、
前記制御情報に応じて、前記第2の算出手段が算出した電流値および電圧値のいずれかを、電界の大きさおよび磁界の大きさに変換し、また、前記制御情報に応じて、前記第1の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかを、電流値および電圧値に変換する変換ステップと、
前記複数の回路解析副問題に基づいて、前記第1の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかから前記変換手段が変換した電流値および電圧値のいずれか、前記分割手段が分割した複数の情報のいずれか、ならびに前記電気的な特性を表わす情報を用いて、前記分割手段が分割した複数の情報のいずれかが表わす素子について、前記予め定められた時点の電流値および電圧値のいずれかを、前記制御情報に基づいて、前記同期タイミングまで計算する第2の算出ステップとを含む各ステップをコンピュータに実行させるための解析プログラム。 - 基板および配線を構成する材料の物性を表わす情報、前記材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに前記複数の素子および前記複数の素子同士をつなぐ配線を表わす情報を受付ける受付ステップと、
前記物性を表わす情報および前記配置を表わす情報に基づいて、電磁界解析領域を分割したセルに前記物性を表わす情報を対応付けた電磁界解析副問題を作成するステップと、
前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するステップと、
前記複数の情報および前記複数の素子の電気的な特性を表わす情報に基づいて、各前記素子と各前記素子がつながる配線と各前記素子の電気的な特性を表わす情報とを各々含む複数の回路解析副問題を作成するステップと、
所定の同期タイミングごとに制御情報を送るステップと、
前記電磁界解析副問題に基づいて、前記素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、前記物性を表わす情報、および前記配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを、前記制御情報に基づいて、前記同期タイミングまで計算する第1の算出ステップと、
前記制御情報に応じて、前記第2の算出手段が算出した電流値および電圧値のいずれかを、電界の大きさおよび磁界の大きさに変換し、また、前記制御情報に応じて、前記第1の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかを、電流値および電圧値に変換する変換ステップと、
前記複数の回路解析副問題に基づいて、前記第1の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかから前記変換手段が変換した電流値および電圧値のいずれか、前記分割手段が分割した複数の情報のいずれか、ならびに前記電気的な特性を表わす情報を用いて、前記分割手段が分割した複数の情報のいずれかが表わす素子について、前記予め定められた時点の電流値および電圧値のいずれかを、前記制御情報に基づいて、前記同期タイミングまで計算する第2の算出ステップとを含む各ステップをコンピュータに実行させるための解析プログラムを記録したコンピュータ読取可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004321082A JP4233513B2 (ja) | 2004-11-04 | 2004-11-04 | 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 |
US11/267,399 US7236895B2 (en) | 2004-11-04 | 2005-11-03 | Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004321082A JP4233513B2 (ja) | 2004-11-04 | 2004-11-04 | 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006133994A JP2006133994A (ja) | 2006-05-25 |
JP4233513B2 true JP4233513B2 (ja) | 2009-03-04 |
Family
ID=36263146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004321082A Active JP4233513B2 (ja) | 2004-11-04 | 2004-11-04 | 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7236895B2 (ja) |
JP (1) | JP4233513B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4562463B2 (ja) * | 2004-09-02 | 2010-10-13 | シャープ株式会社 | 分散電磁界解析装置および分割電磁界解析方法 |
JP4790816B2 (ja) * | 2005-12-19 | 2011-10-12 | シノプシス, インコーポレイテッド | 並列マルチレート回路シミュレーション |
JP2008015841A (ja) * | 2006-07-06 | 2008-01-24 | Nec Electronics Corp | 回路解析方法、及び回路解析プログラム、回路シミュレーション装置 |
WO2008081544A1 (ja) * | 2006-12-28 | 2008-07-10 | Fujitsu Limited | シミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体 |
JP4484914B2 (ja) | 2007-10-16 | 2010-06-16 | シャープ株式会社 | シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体 |
JP2009157623A (ja) | 2007-12-26 | 2009-07-16 | Nec Electronics Corp | 回路シミュレーションのためのシステムと方法 |
JP5071244B2 (ja) * | 2008-01-23 | 2012-11-14 | 富士通株式会社 | シミュレーションプログラム、該プログラムを記録した記録媒体、シミュレーション装置、およびシミュレーション方法 |
JP2010262338A (ja) * | 2009-04-30 | 2010-11-18 | Fujitsu Ltd | 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム |
CN104809321A (zh) * | 2013-12-31 | 2015-07-29 | 中国航空工业集团公司沈阳飞机设计研究所 | 一种基于细节疲劳额定值的高机动飞机寿命分析方法 |
USD943018S1 (en) | 2020-12-04 | 2022-02-08 | Shenzhen Qishi Technology Co., Ltd. | Background support stand |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6714000B2 (en) * | 1999-06-14 | 2004-03-30 | Genscape, Inc. | Method for monitoring power and current flow |
JP3856374B2 (ja) | 2002-01-29 | 2006-12-13 | ソニー株式会社 | 情報処理装置および方法、記録媒体、並びにプログラム |
JP3860514B2 (ja) | 2002-07-19 | 2006-12-20 | ソニー株式会社 | 回路解析システム及びその解析方法 |
-
2004
- 2004-11-04 JP JP2004321082A patent/JP4233513B2/ja active Active
-
2005
- 2005-11-03 US US11/267,399 patent/US7236895B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7236895B2 (en) | 2007-06-26 |
JP2006133994A (ja) | 2006-05-25 |
US20060095218A1 (en) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ruehli et al. | Circuit oriented electromagnetic modeling using the PEEC techniques | |
US6631502B2 (en) | Method of analyzing integrated circuit power distribution in chips containing voltage islands | |
JP4484914B2 (ja) | シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体 | |
US7236895B2 (en) | Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon | |
US7467077B2 (en) | Mesh model creating method, simulation apparatus and computer-readable storage medium | |
CN108629066A (zh) | 用于开发和优化电子器件的电子架构设计的方法和计算机系统 | |
JP2000090143A (ja) | 時間変化系をモデル化する装置および方法 | |
Gu et al. | Model reduction via projection onto nonlinear manifolds, with applications to analog circuits and biochemical systems | |
Sadrossadat et al. | Nonlinear electronic/photonic component modeling using adjoint state-space dynamic neural network technique | |
US7444604B2 (en) | Apparatus and methods for simulation of electronic circuitry | |
US9471733B1 (en) | Solving a circuit network in multicore or distributed computing environment | |
US9507906B2 (en) | Metal interconnect modeling | |
US8336014B1 (en) | Computationally efficient modeling and simulation of large scale systems | |
JP4644740B2 (ja) | シミュレーションシステム、およびシミュレーションプログラム | |
US20220405455A1 (en) | Methods and systems for congestion prediction in logic synthesis using graph neural networks | |
Budak et al. | Joint optimization of sizing and layout for AMS designs: Challenges and opportunities | |
Li et al. | Electronic design automation using a unified optimization framework | |
US20050251377A1 (en) | Circuit and electromagnetic simulator system and method | |
Janssen et al. | The nanoCOPS project on algorithms for nanoelectronic coupled problems solutions | |
Yaseri et al. | A four‐stage yield optimization technique for analog integrated circuits using optimal computing budget allocation and evolutionary algorithms | |
JP2009276822A (ja) | 半導体デバイス設計支援装置及び半導体デバイス設計支援方法 | |
Hao et al. | Symbolic moment computation for statistical analysis of large interconnect networks | |
Dolatsara | Efficient multidimensional uncertainty quantification of high speed circuits using advanced polynomial chaos approaches | |
JP4637799B2 (ja) | 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、および電磁界回路連携解析装置 | |
JP2007183878A (ja) | 電磁界回路連携解析プログラム、記録媒体、解析方法、および解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4233513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |