JP4644740B2 - シミュレーションシステム、およびシミュレーションプログラム - Google Patents

シミュレーションシステム、およびシミュレーションプログラム Download PDF

Info

Publication number
JP4644740B2
JP4644740B2 JP2008552002A JP2008552002A JP4644740B2 JP 4644740 B2 JP4644740 B2 JP 4644740B2 JP 2008552002 A JP2008552002 A JP 2008552002A JP 2008552002 A JP2008552002 A JP 2008552002A JP 4644740 B2 JP4644740 B2 JP 4644740B2
Authority
JP
Japan
Prior art keywords
circuit
analysis
data
electromagnetic field
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008552002A
Other languages
English (en)
Other versions
JPWO2008081544A1 (ja
Inventor
淳 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008081544A1 publication Critical patent/JPWO2008081544A1/ja
Application granted granted Critical
Publication of JP4644740B2 publication Critical patent/JP4644740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明は、FDTD法による電磁界解析とSPICEなどによる回路解析を融合したシミュレーションを行うシミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録したコンピュータ読み取り可能な記録媒体に関するものである。特に、PCクラスタやグリッドコンピューティング環境などのように複数のコンピュータを使用したり、コンピュータ内の複数のCPUを使用して、上述したシミュレーションを並列処理で行うシミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
電磁界の過渡的な挙動をコンピュータを使った数値シミュレーションによって解析する方法の1つに、FDTD(Finite Difference Time Domain、有限差分時間領域)法がある。また、SPICE(Simulation Program with Integrated Circuit Emphasis)などの回路解析プログラムをコンピュータで実行することにより、回路の過渡的な挙動を数値シミュレーションによって解析する方法がある。
さらに、電磁界解析と回路解析を融合した数値シミュレーション方法(以下、融合シミュレーション法とする)が提案されている。融合シミュレーション方法は、回路素子の特性とその周囲の電磁界現象を統一的に解析できるので、回路中を伝搬する高周波信号の解析に非常に有用である。
本出願人は、先に、融合シミュレーション法を実行するシミュレーション装置に関する提案をしている(例えば、特許文献1参照。)。この提案では、FDTD法のセルに回路の外部端子を割り当てたセル(以下、回路セルとする)の電界および磁界を、それぞれ、回路端子に接続された等価回路の電圧および電流に対応させることによって、電磁界解析と回路解析の連携が図られている。この提案によれば、少ない計算量で安定した解を得ることができるという効果が得られる。
しかし、単一のCPU(演算処理装置)を有する1台のコンピュータを用いて従来の融合シミュレーション法を行う場合には、解析領域がハードディスクやメモリの容量などの計算資源によって制約されてしまう。また、計算時間もCPUやメモリの動作速度によりほぼ決まってしまう。
従って、より大きな領域の解析を高速で行うには、複数のCPUによる並列処理が望ましい。そこで、従来の融合シミュレーション法の解析精度を低下させることなく、1台のコンピュータでは解析困難であるような大きな領域の解析を2台以上の複数のコンピュータを用いた並列処理によって効率よく、短時間で行うシステムが提案されている(例えば、特許文献2参照。)。
以下、コンピュータとCPUを総称して処理装置と呼ぶ。また、以下の説明において、混同を避けるため、名称が同じでも物理的に異なる構成については、その名称の後に単一または連続したアルファベット(AやAaなど)を付記して、区別する。
図11は、従来の並列処理による融合シミュレーション法において分割された解析領域の構成を示す図である。図11に示す例では、プリント基板1は、分割境界2により、電磁界解析領域H3と電磁界解析領域J4に分割されている。そして、回路部F5および回路部G6は、それぞれ、電磁界解析領域H3および電磁界解析領域J4の閉じられた空間内に配置されている。回路部F5および回路部G6は、LSI等の回路素子で構成されている。
図12は、従来の並列処理による融合シミュレーション法を行うシミュレーションシステムの構成を示す図である。図11に示す解析領域の構成に対して、図12に示すように、処理装置A11、処理装置B12、処理装置D13および処理装置E14は、それぞれ、電磁界解析領域H3に対する電磁界解析、電磁界解析領域J4に対する電磁界解析、回路部F5に対する回路解析、および回路部G6に対する回路解析を担当する。
処理装置A11と処理装置B12の間では、磁界データ(H)と電界データ(E)の受け渡しが行われる。処理装置A11と処理装置D13の間、および処理装置B12と処理装置E14の間では、それぞれ、容量データ(C)と電流データ(I)と電圧データ(V)の受け渡しが行われる。一方、処理装置D13と処理装置E14の間では、データの受け渡しが発生しない。これは、図11に示すように、回路部F5および回路部G6が、それぞれ、電磁界解析領域H3および電磁界解析領域J4の閉じられた空間内に配置されているからである。
図13は、電流源法を用いた回路部の等価回路の構成を示す図である。図13に示すように、等価回路21は、回路モデル部22の両極の間に接続された電流源23と、この電流源23と並列に接続されたコンデンサ24により表される。処理装置D13の回路解析部Da15および処理装置E14の回路解析部Ea16は、この等価回路21に基づいて、例えば、SPICEによる回路解析を行い、回路モデル部22の両極に印加される電圧Vを求める。
特開平11−153634号公報 特開2004−54642号公報
しかしながら、上述した従来の並列処理による融合シミュレーション法において、空間分割によって、回路部が複数の電磁界解析領域に跨がってしまうと、回路部の、一方の電磁界解析領域に含まれる部分の回路解析を行う際に、他方の電磁界解析領域に含まれる部分の電流と電圧のデータが不足する。そのため、回路解析を行うことができなくなってしまう。
これを回避するには、図11に示すように、閉じられた電磁界解析領域内に回路部が配置されるように、プリント基板を分割する必要がある。しかし、実際のプリント基板には、多くの回路部品が複雑に入り組んで配置されるため、プリント基板をそのように分割することは極めて困難である。つまり、近時のように、多数のLSIがプリント基板に搭載されていると、シミュレーションを行うことができないという問題点がある。
本発明は、上記に鑑みてなされたものであって、FDTD法の空間分割により回路部が複数の電磁界解析領域に跨がる場合に、並列処理による融合シミュレーション法を効率よく行うことができるシミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、以下の特徴を有する。すなわち、解析対象領域を複数の電磁界解析領域に分割し、電磁界解析手段としての機能を有する複数の処理装置を用いた並列処理によって、それら複数の電磁界解析領域に対する電磁界解析を行う。また、回路解析手段としての機能を有する処理装置によって、前記解析対象領域に含まれる回路部に対する回路解析を行う。
さらに、電磁界解析を行う処理装置と回路解析を行う処理装置との間のデータの受け渡しを行う集約手段としての機能を有する処理装置を設け、この処理装置に、電磁界解析を行う複数の処理装置から、回路解析に必要なデータを集約し、集約したデータを、回路解析を行う処理装置へ渡す。また、集約手段としての機能を有する処理装置に、回路解析を行う処理装置から、電磁界解析に必要なデータを集約し、集約したデータを、電磁界解析を行う処理装置へ渡す。
この発明によれば、電磁界解析手段により得られたデータは、集約手段を経由して回路解析手段に渡される。また、回路解析手段により得られたデータは、集約手段を経由して電磁界解析手段に渡される。従って、空間分割によって回路部が複数の電磁界解析領域に跨がっても、回路解析手段は、回路部を分割しないで、回路解析を行うことができる。
本発明にかかるシミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体は、FDTD法の空間分割により回路部が複数の電磁界解析領域に跨がる場合でも、並列処理による融合シミュレーション法を効率よく行うことができるという効果を奏する。
図1は、この発明の実施の形態1における解析領域の構成を示す図である。 図2は、この発明の実施の形態1にかかるシミュレーションシステムの構成を示す図である。 図3は、この発明の実施の形態1にかかるシミュレーションシステムの回路セル情報テーブルの構成を示す図である。 図4は、各処理装置のハードウェア構成を示す図である。 図5は、この発明の実施の形態1にかかるシミュレーションシステムの電磁界解析を担当する処理装置の動作を説明する図である。 図6は、この発明の実施の形態1にかかるシミュレーションシステムのデータ集約を担当する処理装置の動作を説明する図である。 図7は、この発明の実施の形態1にかかるシミュレーションシステムの回路解析を担当する処理装置の動作を説明する図である。 図8は、この発明の実施の形態2における解析領域の構成を示す図である。 図9は、この発明の実施の形態2にかかるシミュレーションシステムの構成を示す図である。 図10は、この発明の実施の形態2にかかるシミュレーションシステムの回路セル情報テーブルの構成を示す図である。 図11は、従来の解析領域の構成を示す図である。 図12は、従来のシミュレーションシステムの構成を示す図である。 図13は、電流源法を用いた回路部の等価回路の構成を示す図である。
符号の説明
31 プリント基板
33,34 電磁界解析領域
35 回路部
36,37 回路ブロック
41,42,43,44,71 処理装置
45,47 電磁界解析部
55,72 回路解析部
52 回路セルデータの集約部
以下に、本発明にかかるシミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
実施の形態1
(シミュレーションシステムの構成)
図1は、実施の形態1の融合シミュレーション法において分割された解析領域の構成を示す図である。図1に示すように、実施の形態1では、プリント基板31は、分割境界32により、電磁界解析領域H33と電磁界解析領域J34に分割されている。回路部35は、電磁界解析領域H33と電磁界解析領域J34に跨がって配置されている。
プリント基板31は、解析対象領域である。電磁界解析領域H33および電磁界解析領域J34は、FDTD法などによる電磁界解析対象領域である。回路部35は、SPICEなどによる回路解析対象領域である。回路部35は、LSI等の回路素子で構成されている。
図2は、この発明の実施の形態1にかかるシミュレーションシステムの構成を示す図である。図1に示す解析領域の構成に対して、図2に示すように、処理装置A41、処理装置B42、処理装置C43および処理装置D44は、それぞれ、電磁界解析領域H33に対する電磁界解析、電磁界解析領域J34に対する電磁界解析、回路セルのデータの集約、および回路部35に対する回路解析を担当する。
処理装置A41、処理装置B42および処理装置C43は、ネットワークを介して相互にデータ通信が可能な状態に接続されている。また、処理装置D44は、処理装置C43に、ネットワークを介して相互にデータ通信が可能な状態に接続されている。
処理装置A41は、電磁界解析部Aa45および電圧値・電流値交換部Ab46を備えている。処理装置B42は、電磁界解析部Ba47および電圧値・電流値交換部Bb48を備えている。電磁界解析部Aa45および電磁界解析部Ba47は、それぞれ、電磁界解析領域Hの構造データ49および電磁界解析領域Jの構造データ50に基づいて、回路セル51の辺における電界Eと、その周囲の磁界Hとの過渡的な変化を計算する。
電圧値・電流値交換部Ab46および電圧値・電流値交換部Bb48は、それぞれ、回路セルの周りの磁界(H)を電流(I)に変換し、その電流値を処理装置C43へ渡す。また、電圧値・電流値交換部Ab46および電圧値・電流値交換部Bb48は、それぞれ、処理装置C43から渡される電圧(V)を電界(E)に変換して回路セルに設定する。
処理装置C43は、回路セルデータの集約部52を備えている。回路セルデータの集約部52は、処理装置A41および処理装置B42から等価回路の容量(C)と等価回路の電流(I)を受け取るとともに、処理装置D44から等価回路の電圧(V)を受け取り、それらを集約した回路セル情報テーブル53を作成する。
そして、回路セルデータの集約部52は、回路セルの配置・接続情報データ54に基づいて、回路セル情報テーブル53から、回路解析に必要なデータを選択して処理装置D44へ渡す。また、回路セルデータの集約部52は、回路セルの配置・接続情報データ54に基づいて、回路セル情報テーブル53から、電磁界解析部Aa45による電磁界解析に必要なデータを選択して処理装置A41に渡し、電磁界解析部Ba47による電磁界解析に必要なデータを選択して処理装置B42に渡す。
処理装置D44は、回路解析部55を備えている。回路解析部55は、回路部のネットリスト56に基づいて、ネットリストの回路方程式を解く。FDTD法の電磁界の計算方法、等価回路の電流の計算方法、等価回路の電圧から回路セルの電界を計算する方法などについては、前記特許文献1および特許文献2に詳述されているので、ここでは説明を省略する。
図3は、この発明の実施の形態1にかかるシミュレーションシステムの回路セル情報テーブルの構成を示す図である。図3に示すように、回路セル情報テーブル53では、空間内配置情報フィールド61、容量値フィールド62、電圧値フィールド63、電流値フィールド64およびネットリスト接続情報フィールド65によりレコードが構成されている。
空間内配置情報フィールド61には、回路セルの空間内における座標の情報が格納される。容量値フィールド62および電流値フィールド64には、それぞれ、処理装置A41または処理装置B42から渡される等価回路の容量値と等価回路の電流値が格納される。電圧値フィールド63には、処理装置D44から渡される等価回路の電圧値が格納される。ネットリスト接続情報フィールド65には、等価回路が接続しているネットリストの情報が格納される。
回路セルデータの集約部52は、回路セル情報テーブル53の各レコードの空間内配置情報フィールド61を参照する。回路セルデータの集約部52は、空間内配置情報フィールド61に電磁界解析領域H33内の座標が格納されているレコードについては、その電圧値フィールド63の格納値を処理装置A41に渡す。一方、空間内配置情報フィールド61に格納されている座標が電磁界解析領域J34内の座標であれば、回路セルデータの集約部52は、そのレコードの電圧値フィールド63の格納値を処理装置B42に渡す。
また、回路セルデータの集約部52は、ネットリスト接続情報フィールド65に格納されている接続先ネットリストの情報に基づいて、そのネットリストの解析を担当している処理装置D44に、そのレコードの容量値フィールド62および電流値フィールド64のそれぞれの格納値を渡す。ここでは、回路セル情報テーブル53のすべてのレコードについて、容量値フィールド62の格納値と電流値フィールド64の格納値を渡す先は、処理装置D44である。
図4は、各処理装置のハードウェア構成を示す図である。図4に示すように、処理装置A41、処理装置B42、処理装置C43および処理装置D44の各処理装置は、CPU101、ROM102、RAM103、HDD(ハードディスクドライブ)104、HD(ハードディスク)105、FDD(フレキシブルディスクドライブ)106、着脱可能な記録媒体の一例としてのFD(フレキシブルディスク)107、ディスプレイ108、I/F(インターフェース)109、キーボード110、マウス111、スキャナ112、およびプリンタ113を備えている。また、各構成部は、バス100によってそれぞれ接続されている。
ここで、CPU101は、処理装置の全体の制御を司る。ROM102は、ブートプログラムなどのプログラムを記憶している。RAM103は、CPU101のワークエリアとして使用される。HDD104は、CPU101の制御に従ってHD105に対するデータのリード/ライトを制御する。HD105は、HDD104の制御で書き込まれたデータを記憶する。
FDD106は、CPU101の制御に従ってFD107に対するデータのリード/ライトを制御する。FD107は、FDD106の制御で書き込まれたデータを記憶したり、FD107に記憶されたデータを処理装置に読み取らせたりする。
また、着脱可能な記録媒体として、FD107のほか、CD−ROM(CD−R、CD−RW)、MO、DVD(Digital Versatile Disk)、メモリーカードなどであってもよい。ディスプレイ108は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ108は、例えば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
I/F109は、通信回線を通じてインターネットなどのネットワーク114に接続され、このネットワーク114を介して他の装置に接続される。そして、I/F109は、ネットワーク114と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F109には、例えばモデムやLANアダプタなどを採用することができる。
キーボード110は、文字、数字、各種指示などの入力のためのキーを備え、データの入力を行う。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス111は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などを行う。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ112は、画像を光学的に読み取り、処理装置内に画像データを取り込む。なお、スキャナ112は、OCR機能を持たせてもよい。また、プリンタ113は、画像データや文書データを印刷する。プリンタ113には、例えば、レーザプリンタやインクジェットプリンタを採用することができる。
前記電磁界解析部Aa45、電圧値・電流値交換部Ab46、電磁界解析部Ba47、電圧値・電流値交換部Bb48、回路セルデータの集約部52および回路解析部55は、具体的には、例えば、図4に示すROM102、RAM103、HD105などの記録媒体に記録されたプログラムを、CPU101が実行することによって、またはI/F109によって、その機能を実現する。また、前記回路セル情報テーブル53は、図4に示すRAM103やHD105などの記録媒体に作成される。
(シミュレーションシステムの動作)
図5は、この発明の実施の形態1にかかるシミュレーションシステムの電磁界解析を担当する処理装置の動作を説明する図である。図5に示すように、処理装置A41および処理装置B42の電磁界解析処理が開始されると、まず、処理装置A41は、電磁界解析領域Hの構造データ49を読み込む。同様に、処理装置B42は、電磁界解析領域Jの構造データ50を読み込む(ステップS1)。
次いで、処理装置A41は、電磁界解析領域H33に含まれる回路セル51の等価回路の容量を計算し、その値(等価回路容量)を処理装置C43の回路セルデータの集約部52へ送信する。また、同様に、処理装置B42は、電磁界解析領域J34に含まれる回路セル51の等価回路の容量を計算し、その値(等価回路容量)を回路セルデータの集約部52へ送信する(ステップS2)。そして、処理装置A41および処理装置B42は、電磁界を初期化する(ステップS3)。
次いで、電磁界解析部Aa45および電磁界解析部Ba47は、磁界を計算し(ステップS4)、境界部の磁界を交換する(ステップS5)。ここまでで、全空間内の磁界配置が確定する。従って、電圧値・電流値交換部Ab46は、電磁界解析領域H33に含まれる回路セル51の周りの磁界を回路セルの等価電流に変換する。同様に、電圧値・電流値交換部Bb48は、電磁界解析領域J34に含まれる回路セル51の周りの磁界を回路セルの等価電流に変換する(ステップS6)。
次いで、処理装置A41および処理装置B42は、電圧値・電流値交換部Ab46および電圧値・電流値交換部Bb48により得た等価電流の値を処理装置C43の回路セルデータの集約部52へ送信する(ステップS7)。そして、電磁界解析部Aa45および電磁界解析部Ba47は、電界を計算して解析する(ステップS8)。
電界の解析が終了すると、処理装置A41および処理装置B42は、回路セルデータの集約部52に対して回路セルの電圧値を要求する。処理装置A41および処理装置B42は、電圧値の要求に対する応答として、回路セルデータの集約部52から対応する電圧値を受信する(ステップS9)。そして、電圧値・電流値交換部Ab46および電圧値・電流値交換部Bb48は、それぞれが受信した電圧値を回路セルの電界に変換し、それを回路セルに設定する(ステップS10)。
電磁界解析部Aa45および電磁界解析部Ba47は、それぞれが担当する電磁界解析領域内のすべての回路セルの電界を設定した後、境界部の電界を交換する(ステップS11)。ここまでで、ある時刻における全空間内の電界が確定する。次いで、処理装置A41および処理装置B42は、電磁界解析の終了時刻であるか否かを判定する(ステップS12)。
その結果、終了時刻であれば(ステップS12:Yes)、処理装置A41および処理装置B42は、図5に示す一連の電磁界解析処理を終了する。一方、終了時刻でなければ(ステップS12:No)、時刻を進め(ステップS13)、終了時刻に到達するまで、ステップS4以降の処理を繰り返す。
図6は、この発明の実施の形態1にかかるシミュレーションシステムのデータ集約を担当する処理装置の動作を説明する図である。図6に示すように、処理装置C43のデータ集約処理が開始されると、まず、処理装置C43は、回路セルの配置・接続情報データ54を読み込み、回路セル情報として、回路セルの空間内の配置データと回路ネット内の接続情報を取得する(ステップS21)。
そして、回路セルデータの集約部52は、予め用意された回路セル情報テーブル53の各フィールドに回路セルの空間内の配置データおよび回路ネット内の接続情報を格納し、回路セル情報テーブル53を作成する(ステップS22)。その後、回路セルデータの集約部52は、前記ステップS2において処理装置A41および処理装置B42から送信された等価回路の容量値を受信し、回路セル情報テーブル53にその容量値を格納する(ステップS23)。
次いで、回路セルデータの集約部52は、等価回路の容量値を処理装置D44の回路解析部55へ送信する(ステップS24)。その後、回路セルデータの集約部52は、前記ステップS7において処理装置A41の電圧値・電流値交換部Ab46および処理装置B42の電圧値・電流値交換部Bb48から送信された等価電流の値を受信し、回路セル情報テーブル53にその電流値を格納する(ステップS25)。
その後、回路セルデータの集約部52は、処理装置D44の回路解析部55から電流値の要求を受け取ると、回路セル情報テーブル53を参照し、対応する電流値を回路解析部55へ送信する(ステップS26)。その後、回路セルデータの集約部52は、回路解析部55から等価回路の電圧値を受信し、回路セル情報テーブル53にその電圧値を格納する(ステップS27)。
そして、回路セルデータの集約部52は、処理装置A41および処理装置B42から電圧値の要求を受け取ると、回路セル情報テーブル53を参照し、対応する電圧値を処理装置A41の電圧値・電流値交換部Ab46または処理装置B42の電圧値・電流値交換部Bb48へ送信する(ステップS28)。送信された電圧値は、前記ステップS9において、処理装置A41または処理装置B42により受信される。
次いで、データ集約処理の終了か否か、すなわち処理装置A41および処理装置B42での電磁界解析と、処理装置D44での回路解析が終了したか否かを判定する(ステップS29)。その結果、終了であれば(ステップS29:Yes)、処理装置C43は、図6に示す一連のデータ集約処理を終了する。一方、終了でなければ(ステップS29:No)、終了となるまで、ステップS25以降の処理を繰り返す。
図7は、この発明の実施の形態1にかかるシミュレーションシステムの回路解析を担当する処理装置の動作を説明する図である。図7に示すように、処理装置D44の回路解析処理が開始されると、まず、処理装置D44は、回路部のネットリスト56を読み込む(ステップS31)。そして、回路解析部55は、前記ステップS24において回路セルデータの集約部52から送信された等価回路の容量値を受信し(ステップS32)、回路の初期状態を計算する(ステップS33)。
次いで、回路解析部55は、回路セルデータの集約部52に対して回路セルの等価電流の値を要求する。回路解析部55は、その電流値の要求に対する応答として、前記ステップS26において回路セルデータの集約部52から送信された電流値を受信する(ステップS34)。そして、回路解析部55は、ネットリストに記述されているすべての回路セルの等価回路の電流値を受信した後に、ネットリストの回路方程式を解く(ステップS35)。
それによって、回路セルの等価回路の電圧が確定する。従って、処理装置D44は、回路セルデータの集約部52へその電圧値を送信する(ステップS36)。送信された電圧値は、前記ステップS27において、処理装置C43により受信される。
次いで、処理装置D44は、回路解析の終了時刻であるか否かを判定する(ステップS37)。その結果、終了時刻であれば(ステップS37:Yes)、処理装置D44は、図7に示す一連の回路解析処理を終了する。一方、終了時刻でなければ(ステップS37:No)、時刻を進め(ステップS38)、終了時刻に到達するまで、ステップS34以降の処理を繰り返す。
実施の形態1によれば、電磁界解析部Aa45および電磁界解析部Ba47のそれぞれで得られたデータが回路セルデータの集約部52に集約され、それらのデータが回路セルデータの集約部52から回路解析部55に渡される。従って、空間分割によって回路部35が電磁界解析領域H33と電磁界解析領域J34に跨がり、回路部35の回路端子が、分割された空間領域に分散配置される回路セルに割り当てられている場合でも、回路解析部55は、回路部35を分割しないで、回路解析を行うことができる。
また、実施の形態1によれば、並列処理による融合シミュレーション法を効率よく行うことができる。例えば、図1に示す解析領域の構成に対して、回路部35が分割境界32により分割されないように、回路部35を含む広い領域(例えば、3.5cm×3.5cm×2mm程度)を1つの領域とする。この領域に対して1台の処理装置を用いて、FDTD法により高精度に10nsの時間までの解析を行うと、4GBのメモリが必要であり、計算が終了するまで42日の時間がかかると試算される。それに対して、実施の形態1のように、例えば、その試算で用いた領域を64個に分割し、64台の処理装置を用いて並列に処理する場合には、処理装置1台あたりに必要なメモリは64MBで済み、18時間で計算が終了すると試算される。
実施の形態2
(シミュレーションシステムの構成)
図8は、実施の形態2の融合シミュレーション法において分割された解析領域の構成を示す図である。図8に示すように、実施の形態2では、回路部35が回路ブロックK36と回路ブロックL37の2つに分割されている。回路解析対象領域である回路ブロックK36と回路ブロックL37の分け方は、電磁界解析対象領域である電磁界解析領域H33と電磁界解析領域J34の分け方に依存しない。
図9は、この発明の実施の形態2にかかるシミュレーションシステムの構成を示す図である。図8に示す解析領域の構成に対して、図9に示すように、処理装置D44および処理装置E71は、それぞれ、回路ブロックK36に対する回路解析および回路ブロックL37に対する回路解析を担当する。処理装置D44および処理装置E71は、ネットワークを介して相互に、また、処理装置C43に、データ通信が可能な状態に接続されている。
処理装置C43は、処理装置D44および処理装置E71から等価回路の電圧(V)を受け取り、それらを集約した回路セル情報テーブル53を作成する。回路セルデータの集約部52は、回路セルの配置・接続情報データ54に基づいて、回路セル情報テーブル53から、処理装置D44での回路解析に必要なデータを選択して処理装置D44へ渡し、処理装置E71での回路解析に必要なデータを選択して処理装置E71へ渡す。
処理装置D44は、回路解析部Da55を備えている。回路解析部Da55は、回路ブロックKのネットリストM73に基づいて、ネットリストの回路方程式を解く。処理装置E71は、回路解析部Ea72を備えている。回路解析部Ea72は、回路ブロックLのネットリストN74に基づいて、ネットリストの回路方程式を解く。また、回路解析部Da55と回路解析部Ea72は、回路ブロックK36と回路ブロックL37の接続部分のデータ交換を行う。
図10は、この発明の実施の形態2にかかるシミュレーションシステムの回路セル情報テーブルの構成を示す図である。図10に示すように、実施の形態2では、回路セル情報テーブル53のネットリスト接続情報フィールド65に、等価回路が接続しているネットリストを判別する情報(ネットリストM、ネットリストN)が格納される。
このネットリストの判別情報があることによって、回路ブロックK36内の回路セルについては、回路セルデータの集約部52を介して、回路ブロックKのネットリストを実行している回路解析部Da55と電磁界解析部Aa45との間でデータを交換することができる。回路ブロックL37内の回路セルについても同様である。
処理装置E71のハードウェア構成は、図4に示す通りである。その他の構成は、実施の形態1と同じである。実施の形態1と同様の構成については、説明が重複するので、省略する。また、処理装置E71の動作は、図7に示す処理装置D44の回路解析処理と同じである。ただし、図7のステップS35において、回路解析部Da55と回路解析部Ea72は、それぞれがネットリストの回路方程式を解く際に、回路ブロックK36と回路ブロックL37の接続部分のデータを交換する。
実施の形態2によれば、電磁界解析部Aa45および電磁界解析部Ba47のそれぞれで得られたデータが回路セルデータの集約部52に集約され、回路セルデータの集約部52から回路解析部Da55および回路解析部Ea72に、それぞれの解析部での回路解析に必要なデータが渡される。従って、FDTD法での空間分割とは関係なく、回路部35を回路ブロックK36と回路ブロックL37に分割することができるので、信号線の少ない回路ブロック間を選んで分割することができる。
例えば、回路ブロックK36と回路ブロックL37の間のデータ通信が必要な信号線の数を数十本程度に抑えることができるので、回路解析部Da55と回路解析部Ea72の間の通信時間は、短時間で済み、ボトルネックにはならない。それに対して、図8に示す解析領域の構成に対して、回路ブロックK36と回路ブロックL37を無視して、電磁界解析領域H33と電磁界解析領域J34を分ける分割境界32で5mm×5mm程度の回路部35を分割すると、相互のデータ通信に必要な信号線の数が5万本程度になると推測される。
この場合、回路解析部Da55および回路解析部Ea72が、例えばダイアコプティクス法として知られる分割回路解析手法により回路方程式を解く過程において、回路解析部Da55と回路解析部Ea72の間で、最低でも5万個のデータを、1回のイタレーションあたり、2回やり取りする必要がある。収束するまでに1時刻あたり3回のイタレーションが行われると仮定すると、1時刻あたり30万個のデータを通信する必要がある。
データ1個あたり8バイトとすると、1時刻のデータ通信量は240万バイト(1920万ビット)となる。通信速度が平均して10Mbps程度であると仮定すると、1時刻あたりのデータ通信に約1.8秒を要すことになる。FDTD法では50fs程度の時間間隔で解析が行われる。従って、10nsの時間まで解析すると、回路解析部Da55と回路解析部Ea72の間の通信時間だけで100時間かかることになり、これが大きなボトルネックとなるため、実用的でない。
以上において本発明は、上述した実施の形態1および2に限らず、種々変更可能である。例えば、電圧値・電流値交換部Ab46および電圧値・電流値交換部Bb48を、データ集約を担当する処理装置に設けてもよいし、回路解析を担当する処理装置に設けてもよい。また、データ集約を担当する処理装置をなくし、それと同等の機能を、電磁界解析を担当する処理装置に設けてもよいし、回路解析を担当する処理装置に設けてもよい。
さらに、回路部35のネットリストが互いに接続関係のない独立した複数のネットリストからなる場合には、データ集約を担当する処理装置として、それぞれのネットリストで記述される回路に対応する複数の処理装置を設け、接続関係のない独立したネットリストごとにデータを集約するようにしてもよい。また、データ集約を担当する処理装置は、回路セルの空間内の配置情報とネットリスト内の接続情報を読み込む処理を行う代わりに、電磁界解析を担当する処理装置や回路解析を担当する処理装置との通信により、これらの情報を取得するようにしてもよい。
また、処理装置A41、処理装置B42、処理装置C43、処理装置D44および処理装置E71は、図4に示すようなコンピュータではなく、それらのうちの2つ以上が、単一の筐体内に複数のCPUが内蔵されたコンピュータの、その内蔵されたCPUであってもよい。さらに、電磁界解析を担当する処理装置の数や回路解析を担当する処理装置の数は、上述した例に限らない。

Claims (10)

  1. 解析対象領域を複数の電磁界解析領域に分割するとともに、前記解析対象領域に含まれる回路部を、回路を記述するネットリストの情報に基づいて複数の回路ブロックに分割し、相互にデータの受け渡しが可能な複数の処理手段を連携させながら、前記電磁界解析領域に対する電磁界解析と、前記回路ブロックに対する回路解析を行うシミュレーションシステムであって、
    前記電磁界解析を行う複数の電磁界解析手段と、
    前記回路解析を行う複数の回路解析手段と、
    前記回路解析手段での回路解析に必要なデータを前記電磁界解析手段から集約し、それぞれの前記回路解析手段での回路解析に必要なデータを、対応する前記回路解析手段に渡す集約手段と、
    を備えることを特徴とするシミュレーションシステム。
  2. 前記集約手段は、前記電磁界解析手段での電磁界解析に必要なデータを前記回路解析手段から受け取り、それぞれの前記電磁界解析手段での電磁界解析に必要なデータを、対応する前記電磁界解析手段に渡すことを特徴とする請求項に記載のシミュレーションシステム。
  3. 前記電磁界解析手段、前記回路解析手段および前記集約手段は、ネットワークを介して接続された複数の処理装置に分散して設けられることを特徴とする請求項に記載のシミュレーションシステム。
  4. 前記集約手段は、前記電磁界解析手段と同じ処理装置に設けられることを特徴とする請求項に記載のシミュレーションシステム。
  5. 前記集約手段は、前記回路解析手段と同じ処理装置に設けられることを特徴とする請求項に記載のシミュレーションシステム。
  6. 前記集約手段を介して前記電磁界解析手段と前記回路解析手段の間で受け渡されるデータが、FDTD法と回路解析との融合に用いられる等価回路の容量のデータと、電流のデータと、電圧のデータであり、
    前記電磁界解析手段は、電圧のデータを電界のデータに変換するとともに、磁界のデータを電流のデータに変換することを特徴とする請求項に記載のシミュレーションシステム。
  7. 前記集約手段を介して前記電磁界解析手段と前記回路解析手段の間で受け渡されるデータが、FDTD法と回路解析との融合に用いられる等価回路の容量のデータと、回路が存在するFDTD法のセルの電界のデータと、該セルの周りの磁界のデータであり、
    前記回路解析手段は、電圧のデータを電界のデータに変換するとともに、磁界のデータを電流のデータに変換することを特徴とする請求項に記載のシミュレーションシステム。
  8. 前記集約手段と前記電磁界解析手段の間で受け渡されるデータが、FDTD法と回路解析との融合に用いられる等価回路の容量のデータと、回路が存在するFDTD法のセルの電界のデータと、該セルの周りの磁界のデータであり、
    前記集約手段と前記回路解析手段の間で受け渡されるデータが、FDTD法と回路解析との融合に用いられる等価回路の容量のデータと、電流のデータと、電圧のデータであり、
    前記集約手段は、電圧のデータを電界のデータに変換するとともに、磁界のデータを電流のデータに変換することを特徴とする請求項に記載のシミュレーションシステム。
  9. 解析対象領域を複数の電磁界解析領域に分割するとともに、前記解析対象領域に含まれる回路部を、回路を記述するネットリストの情報に基づいて複数の回路ブロックに分割し、相互にデータの受け渡しが可能な複数の処理手段を連携させながら、前記電磁界解析領域に対する電磁界解析と、前記回路ブロックに対する回路解析を行うためのシミュレーションプログラムであって、
    前記電磁界解析を行う複数の電磁界解析手段、前記回路解析を行う複数の回路解析手段、前記回路解析手段での回路解析に必要なデータを前記電磁界解析手段から集約し、それぞれの前記回路解析手段での回路解析に必要なデータを、対応する前記回路解析手段に渡す集約手段、として複数の処理装置を機能させることを特徴とするシミュレーションプログラム。
  10. 前記集約手段は、前記電磁界解析手段での電磁界解析に必要なデータを前記回路解析手段から受け取り、それぞれの前記電磁界解析手段での電磁界解析に必要なデータを、対応する前記電磁界解析手段に渡すことを特徴とする請求項に記載のシミュレーションプログラム。
JP2008552002A 2006-12-28 2006-12-28 シミュレーションシステム、およびシミュレーションプログラム Expired - Fee Related JP4644740B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/326251 WO2008081544A1 (ja) 2006-12-28 2006-12-28 シミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JPWO2008081544A1 JPWO2008081544A1 (ja) 2010-04-30
JP4644740B2 true JP4644740B2 (ja) 2011-03-02

Family

ID=39588235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552002A Expired - Fee Related JP4644740B2 (ja) 2006-12-28 2006-12-28 シミュレーションシステム、およびシミュレーションプログラム

Country Status (4)

Country Link
US (1) US8060313B2 (ja)
EP (1) EP2116944A4 (ja)
JP (1) JP4644740B2 (ja)
WO (1) WO2008081544A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2642404A2 (en) 2012-03-19 2013-09-25 Fujitsu Limited Transposing apparatus, method, and program

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484914B2 (ja) 2007-10-16 2010-06-16 シャープ株式会社 シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体
JP2010262338A (ja) * 2009-04-30 2010-11-18 Fujitsu Ltd 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム
JP4952763B2 (ja) * 2009-10-07 2012-06-13 富士通株式会社 連携解析シミュレーション装置、連携解析シミュレーション方法、及び連携解析シミュレーションプログラム
US10180402B2 (en) * 2012-12-14 2019-01-15 Sri International Method and apparatus for conducting automated integrated circuit analysis
US10380292B1 (en) * 2016-04-08 2019-08-13 Cadence Design Systems, Inc. Systems and methods for finite difference time domain simulation of an electronic design

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11153634A (ja) * 1997-11-19 1999-06-08 Fujitsu Ltd シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003223426A (ja) * 2002-01-29 2003-08-08 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141312A (ja) * 1993-11-16 1995-06-02 Canon Inc 情報処理装置
JP3860514B2 (ja) 2002-07-19 2006-12-20 ソニー株式会社 回路解析システム及びその解析方法
WO2004109560A1 (ja) * 2003-06-05 2004-12-16 Fujitsu Limited 回路解析と電磁波解析との連携による電磁界強度算出装置および算出方法
JP4233513B2 (ja) * 2004-11-04 2009-03-04 シャープ株式会社 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11153634A (ja) * 1997-11-19 1999-06-08 Fujitsu Ltd シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003223426A (ja) * 2002-01-29 2003-08-08 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2642404A2 (en) 2012-03-19 2013-09-25 Fujitsu Limited Transposing apparatus, method, and program
US9424683B2 (en) 2012-03-19 2016-08-23 Fujitsu Limited Transposing apparatus, transposing method, and computer product

Also Published As

Publication number Publication date
JPWO2008081544A1 (ja) 2010-04-30
US8060313B2 (en) 2011-11-15
EP2116944A4 (en) 2014-09-03
WO2008081544A1 (ja) 2008-07-10
EP2116944A1 (en) 2009-11-11
US20090259452A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP4644740B2 (ja) シミュレーションシステム、およびシミュレーションプログラム
US8370780B2 (en) Method and system for estimating power consumption of integrated circuitry
JP2002215477A (ja) デバイス状態監視システム、デバイス状態監視処理方法及び情報記録媒体
JP2007188443A (ja) 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
US7552414B2 (en) Layout design apparatus, layout design method, and computer product
JP5785725B2 (ja) 電力見積装置、電力見積方法及びプログラム
JP4233513B2 (ja) 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体
JP5370256B2 (ja) 解析支援プログラム、解析支援装置および解析支援方法
Lee et al. iTimerM: A compact and accurate timing macro model for efficient hierarchical timing analysis
JP2006085635A (ja) タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体
JP2014182430A (ja) 設計支援装置、設計支援プログラム、および設計支援方法
JP4294000B2 (ja) クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体
JP2008234080A (ja) 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム、半導体集積回路、半導体集積回路の製造方法
JP4217204B2 (ja) タイミング例外パス検出装置、タイミング例外パス検出方法およびタイミング例外パス検出プログラム
JP4782763B2 (ja) 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法
CN104462681B (zh) 辅助干涉检查的方法
JP2008165310A (ja) 多変数モデル解析システム、方法、プログラム、およびプログラム媒体
TWI759817B (zh) 系統單晶片級電源完整性模擬系統及其方法
CN114065688A (zh) 系统单芯片级电源完整性仿真系统及其方法
JP4764687B2 (ja) 設計支援システム及び情報処理方法
JP5482175B2 (ja) 境界粒子探索システム、境界粒子探索装置、制御方法、及びプログラム
JP2009064096A (ja) 電子回路解析プログラム、電子回路解析装置および電子回路解析方法
JP2009053075A (ja) 電磁界解析装置、方法及びプログラム
JP4603961B2 (ja) 設計支援システム及び設計支援方法
JP2006252202A (ja) データ記録方法、データ記録プログラム、記録媒体、およびデータ記録装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4644740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees