JP4782763B2 - 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法 - Google Patents

解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法 Download PDF

Info

Publication number
JP4782763B2
JP4782763B2 JP2007314952A JP2007314952A JP4782763B2 JP 4782763 B2 JP4782763 B2 JP 4782763B2 JP 2007314952 A JP2007314952 A JP 2007314952A JP 2007314952 A JP2007314952 A JP 2007314952A JP 4782763 B2 JP4782763 B2 JP 4782763B2
Authority
JP
Japan
Prior art keywords
circuit
analysis
partial
current
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007314952A
Other languages
English (en)
Other versions
JP2009140172A (ja
Inventor
淳 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007314952A priority Critical patent/JP4782763B2/ja
Publication of JP2009140172A publication Critical patent/JP2009140172A/ja
Application granted granted Critical
Publication of JP4782763B2 publication Critical patent/JP4782763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、電磁界解析と回路解析とを連携した融合シミュレーションの実行を支援する解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法に関する。
通常、回路を時間領域で解析する回路解析の分野では、時間微分方程式を離散化して数値積分することによって解を求める手法が用いられる。この手法としては、たとえば、前進オイラー法などの陽的積分手法、および後退オイラー法や台形法などの陰的積分手法がある。
陽的積分手法によれば、解を求めるための計算量を少なくすることができるが、離散化する際の時間間隔を適切に選択しなければ解が発散してしまうという欠点がある。このため、一般的な回路解析に適用することは難しく、SPICEに代表される回路解析プログラムでは陰的積分手法が用いられている。
ところが、陰的積分手法では、解を求めるために連立方程式を解く必要がある。たとえば、数値的な解法では、「N×N」(N:変数の数)の行列をLU分解法などで解く必要があるため、解を求めるための計算量が増大化し、回路規模が大きくなるにつれて膨大な計算処理を要するという欠点がある。
特に、LU分解に必要な計算量はNの3乗に比例するため、大規模な回路を扱うために複数の部分回路に分割して解く手法が研究されている。代表的な手法として、回路を節点で分割する節点分割法がある。しかし、この手法で分割したとしても分割節点数をnとすると「n×n」の行列解法が必要となり、計算量が増大化するため、分割節点数をあまり大きくすることができないという欠点がある。
一方、空間を時間領域で解析する電磁界解析の分野では、マックスウェル方程式を時間領域で解くFDTD法という手法が知られている。FDTD法は、陽的積分手法の一種であるが、安定的に解を求めるための条件が確立されているため、電磁界解析に広く用いられている。
また、これら電磁界解析と回路解析とを連携して解析し、電磁波と回路との統一的な解析をおこなう融合シミュレーションが知られている(たとえば、下記特許文献1参照。)。これによれば、FDTD法と回路解析との間で電圧値および電流値のやり取りをおこなえばよく、仮にFDTD法を介して回路を分割すれば、分割節点数nに対して2n個のデータをやり取りするだけで解析を進めることができる。
つまり、複数のLSIを搭載するプリント基板の融合シミュレーションを実行する場合には、プリント基板部あるいはその一部をFDTD法などの陽的積分手法によって処理し、その領域で回路を分割し、分割された部分回路を既存の回路シミュレータを用いて処理することが望ましい。この結果、分割節点の「n×n」の行列解法を必要とすることなく、各部分回路に回路を分割して解析をおこなうことができる。
また、回路解析から電磁界解析に送られる電気信号に含まれるDC(Direct Current)バイアス成分を考慮して、FDTD法の領域を介して接続されている回路が存在する場合には、その端子間に非常に値の大きなインダクタンスを挿入する手法が開示されている(たとえば、下記特許文献2参照。)。
これによれば、初期状態解析では、インダクタンスは端子間に電流を流すため、回路が接続された状態で初期状態の解析をおこなうことができる。一方、過渡解析では、端子電圧が変化してもインダクタンスに流れる電流はほとんど変化しないため、初期状態の電流値を維持する。この結果、過渡的な電流変化はFDTD法の計算によってもたらされることとなり、解析時間の短縮化を図ることができる。
特開平11−153634号公報 特開2004−46407号公報
しかしながら、上述した特許文献1に記載の従来技術によれば、陽的積分手法では回路の初期状態(初期動作点となる電流値、電圧値)を求めることが困難であるという問題があった。なぜなら、ある時刻の解を過去の解から求めるという陽的積分手法の特性上、最初の状態(初期状態)を求めることができないからである。
このため、ある初期状態を求めるために、すべての解が『0』の状態から初めて、徐々に値を変化させて、所望の状態が安定状態となるまで時間積分を進める必要がある。これにより、初期状態解析にかかる計算量が膨大なものとなってしまい、シミュレーション時間の長期化を招くという問題があった。
そこで、上記特許文献2に記載されているように、FDTD法の領域を介して接続されている端子間に非常に値の大きなインダクタンスを挿入することで、端子間の直流成分が短絡された状態の回路解析をおこなうことも考えられる。しかしながら、各端子間をインダクタンスで接続するため、すべての回路が接続された状態となってしまう。
このため、分割節点の行列解法を不要にする手法を用いることができなくなってしまい、計算量が増大化してしまう。特に、プリント基板上に多数のLSIが搭載されている場合には、回路規模が非常に大きくなってしまい、依然としてシミュレーション時間の長期化を招くという問題があった。
この解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法は、上述した従来技術による問題点を解消するため、回路の電気的特性を解析するシミュレーションの高精度化および高速化を図ることを目的とする。
上述した課題を解決し、目的を達成するため、この解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法は、解析対象回路を境界領域で区切って複数の部分回路を生成し、前記複数の部分回路のうち、前記境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出し、前記第1の部分回路と前記第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出し、前記第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ、前記第1の部分回路と前記電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する非接続回路構成に変更し、前記解析対象回路の回路構成が変更された変更後の解析対象回路を出力することを要件とする。
また、この解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法において、前記解析対象回路の回路構成が変更された変更後の解析対象回路の過渡的な回路解析と、前記空間内の過渡的な陽的積分手法解析とを連携したシミュレーションを実行することにしてもよい。
また、この解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法において、前記非接続回路構成の回路解析と、前記境界領域の陽的積分手法解析とを実行することとしてもよい。
また、この解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法において、前記陽的積分手法解析は、電磁界解析またはLIM解析であってもよい。
これらによれば、初期動作点の電流値を定常電流とする電流源を用いて、第1および第2の部分回路からなる非接続回路構成を実現することができる。また、解析対象回路を区切る境界領域によって分割された非接続回路構成の回路解析と、境界領域の陽的積分手法解析とを連携したシミュレーションを実行することができる。
また、上記解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法において、前記第1および第2の部分回路を接続する端子間に、前記第1の部分回路と前記第2の部分回路との前記境界領域の特性と等価な等価回路を挿入し、前記第1の部分回路および前記等価回路を接続する端子間に流れる初期動作点の第1の電流値と、前記等価回路および前記第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出し、前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記第1の電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記第2の電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更することとしてもよい。
これによれば、境界領域の特性が第1および第2の部分回路の初期状態に与える影響を考慮して、より正確な初期状態を求めることができる。
また、上記解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法において、前記第1および第2の部分回路を接続する端子間に、前記解析対象回路の基板部のうち前記第1の部分回路と前記第2の部分回路との境界領域にある基板部を除く残余の基板部の特性と等価な等価回路を挿入し、前記第1の部分回路および前記等価回路を接続する端子間に流れる初期動作点の第1の電流値と、前記等価回路および前記第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出し、前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記第1の電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記第1の電流値を定常電流とする第2の電流源と前記等価回路と前記第2の電流値を定常電流とする第3の電流源とが接続された接続ペアと、前記第2の電流値を定常電流とする第4の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更することとしてもよい。
これによれば、基板部の一部分を等価回路として扱って、その一部分を回路解析に適用することにより、電磁界解析に適用する対象空間を削減することができる。
また、上記解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法において、前記第1の部分回路の回路解析と、前記第2の部分回路の回路解析とを、それぞれ異なる計算手段を利用して実行することとしてもよい。
これらによれば、第1および第2の部分回路の回路解析にかかる処理負荷を分散することができる。
この解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法によれば、回路の電気的特性を解析するシミュレーションの高精度化および高速化を図ることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法の好適な実施の形態を詳細に説明する。
(解析支援装置のハードウェア構成)
まず、本実施の形態にかかる解析支援装置のハードウェア構成について説明する。図1は、本実施の形態にかかる解析支援装置のハードウェア構成を示すブロック図である。
図1において、解析支援装置100は、CPU101と、ROM102と、RAM103と、HDD(ハードディスクドライブ)104と、HD(ハードディスク)105と、FDD(フレキシブルディスクドライブ)106と、着脱可能な記録媒体の一例としてのFD(フレキシブルディスク)107と、ディスプレイ108と、I/F(インターフェース)109と、キーボード110と、マウス111と、スキャナ112と、プリンタ113とを備えている。また、各構成部は、バス120によってそれぞれ接続されている。
ここで、CPU101は、解析支援装置100の全体の制御を司る。ROM102は、ブートプログラムなどのプログラムを記録している。RAM103は、CPU101のワークエリアとして使用される。HDD104は、CPU101の制御にしたがってHD105に対するデータのリード/ライトを制御する。HD105は、HDD104の制御で書き込まれたデータを記憶する。
FDD106は、CPU101の制御にしたがってFD107に対するデータのリード/ライトを制御する。FD107は、FDD106の制御で書き込まれたデータを記憶したり、FD107に記憶されたデータを解析支援装置100に読み取らせたりする。
また、着脱可能な記録媒体として、FD107のほか、CD−ROM(CD−R、CD−RW)、MO、DVD(Digital Versatile Disk)、メモリカードなどであってもよい。ディスプレイ108は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ108には、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
I/F109は、通信回線を通じてインターネットなどのネットワーク114に接続され、このネットワーク114を介して他の装置に接続される。そして、I/F109は、ネットワーク114と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F109には、たとえばモデムやLANアダプタなどを採用することができる。
キーボード110は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス111は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様の機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ112は、画像を光学的に読み取り、装置内に画像データを読み込む。なお、スキャナ112は、OCR機能を持たせてもよい。また、プリンタ113は、画像データや文書データを印刷する。プリンタ113には、たとえば、レーザプリンタやインクジェットプリンタなどを採用することができる。
(本実施の形態の概要)
つぎに、本実施の形態の概要について説明する。本実施の形態では、解析対象回路の電気的特性を解析するための2種類の解析処理を連携したシミュレーションの高速化を図る。具体的には、解析対象回路を境界領域で区切って、その解析対象回路から分割された部分回路ごとの電気的特性を2種類の解析処理を連携して解析する。
ここでは、空間内の電磁界解析と空間内に配置される解析対象回路の回路解析とを連携した融合シミュレーションを例に挙げて説明する。電磁界解析と回路解析とを連携した融合シミュレーションの高速化を図るため、空間を格子状に区切って解析対象回路を複数の部分回路に分割し、その部分回路ごとの過渡解析を実現する。
ここで、電磁界解析とは、解析対象となる空間内の電磁波の過渡的な挙動を解析するシミュレーションである。電磁界解析には、たとえば、FDTD(Finite Difference Time Domain)法などの陽的積分手法を用いることができる。
また、回路解析とは、解析対象となる回路の電圧・電流の過渡的な挙動を解析するシミュレーションである。回路解析には、たとえば、SPICE(Simulation Program with Integrated Circuit Emphasis)などの回路シミュレータによる陰的積分手法を用いることができる。
さらに、電磁界解析と回路解析とを連携した融合シミュレーションにより、空間内に配置された回路の動作を解析することができる。具体的には、回路解析による回路の初期状態を求める初期状態解析を実行し、その初期状態を用いて、電磁界解析と回路解析とを連携した融合シミュレーションによる過渡解析を実行する。この融合シミュレーションでは、一定の時間間隔で時刻を進めながら、所定のタイミングで電磁界解析から得られる電流値を回路解析に反映させ、また、別のタイミングで回路解析から得られる電界値を電磁界解析に反映させていく。
これにより、たとえば、空間内に配置されているプリント基板に搭載されたLSIがどのように動作し、その結果、プリント基板の電源層がどのように動き、どのような周波数の電源ノイズを発生させているのかを解析することができる。そして、ユーザは、この解析結果を参照することにより、プリント基板上のどの部分にどのような対策を施せばよいのかを判断することができる。
ここでは、FDTD法などの陽的積分手法を適用する線形空間の境界領域で解析対象となる空間を区切って、その空間内に配置された解析対象となる回路を複数の部分回路に分割する。そして、初期状態解析時と過渡解析時で、その回路の回路構成を変更する。まず、初期状態解析では、境界領域にまたがって接続関係を有する部分回路の端子間を接続した状態で解析をおこなう。
一方、過渡解析では、上記端子間が非接続でかつ等価な回路構成に変更した状態で解析をおこなう。これにより、[背景技術]で説明した回路解析における分割節点の「n×n」(n:分割節点数)の行列解法が不要となり、融合シミュレーションの高速化を実現することができる。
(解析対象回路の一例)
つぎに、本実施の形態にかかる解析対象回路について説明する。図2は、本実施の形態にかかる解析対象回路の一例を示す説明図である。図2において、解析対象回路200は、部分回路201と部分回路202とがプリント基板210に搭載された電子回路である。また、端子T1,T2を介して、部分回路201と部分回路202とが配線220によって接続されている。なお、図面では、配線の一部を抜粋して示している。
(解析支援装置100の機能的構成)
つぎに、本実施の形態にかかる解析支援装置100の機能的構成について説明する。図3は、本実施の形態にかかる解析支援装置の機能的構成を示すブロック図である。図3において、解析支援装置100は、抽出部301と、変更部302と、検出部303と、挿入部304と、実行部305と、出力部306と、から構成されている。
これら各機能301〜306は、メモリに格納された当該機能に関するプログラムをCPUに実行させることにより、当該機能を実現することができる。また、各機能301〜306からの出力データはメモリに保持される。また、図3中矢印で示した接続先の機能的構成は、接続元の機能からの出力データをメモリから読み込んで、当該機能に関するプログラムをCPUに実行させる。
本実施の形態では、陽的積分法を適用する線形空間の境界領域によって解析対象回路を区切って複数の部分回路に分割し、その部分回路ごとの電気的特性を解析する。具体的には、解析対象回路の回路解析と陽的積分手法を用いた境界領域の解析とを連携したシミュレーションをおこなう。上述したように、ここでは、空間内の電磁波の挙動を解析する陽的積分手法による電磁界解析と、解析対象回路の回路解析とを連携したシミュレーションを例に挙げて説明する。
まず、抽出部301は、解析対象回路内の複数の部分回路のうち、空間を区切る境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出する機能を有する。ここで、空間とは、電磁界解析の解析対象となる空間である。この空間内には、解析対象回路(たとえば、図2に示した解析対象回路200)が配置されている。
また、この空間は、たとえば、陽的積分法を適用する線形空間の境界領域で格子状に区切られている。この結果、空間内に配置されている解析対象回路が分割され、複数の部分回路が生成されることとなる。部分回路は、たとえば、個々の回路素子やLSIなどである。図2に示した解析対象回路200を例に挙げると、解析対象回路200が空間を区切る境界領域によって分割され、部分回路201と部分回路202とが生成される。
つまり、部分回路201と部分回路202とは、境界領域にまたがって接続関係を有していることとなる。このため、抽出部301は、解析対象回路200内の複数の部分回路のうち部分回路201と部分回路202とを抽出する。なお、境界領域にまたがって接続関係を有するとは、部分回路間を接続する配線が境界領域に存在することを意味しており、分割後における配線接続の有無は問わない。
変更部302は、抽出部301によって抽出された第1および第2の部分回路からなる回路構成(接続回路構成)を、第1および第2の部分回路が非接続でかつ等価な回路構成(非接続回路構成)に変更する機能を有する。ここで、非接続でかつ等価な回路構成とは、第1の部分回路と第2の部分回路とが接続されてなる回路ブロックと同等の機能を有し、第1および第2の部分回路が直接接続されていない回路構成を表わしている。
以下、非接続でかつ等価な回路構成に変更する具体例を説明する。まず、検出部303は、抽出部301によって抽出された第1の部分回路と第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出する機能を有する。具体的には、たとえば、第1および第2の部分回路が接続された状態で解析対象回路の回路解析を実行し、第1および第2の部分回路を接続する端子間に流れる初期動作点の電流値を検出する。
図4は、本実施の形態にかかる回路構成の一例を示す説明図である。図4において、回路ブロック410は、部分回路201と部分回路202とが端子T1,T2を介して接続された回路である。検出部303は、回路解析(初期状態解析)を実行することにより、回路ブロック410の端子T1,T2間に流れる初期動作点の電流値を検出する。
具体的には、たとえば、まず、抽出部301により、解析対象回路200に関するネットリストおよび空間の構造データに基づいて、境界領域にまたがって接続関係を有する部分回路201および部分回路202を抽出する。そして、部分回路201,202の端子T1,T2間が接続された初期状態解析用の回路ブロック410を作成する。このあと、検出部303により、回路シミュレータ(たとえば、SPICE)による初期状態解析を実行して、回路ブロック410の端子T1,T2間に流れる初期動作点の電流値を検出することとしてもよい。
なお、上述のネットリストは、たとえば、解析対象回路200内の各部分回路201,202の回路情報(回路図)および部分回路間の接続関係を表わす接続情報を含む電子データである。また、上述の構造データは、たとえば、空間を格子状に区切って複数のセルにした際の各セルの寸法、セル座標、ノード名、セル内に存在する物質および各セルに属する回路のネットリストに関する情報などを含む電子データである。
これらのネットリストおよび構造データから、空間を区切る境界領域にまたがって接続関係を有する第1および第2の部分回路を特定することができる。また、ネットリストおよび構造データは、図示しない外部装置から取得することとしてもよく、また、ユーザの操作入力、図示しないデータベースやライブラリからの抽出によって取得することとしてもよい。
変更部302は、第1および第2の部分回路からなる回路構成(接続回路構成)を、第1の部分回路および検出部303によって検出された電流値を定常電流とする第1の電流源が接続された接続ペアと、該電流値を定常電流とする第2の電流源および第2の部分回路が接続された接続ペアとが非接続な回路構成(非接続回路構成)に変更する機能を有する。
具体的には、たとえば、初期動作点の電流値を定常電流とする電流源を用いて、第1の部分回路と第2の部分回路とが接続されてなる初期状態解析用の回路ブロックと同等の機能を有し、第1および第2の部分回路が非接続の過渡解析用の回路ブロックを作成する。このあと、解析対象回路内の初期状態解析用の回路ブロックと過渡解析用の回路ブロックとを置き換えて回路構成を変更する。
図4に示す例では、まず、検出部303によって検出された電流値を定常電流とする電流源401,402を用いて、部分回路201および電流源401が接続された接続ペアP1と、電流源402および部分回路202が接続された接続ペアP2とが非接続な回路ブロック420を作成する。このあと、解析対象回路200内の回路ブロック410と回路ブロック420とを置き換えて回路構成を変更する。
なお、変更部302は、検出部303によって検出された電流値の定常電流を発生させる電圧源を用いて、部分回路201および該電圧源が接続された接続ペアと、該電圧源および部分回路202が接続された接続ペアとが非接続な回路ブロックを作成し、このあと、解析対象回路200内の回路ブロック410とその回路ブロックとを置き換えることとしてもよい。
また、上記検出部303は、端子間に流れる初期動作点の電圧値を検出することとしてもよい。この場合、変更部302は、第1および第2の部分回路からなる回路構成(接続回路構成)を、第1の部分回路および検出部303によって検出された電圧値を定常電圧とする第1の電圧源が接続された接続ペアと、第2の部分回路および上記電圧値を定常電圧とする第2の電圧源が接続された接続ペアとが非接続な回路構成(非接続回路構成)に変更することとしてもよい。
挿入部304は、第1および第2の部分回路を接続する端子間に、第1の部分回路と第2の部分回路との境界領域の特性と等価な等価回路を挿入する機能を有する。これは、境界領域の特性が第1および第2の部分回路の初期状態に影響を与える可能性があるため、境界領域の特性を考慮した初期状態解析をおこなう。
ここで、境界領域の特性とは、たとえば、境界領域に存在する第1および第2の部分回路を接続する配線の配線抵抗を表わしている。つまり、第1および第2の部分回路を接続する配線が空間内の複数のセル(区切られた各格子)を介して接続されている場合などには、境界領域における配線の配線抵抗が無視できない程度に大きくなってしまう。
このため、その境界領域の特性と等価な等価回路を作成し、第1および第2の部分回路を接続する端子間に挿入する。ここで挿入される等価回路は、初期状態解析にのみ用いるため、容量やインダクタンスなどの電圧電流の時間変化に依存する回路素子を除く定常的な動作に影響を与える回路素子(たとえば、抵抗のみ)で構成されることとしてもよい。
具体的には、たとえば、市販の設計ツールに含まれている等価回路作成ツールなどを利用して、境界領域の特性と等価な等価回路を作成することができる。なお、境界領域の特性と等価な等価回路を挿入して、電磁界解析と回路解析とを連携したシミュレーションを実行する具体的な処理内容は、後述する実施例1において詳細を説明する。
また、挿入部304は、第1および第2の部分回路を接続する端子間に、解析対象回路の基板部のうち第1の部分回路と第2の部分回路との境界領域にある基板部を除く残余の基板部の特性と等価な等価回路を挿入することとしてもよい。これは、解析対象回路の基板部全体に対して電磁界解析を適用するのではなく、空間を区切る境界領域に在る基板部分に対してのみ電磁界解析を適用することで、電磁界解析の解析対象を削減するためにおこなう。
ここで挿入される等価回路は、過渡解析にも用いられるため、容量、インダクタンスおよび抵抗など過渡特性を表わすために必要な回路素子で構成されることとしてもよい。なお、基板部の特性と等価な等価回路を挿入して、電磁界解析および回路解析を連携したシミュレーションを実行する具体的な処理内容は、後述する実施例2において詳細を説明する。
実行部305は、変更部302によって解析対象回路の回路構成が変更された変更後の解析対象回路の過渡的な回路解析と、空間内の過渡的な電磁界解析とを連携したシミュレーションを実行する機能を有する。図4に示した例では、検出部303によって検出された電流値iを用いて、陽的積分手法によるプリント基板部403の電磁界解析と、陰的積分手法による回路ブロック420の回路解析とを連携したシミュレーションを実行する。
このとき、電磁界解析に用いる陽的積分手法として、たとえば、FDTD法を用いることができる。また、回路解析には、たとえば、回路シミュレータであるSPICEを用いることができる。なお、空間内の電磁波の過渡的な挙動を解析する電磁界解析と、回路の電圧・電流の過渡的な挙動を解析する回路解析とを連携したシミュレーションは、公知技術のため詳細な説明を省略する。
また、境界領域に適用する陽的積分手法としてFDTD法などを用いた電磁界解析を例に挙げたが、LIM(Latency Insertion Method)法を適用することとしてもよい。具体的には、部分回路の回路解析と、LIM法を用いた境界領域の回路解析とを連携した融合シミュレーションを実行する。これにより、部分回路ごとの電気的特性を解析することができる。なお、LIM法は公知技術のため詳細な説明を省略する。
LIM法に関する公知文献としては、たとえば、「Latency Insertion Method(LIM) for the Fast Transient Simulation of Large Networks,Jose E.Schutt−Aine,IEEE TRANSACTIONS ON CIRCUITS AND APPLICATIONS,VOL.48,NO.1,JANUARY 2001」を参照することができる。
出力部306は、変更部302によって解析対象回路の回路構成が変更された変更後の解析対象回路を出力する機能を有する。具体的には、たとえば、解析対象回路200のうち、回路ブロック410の回路構成が回路ブロック420の回路構成に変更された変更後の解析対象回路の回路情報を出力することとしてもよい。
一般に、回路解析と電磁界解析とを連携したシミュレーションを実行する場合、解析時間の短縮化を図るため、高性能なコンピュータ装置を利用することが望ましい。このため、実際にシミュレーションを実行する際には、例えば、高性能な外部のコンピュータ装置を利用して、出力部306によって出力された回路情報を用いたシミュレーションを実行することとしてもよい。
また、出力部306は、実行部305によって実行された回路解析と電磁界解析とを連携したシミュレーションの解析結果を出力することとしてもよい。具体的には、たとえば、解析対象回路の信号線の波形、電源層のノイズなどに関する解析結果が出力される。出力部306による出力形式は、ディスプレイ108での画面表示、プリンタ113での印刷出力、メモリへのデータ出力(保存)、外部のコンピュータ装置への送信のいずれであってもよい。
なお、上述した抽出部301、変更部302、検出部303、挿入部304、実行部305、および出力部306は、具体的には、たとえば、図1に示したROM102、RAM103、HD105などの記録媒体に記録されたプログラムを、CPU101が実行することによって、またはI/F109によって、その機能を実現する。
(解析支援装置の解析支援処理手順)
つぎに、本実施の形態にかかる解析支援装置100の解析支援処理手順について説明する。図5は、本実施の形態にかかる解析支援装置の解析支援処理手順を示すフローチャートである。図5のフローチャートにおいて、まず、解析対象回路に関するネットリストおよび解析対象回路が配置される空間の構造データを取得したか否かを判断する(ステップS501)。
ここで、ネットリストおよび構造データを取得するのを待って(ステップS501:No)、取得した場合(ステップS501:Yes)、空間を区切る境界領域にまたがって接続関係を有する第1および第2の部分回路の存否を判断する(ステップS502)。このとき、第1および第2の部分回路が存在する場合(ステップS502:Yes)、抽出部301により、その第1および第2の部分回路を抽出する(ステップS503)。
このあと、検出部303により、抽出部301によって抽出された第1の部分回路と第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出する(ステップS504)。そして、変更部302により、第1および第2の部分回路からなる接続回路構成を、第1の部分回路および検出部303によって検出された電流値を定常電流とする第1の電流源が接続された接続ペアと、電流値を定常電流とする第2の電流源および第2の部分回路が接続された接続ペアとが非接続な非接続回路構成に変更する(ステップS505)。
このあと、実行部305により、変更部302によって解析対象回路の回路構成が変更された変更後の解析対象回路の過渡的な回路解析と、空間内の過渡的な電磁界解析とを連携したシミュレーションを実行し(ステップS506)、最後に、出力部306により、その解析結果を出力して(ステップS507)、本フローチャートによる一連の処理を終了する。
また、ステップS502において、空間を区切る境界領域にまたがって接続関係を有する第1および第2の部分回路が存在しない場合(ステップS502:No)、ステップS506に移行して、実行部305による回路解析と電磁界解析とを連携したシミュレーションを実行することとなる。
なお、ステップS501において取得される構造データのうち、境界領域にまたがった接続関係の有無を判断するための情報以外の情報(たとえば、セルの寸法、ノード名など)は、電磁界解析の開始前に取得すればよく、ステップS505よりも前であればいつ取得することとしてもよい。
以上説明した本実施の形態によれば、陽的積分手法を適用する境界領域によって解析対象回路から分割された部分回路ごとの過渡解析を実現することにより、解析対象回路の電気的特性を解析するシミュレーションの高速化を図ることができる。具体的には、空間を区切る境界領域に対して陽的積分手法を適用するため、分割節点の数「n」に比例する数のデータ交換をおこなうだけでよいこととなる。この結果、回路を節点分割法で分割した場合のような「n×n」の行列解法が不要となり、シミュレーションの高速化を図ることができる。
なお、初期状態解析においては、すべての部分回路間を接続して解析する必要があるが、最初に一度おこなうだけでよいため、解析時間全体に占める割合は少ない。また、部分回路ごとの過渡解析を実現することにより処理量が削減され、メモリの制約や処理時間の制約から実行不可能であった種類の解析をおこなうことができる。
ここで、本実施の形態の手法と従来手法の回路分割に節点分割法を用いる場合を比較して、本実施の形態の有効性を説明する。回路を節点分割法で分割する場合、回路行列を解く必要がある。図6は、回路行列の一例を示す説明図である。具体的には、分割された部分回路を表わす部分回路行列(A1 A2)のLU分解以外に、「n×n」(n:分割節点の数)の接続行列(D)のLU分解をおこなう必要がある。
部分回路行列と接続行列とを解いて得られた結果は、行列要素(B1 B2 C1 C2)を介して交換される。また、非線形回路を扱う場合には、各解析時刻で収束解が求まるまで数回(k回)の反復がおこなわれる。本実施の形態の手法では、部分回路行列のLU分解のみでよいため、その差は『接続行列のLU分解×k×解析時刻数』となる。
n×n行列のLU分解にかかる時間は、たとえば、ある性能のCPUを用いて実験すると、n=1000の場合は1.5[sec]、また、n=2000の場合は12[sec]となり、nの3乗に比例している。たとえば、0[ns]から10[ns]までを1[ps]刻みで解析すると、平均k=3を仮定して、n=1000の場合は12[hour]、また、n=2000の場合は100[hour]かかることとなる。
一方、部分回路行列の計算時間は、回路の規模に依存するが、一般的な設計環境やLSIでは数時間から1日程度となるため、n=1000程度から接続行列の計算がボトルネックになる可能性がある。このため、LSIの機能の集約化により多ピン化されたLSIが複数搭載されている基板では接続節点が1000を超えることが考えられるため、本実施の形態の手法によるシミュレーションが有効であることがわかる。
つぎに、上述した実施の形態の実施例1について説明する。実施例1では、境界領域の特性が第1および第2の部分回路の初期状態に与える影響を考慮することで、より正確な初期状態解析を実現する。具体的には、境界領域における第1および第2の部分回路を接続する配線の配線抵抗を考慮した初期状態解析をおこなう。なお、実施の形態で説明した箇所と同一箇所については図示および説明を省略する。
ここでは、挿入部304により、第1および第2の部分回路を接続する端子間に、第1の部分回路と第2の部分回路との境界領域の特性と等価な等価回路を挿入する。この場合、検出部303は、挿入部304によって境界領域の特性と等価な等価回路が挿入された結果、第1の部分回路および等価回路を接続する端子間に流れる初期動作点の第1の電流値と、等価回路および第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出する。
また、変更部302は、第1の部分回路、第2の部分回路および等価回路からなる回路構成(接続回路構成)を、第1の部分回路および検出部303によって検出された第1の電流値を定常電流とする第1の電流源が接続された接続ペアと、第2の電流値を定常電流とする第2の電流源および第2の部分回路が接続された接続ペアとが非接続な回路構成(非接続回路構成)に変更する。
ここで、図2に示した解析対象回路200を例に挙げて実施例1の具体例について説明する。図7は、実施例1にかかる回路構成の一例を示す説明図である。図7において、回路ブロック710には、部分回路201と部分回路202とを接続する端子T1,T2間に、境界領域における部分回路201と部分回路202とを接続する配線部と等価な等価回路701が挿入されている。
検出部303は、回路ブロック710の回路解析(初期状態解析)を実行することにより、部分回路201および等価回路701を接続する端子T1,T3間に流れる初期動作点の電流値「i1」と、等価回路701および部分回路202を接続する端子T4,T2間に流れる初期動作点の電流値「i2」とを検出する。
このあと、変更部302は、初期動作点の電流値「i1,i2」を定常電流とする電流源702,703を用いて、初期状態解析用の回路ブロック710と同等の機能を有し、部分回路201,202が非接続の過渡解析用の回路ブロック720を作成する。具体的には、電流源702,703を用いて、部分回路201および電流源702が接続された接続ペアP3と、電流源703および部分回路202が接続された接続ペアP4とが非接続な回路ブロック720を作成する。
そして、解析対象回路200内の回路ブロック710と回路ブロック720とを置き換えて回路構成を変更する。このあと、実行部305は、検出部303によって検出された電流値i1,i2を用いて、陽的積分手法によるプリント基板部403の電磁界解析と、陰的積分手法による回路ブロック720の回路解析とを連携したシミュレーションを実行することとなる。
(実施例1における解析支援処理手順)
つぎに、実施例1における解析支援処理手順について説明する。図8は、実施例1における解析支援処理手順を示すフローチャートである。図8のフローチャートにおいて、まず、解析対象回路200に関するネットリストおよび解析対象回路200が配置される空間の構造データを取得したか否かを判断する(ステップS801)。
ここで、ネットリストおよび構造データを取得するのを待って(ステップS801:No)、取得した場合(ステップS801:Yes)、空間を区切る境界領域にまたがって接続関係を有する部分回路群の存否を判断する(ステップS802)。このとき、接続関係を有する部分回路群が存在する場合(ステップS802:Yes)、抽出部301により、部分回路201および部分回路202を抽出する(ステップS803)。
このあと、挿入部304により、部分回路201および部分回路202を接続する端子T1,T2間に、部分回路201と部分回路202との境界領域の特性と等価な等価回路701を挿入する(ステップS804)。そして、検出部303により、部分回路201および等価回路701を接続する端子T1,T3間に流れる初期動作点の電流値i1と、等価回路701および部分回路202を接続する端子T4,T2間に流れる初期動作点の電流値i2とを検出する(ステップS805)。
このあと、変更部302により、部分回路201、部分回路202および等価回路701からなる接続回路構成を、部分回路201および検出部303によって検出された電流値i1を定常電流とする電流源702が接続された接続ペアP3と、電流値i2を定常電流とする電流源703および部分回路202が接続された接続ペアP4とが非接続な非接続回路構成に変更する(ステップS806)。
このあと、すべての接続関係を網羅したか否かを判断して(ステップS807)、網羅した場合(ステップS807:Yes)、実行部305により、変更部302によって解析対象回路200の回路構成が変更された変更後の解析対象回路200の過渡的な回路解析と、空間内の過渡的な電磁界解析とを連携したシミュレーションを実行する(ステップS808)。
最後に、出力部306により、その解析結果を出力して(ステップS809)、本フロ
ーチャートによる一連の処理を終了する。また、ステップS802において、接続関係を有する部分回路群が存在しない場合には(ステップS802:No)、ステップS808に移行する。また、ステップS807において、すべての接続関係を網羅していない場合には(ステップS807:No)、ステップS803に戻り一連の処理を繰り返す。
実施例1によれば、境界領域に存在する配線の配線抵抗などが第1および第2の部分回路の初期状態に与える影響を考慮した初期状態解析を実行することができる。これにより、より正確な初期動作点の電流値(または、電圧値)を検出することができ、正確かつ高速なシミュレーションを実現することができる。
つぎに、上述した実施の形態の実施例2について説明する。実施例2では、3次元空間を扱うFDTD法などを用いた電磁界解析には膨大な処理負荷がかかるため、電磁界解析に適用する領域部分をできる限り少なくする。具体的には、解析対象回路における部分回路とプリント基板部との間に境界領域を設け、プリント基板部を新たな部分回路として扱う。
ここでは、挿入部304により、第1および第2の部分回路を接続する端子間に、解析対象回路の基板部のうち第1の部分回路と第2の部分回路との境界領域にある基板部を除く残余の基板部の特性と等価な等価回路を挿入する。この場合、検出部303は、第1の部分回路および等価回路を接続する端子間に流れる初期動作点の第1の電流値と、等価回路および第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出する。
また、変更部302は、第1の部分回路、第2の部分回路および等価回路からなる回路構成(接続回路構成)を、第1の部分回路および検出部303によって検出された第1の電流値を定常電流とする第1の電流源が接続された接続ペアと、第1の電流値を定常電流とする第2の電流源、等価回路および第2の電流値を定常電流とする第3の電流源が接続された接続ペアと、第2の電流値を定常電流とする第4の電流源および第2の部分回路が接続された接続ペアとが非接続な回路構成(非接続回路構成)に変更する。
図9は、実施例2にかかる解析対象回路の一例を示す説明図である。図9において、解析対象回路900は、部分回路901と部分回路902とがプリント基板910に搭載された電子回路である。また、部分回路901,902とプリント基板910との間には、境界領域920,930が設けられている。また、部分回路901,902およびプリント基板910は、端子T5〜T8を介して接続されている。
図10は、実施例2にかかる回路構成の一例を示す説明図である。図10において、回路ブロック1010には、部分回路901と部分回路902とを接続する端子T5,T8間に、解析対象回路900のプリント基板910のうち境界領域920,930を除く残余のプリント基板部の特性と等価な等価回路1001が挿入されている。
検出部303は、回路ブロック1010の回路解析(初期状態解析)を実行することにより、部分回路901および等価回路1001を接続する端子T5,T6間に流れる初期動作点の電流値「i3」と、等価回路1001および部分回路902を接続する端子T7,T8間に流れる初期動作点の電流値「i4」とを検出する。
このあと、変更部302は、初期動作点の電流値「i3」を定常電流とする電流源1002,1003および初期動作点の電流値「i4」を定常電流とする電流源1004,1005を用いて、初期状態解析用の回路ブロック1010と同等の機能を有し、部分回路901,902および等価回路1001が非接続の過渡解析用の回路ブロック1020を作成する。
具体的には、部分回路901および電流源1002が接続された接続ペアP5と、電流源1003、部分回路1001および電流源1004が接続された接続ペアP6と、電流源1005および部分回路902が接続された接続ペアP7とが非接続な回路ブロック1020を作成する。そして、解析対象回路900内の回路ブロック1010と回路ブロック1020とを置き換えて回路構成を変更する。
このあと、実行部305は、検出部303によって検出された電流値i3,i4を用いて、陽的積分手法による境界領域920,930の電磁界解析と、陰的積分手法による回路ブロック1020の回路解析とを連携したシミュレーションを実行することとなる。なお、実施例2における解析支援処理手順は、実施例1における解析処理手順と同様のためここでは説明を簡略する。
実施例2によれば、境界領域を除く残余のプリント基板部を新たな部分回路として扱って、その部分回路を回路解析に適用することにより、電磁界解析に適用する対象空間を削減することができ、電磁界解析と回路解析とを連携したシミュレーションのさらなる高速化を実現することができる。
また、上述した実施例1で説明した空間を区切る境界領域(部分回路901と部分回路902との境界領域)の特性と等価な等価回路を、端子T5,T6間または/および端子T7,T8間(図10参照)に挿入することとしてもよい。これにより、回路ブロック1010の初期状態を正確に求めることができ、より正確なシミュレーションを実現することができる。
つぎに、上述した実施の形態の実施例3について説明する。実施例3では、電磁界解析および回路解析を連携したシミュレーションを、複数の計算手段(CPU)を利用した分散並列処理によっておこなう。具体的には、FDTD法などによる電磁界解析は、3次元空間を扱うため処理するデータ量が多く計算時間もかかるが、分散処理に適した手法であるため、複数のCPUを用いた分散並列処理を実現する。
ここでは、まず、抽出部301によって抽出された第1および第2の部分回路の回路解析にそれぞれ異なる計算手段を割り当てるとともに、空間の電磁界解析にさらに別の計算手段を割り当てる。このとき、各処理にかかる処理負荷などを考慮して、割り当てる計算手段を選択することとしてもよい。たとえば、処理負荷が大きい電磁界解析には、複数の計算手段、あるいは、高性能の計算手段を割り当てることとしてもよい。
そして、実行部305は、この割り当てに基づいて、複数の計算手段による第1の部分回路の回路解析、第2の部分回路の回路解析および空間内の電磁界解析を実行することとなる。以下、図2に示した解析対象回路200を例に挙げて実施例3の具体例について説明する。
図11は、実施例3にかかる回路構成の一例を示す説明図である。図11において、部分回路201の回路解析(初期状態解析および過渡解析)にはCPU1(図11中1110,1140)が、部分回路202の回路解析(初期状態解析および過渡解析)にはCPU2(図11中1120,1150)が割り当てられている。
また、初期状態解析では、部分回路201と部分回路202とを接続して解析するため
図6に示した回路行列の接続行列計算が必要となり、その計算にCPU3(図中1130)が割り当てられている。さらに、過渡解析では、接続行列計算が不要となるため、プリント基板部403の電磁界解析にCPU3(図中1160)が割り当てられる。
この場合、検出部303は、CPU1、CPU2およびCPU3との間でデータ交換をしながら実行される初期状態解析に基づいて、部分回路201と部分回路202とを接続する端子T1,T2間に流れる初期動作点の電流値を検出することとなる。また、実行部305は、割り当てられたCPUを利用して、電磁界解析および回路解析の過渡解析を実行することとなる。
なお、複数のCPUを利用した電磁界解析と回路解析とを連携したシミュレーションの分散並列処理は、公知技術のため詳細な説明を省略する。複数のCPUを利用した分散並列処理については、たとえば、「特開2004−54642」、「特開2007−80174」を参照することができる。
(実施例3における解析支援処理手順)
図12は、実施例3における解析支援処理手順を示すシーケンス図である。図12において、CPU1は、部分回路201に関する回路情報および接続情報を含むネットリストを取得する。また、CPU2は、部分回路202に関する回路情報および接続情報を含むネットリストを取得する。
また、CPU3は、部分回路201,202に関する回路情報および接続情報を含むネットリスト、および部分回路201,202が配置される空間の構造データを取得する。このあと、CPU3は、部分回路201,202に関する回路行列を作成し、CPU1およびCPU2と通信して端子T1,T2の電圧電流情報を交換しながら接続行列計算処理を実行する。
このとき、CPU1は、CPU3と通信して端子T1の電圧電流情報を交換しながら初期動作点の電流値iを検出する。また、CPU2は、CPU3と通信して端子T2の電圧電流情報を交換しながら初期動作点の電流値iを検出する。このあと、CPU1およびCPU2は、検出された電流値iを定常電流とする電流源401,402を用いて回路構成を変更する。
このあと、CPU1は、CPU3と通信して端子T1の電圧電流情報を交換しながら回路解析に関する過渡解析を実行する。また、CPU2は、CPU3と通信して端子T2の電圧電流情報を交換しながら回路解析に関する過渡解析を実行する。また、CPU3は、プリント基板部403に関する電磁界解析の過渡解析を実行する。そして、予め設定されたシミュレーション上の時間が経過すると、CPU1、CPU2およびCPU3による過渡解析が終了する。
実施例3によれば、複数のCPUによる分散並列処理を適用することができ、多くのLSIが搭載された大規模回路の電磁界解析と回路解析とを連携したシミュレーションの高速化を図ることができる。なお、上述した実施例1および2における電磁界解析と回路解析とを連携したシミュレーションに対しても、複数のCPUによる分散並列処理を適用することとしてもよい。
以上説明したように、解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法によれば、回路の電気的特性を解析するシミュレーションの高精度化および高速化を図ることができる。
なお、本実施の形態で説明した解析支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
また、本実施の形態で説明した解析支援装置100は、スタンダードセルやストラクチャードASIC(Application Specific Integrated Circuit)などの特定用途向けIC(以下、単に「ASIC」と称す。)やFPGAなどのPLD(Programmable Logic Device)によっても実現することができる。具体的には、たとえば、上述した解析支援装置100の機能的構成301〜306をHDL記述によって機能定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、解析支援装置100を製造することができる。
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)解析対象回路を境界領域で区切って複数の部分回路を生成させる生成工程と、
前記複数の部分回路のうち、前記境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出させる抽出工程と、
前記第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ前記接続回路構成と等価な非接続回路構成に変更させる変更工程と、
前記非接続回路構成の解析を行う解析工程と、
をコンピュータに実行させることを特徴とする解析支援プログラム。
(付記2)前記解析工程において、前記非接続回路構成の回路解析と、前記境界領域の陽的積分手法解析とを前記コンピュータに実行させることを特徴とする付記1に記載の解析支援プログラム。
(付記3)前記陽的積分手法解析は、
電磁界解析またはLIM解析であることを特徴とする付記2に記載の解析支援プログラム。
(付記4)前記抽出工程によって抽出された前記第1の部分回路と前記第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出させる検出工程を前記コンピュータに実行させ、
前記変更工程は、
前記接続回路構成を、前記第1の部分回路と前記電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする付記1〜3のいずれか一つに記載の解析支援プログラム。
(付記5)前記第1および第2の部分回路を接続する端子間に、前記第1の部分回路と前記第2の部分回路との前記境界領域の特性と等価な等価回路を挿入させる挿入工程を前記コンピュータに実行させ、
前記検出工程は、
前記第1の部分回路および前記等価回路を接続する端子間に流れる初期動作点の第1の電流値と、前記等価回路および前記第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出させ、
前記変更工程は、
前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記第1の電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記第2の電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする付記4に記載の解析支援プログラム。
(付記6)前記挿入工程は、
前記第1および第2の部分回路を接続する端子間に、前記解析対象回路の基板部のうち前記第1の部分回路と前記第2の部分回路との境界領域にある基板部を除く残余の基板部の特性と等価な等価回路を挿入させ、
前記検出工程は、
前記第1の部分回路および前記等価回路を接続する端子間に流れる初期動作点の第1の電流値と、前記等価回路および前記第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出させ、
前記変更工程は、
前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記検出工程によって検出された第1の電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記第1の電流値を定常電流とする第2の電流源と前記等価回路と前記第2の電流値を定常電流とする第3の電流源とが接続された接続ペアと、前記第2の電流値を定常電流とする第4の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする付記5に記載の解析支援プログラム。
(付記7)前記検出工程は、
前記抽出工程によって抽出された第1の部分回路と第2の部分回路とを接続する端子間の初期動作点の電圧値を検出させ、
前記変更工程は、
前記第1および第2の部分回路からなる前記接続回路構成を、前記第1の部分回路と前記電圧値を定常電圧とする第1の電圧源とが接続された接続ペアと、前記電圧値を定常電圧とする第2の電圧源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする付記4に記載の解析支援プログラム。
(付記8)前記検出工程は、
前記第1の部分回路および前記等価回路を接続する端子間の初期動作点の第1の電圧値と、前記等価回路および前記第2の部分回路を接続する端子間の初期動作点の第2の電圧値とを検出させ、
前記変更工程は、
前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記第1の電圧値を定常電圧とする第1の電圧源とが接続された接続ペアと、前記第2の電圧値を定常電圧とする第2の電圧源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする付記5に記載の解析支援プログラム。
(付記9)前記検出工程は、
前記第1の部分回路および前記等価回路を接続する端子間の初期動作点の第1の電圧値と、前記等価回路および前記第2の部分回路を接続する端子間の初期動作点の第2の電圧値とを検出させ、
前記変更工程は、
前記第1の部分回路、前記第2の部分回路および前記等価回路からなる回路構成を、前記第1の部分回路と前記第1の電圧値を定常電圧とする第1の電圧源とが接続された接続ペアと、前記第1の電圧値を定常電圧とする第2の電圧源、前記等価回路および前記第2の電圧値を定常電圧とする第3の電圧源が接続された接続ペアと、前記第2の電圧値を定常電圧とする第4の電圧源および前記第2の部分回路が接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする付記6に記載の解析支援プログラム。
(付記10)前記解析工程において、前記非接続回路構成の回路解析と、前記空間内の電磁界解析とを連携したシミュレーションを前記コンピュータに実行させることを特徴とする付記4〜9のいずれか一つに記載の解析支援プログラム。
(付記11)前記解析工程において、
前記第1の部分回路の回路解析と、前記第2の部分回路の回路解析とを、それぞれ異なる計算手段を利用して実行させることを特徴とする付記1〜10のいずれか一つに記載の解析支援プログラム。
(付記12)付記1〜11のいずれか一つに記載の解析支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
(付記13)空間内の電磁界解析と前記空間内に配置される解析対象回路の回路解析とを連携したシミュレーションの実行を支援する解析支援装置において、
前記解析対象回路内の複数の部分回路のうち、前記空間を区切る境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出する抽出手段と、
前記抽出手段によって抽出された第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ前記接続構成と等価な非接続回路構成に変更する変更手段と、
前記非接続回路構成の解析を行う解析手段と、
を備えたことを特徴とする解析支援装置。
(付記14)空間内の電磁界解析と前記空間内に配置される解析対象回路の回路解析とを連携したシミュレーションの実行を支援する解析支援方法において、
前記解析対象回路内の複数の部分回路のうち、前記空間を区切る境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出する抽出工程と、
前記抽出工程によって抽出された第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ前記接続回路構成と等価な非接続回路構成に変更する変更工程と、
前記非接続回路構成の解析を行う解析工程と、
を含んだことを特徴とする解析支援方法。
本実施の形態にかかる解析支援装置のハードウェア構成を示すブロック図である。 本実施の形態にかかる解析対象回路の一例を示す説明図である。 本実施の形態にかかる解析支援装置の機能的構成を示すブロック図である。 本実施の形態にかかる回路構成の一例を示す説明図である。 本実施の形態にかかる解析支援装置の解析支援処理手順を示すフローチャートである。 回路行列の一例を示す説明図である。 実施例1にかかる回路構成の一例を示す説明図である。 実施例1における解析支援処理手順を示すフローチャートである。 実施例2にかかる解析対象回路の一例を示す説明図である。 実施例2にかかる回路構成の一例を示す説明図である。 実施例3にかかる回路構成の一例を示す説明図である。 実施例3における解析支援処理手順を示すシーケンス図である。
100 解析支援装置
200,900 解析対象回路
201,202,901,902 部分回路
301 抽出部
302 変更部
303 検出部
304 挿入部
305 実行部
306 出力部
401,402,702,703,1002,1003,1004,1005 電流源
403 プリント基板部
410,420,710,720 回路ブロック
701,1001 等価回路
920,930 境界領域

Claims (10)

  1. 空間内の陽的積分手法解析と前記空間内に配置される解析対象回路の回路解析とを連携したシミュレーションの実行をコンピュータに支援させる解析支援プログラムにおいて、
    前記解析対象回路を境界領域で区切って複数の部分回路を生成させる生成工程と、
    前記複数の部分回路のうち、前記境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出させる抽出工程と、
    前記抽出工程によって抽出された前記第1の部分回路と前記第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出させる検出工程と、
    前記第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ、前記第1の部分回路と前記検出工程によって検出された前記電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する非接続回路構成に変更させる変更工程と、
    前記変更工程によって前記解析対象回路の回路構成が変更された変更後の解析対象回路を出力させる出力工程と、
    前記コンピュータに実行させることを特徴とする解析支援プログラム。
  2. 前記変更工程によって前記解析対象回路の回路構成が変更された変更後の解析対象回路の過渡的な回路解析と、前記空間内の過渡的な陽的積分手法解析とを連携したシミュレーションを実行させる実行工程を前記コンピュータに実行させることを特徴とする請求項1に記載の解析支援プログラム。
  3. 前記実行工程において、
    前記非接続回路構成の回路解析と、前記境界領域の陽的積分手法解析とを前記コンピュータに実行させることを特徴とする請求項2に記載の解析支援プログラム。
  4. 前記陽的積分手法解析は、
    電磁界解析またはLIM解析であることを特徴とする請求項3に記載の解析支援プログラム。
  5. 前記第1および第2の部分回路を接続する端子間に、前記第1の部分回路と前記第2の部分回路との前記境界領域の特性と等価な等価回路を挿入させる挿入工程を前記コンピュータに実行させ、
    前記検出工程は、
    前記第1の部分回路および前記等価回路を接続する端子間に流れる初期動作点の第1の電流値と、前記等価回路および前記第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出させ、
    前記変更工程は、
    前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記第1の電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記第2の電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする請求項1〜4のいずれか一つに記載の解析支援プログラム。
  6. 前記挿入工程は、
    前記第1および第2の部分回路を接続する端子間に、前記解析対象回路の基板部のうち前記第1の部分回路と前記第2の部分回路との境界領域にある基板部を除く残余の基板部の特性と等価な等価回路を挿入させ、
    前記検出工程は、
    前記第1の部分回路および前記等価回路を接続する端子間に流れる初期動作点の第1の電流値と、前記等価回路および前記第2の部分回路を接続する端子間に流れる初期動作点の第2の電流値とを検出させ、
    前記変更工程は、
    前記第1の部分回路、前記第2の部分回路および前記等価回路からなる前記接続回路構成を、前記第1の部分回路と前記検出工程によって検出された第1の電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記第1の電流値を定常電流とする第2の電流源と前記等価回路と前記第2の電流値を定常電流とする第3の電流源とが接続された接続ペアと、前記第2の電流値を定常電流とする第4の電流源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする請求項5に記載の解析支援プログラム。
  7. 前記検出工程は、
    前記抽出工程によって抽出された第1の部分回路と第2の部分回路とを接続する端子間の初期動作点の電圧値を検出させ、
    前記変更工程は、
    前記第1および第2の部分回路からなる前記接続回路構成を、前記第1の部分回路と前記電圧値を定常電圧とする第1の電圧源とが接続された接続ペアと、前記電圧値を定常電圧とする第2の電圧源と前記第2の部分回路とが接続された接続ペアとを有する前記非接続回路構成に変更させることを特徴とする請求項1〜4のいずれか一つに記載の解析支援プログラム。
  8. 前記実行工程において、
    前記第1の部分回路の回路解析、前記第2の部分回路の回路解析を、それぞれ異なる計算手段を利用して実行させることを特徴とする請求項2〜4のいずれか一つに記載の解析支援プログラム。
  9. 空間内の電磁界解析と前記空間内に配置される解析対象回路の回路解析とを連携したシミュレーションの実行を支援する解析支援装置において、
    前記解析対象回路を境界領域で区切って複数の部分回路を生成する生成手段と、
    前記複数の部分回路のうち、前記境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出する抽出手段と、
    前記抽出手段によって抽出された前記第1の部分回路と前記第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出する検出手段と、
    前記第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ、前記第1の部分回路と前記検出手段によって検出された前記電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する非接続回路構成に変更する変更手段と、
    前記変更手段によって前記解析対象回路の回路構成が変更された変更後の解析対象回路を出力する出力手段と、
    を備えたことを特徴とする解析支援装置。
  10. 空間内の電磁界解析と前記空間内に配置される解析対象回路の回路解析とを連携したシミュレーションの実行を支援するコンピュータが、
    前記解析対象回路を境界領域で区切って複数の部分回路を生成する生成工程と、
    前記複数の部分回路のうち、前記境界領域にまたがって接続関係を有する第1および第2の部分回路を抽出する抽出工程と、
    前記抽出工程によって抽出された前記第1の部分回路と前記第2の部分回路とを接続する端子間に流れる初期動作点の電流値を検出する検出工程と、
    前記第1および第2の部分回路からなる接続回路構成を、前記第1および第2の部分回路が非接続でかつ、前記第1の部分回路と前記検出工程によって検出された前記電流値を定常電流とする第1の電流源とが接続された接続ペアと、前記電流値を定常電流とする第2の電流源と前記第2の部分回路とが接続された接続ペアとを有する非接続回路構成に変更する変更工程と、
    前記変更工程によって前記解析対象回路の回路構成が変更された変更後の解析対象回路を出力する出力工程と、
    を実行することを特徴とする解析支援方法。
JP2007314952A 2007-12-05 2007-12-05 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法 Expired - Fee Related JP4782763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007314952A JP4782763B2 (ja) 2007-12-05 2007-12-05 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314952A JP4782763B2 (ja) 2007-12-05 2007-12-05 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法

Publications (2)

Publication Number Publication Date
JP2009140172A JP2009140172A (ja) 2009-06-25
JP4782763B2 true JP4782763B2 (ja) 2011-09-28

Family

ID=40870728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007314952A Expired - Fee Related JP4782763B2 (ja) 2007-12-05 2007-12-05 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法

Country Status (1)

Country Link
JP (1) JP4782763B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105574256B (zh) * 2015-12-15 2020-03-27 中国电力科学研究院 一种fpga子网与电磁暂态仿真子网的接口方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2925304B2 (ja) * 1990-11-26 1999-07-28 富士通株式会社 ブロック化回路シミュレーション装置及び方法
JP2980134B2 (ja) * 1990-11-26 1999-11-22 富士通株式会社 ブロック化回路シミュレーション装置及び方法
JPH06266788A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 回路解析装置

Also Published As

Publication number Publication date
JP2009140172A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
US7603636B2 (en) Assertion generating system, program thereof, circuit verifying system, and assertion generating method
Lourenço et al. AIDA: Layout-aware analog circuit-level sizing with in-loop layout generation
CN107688682B (zh) 一种使用时序路径提取电路拓扑的方法
US10635846B2 (en) Timing error analysis method and information processing apparatus
US7444604B2 (en) Apparatus and methods for simulation of electronic circuitry
US20060136793A1 (en) Memory power models related to access information and methods thereof
JP5098970B2 (ja) リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法
JP4261502B2 (ja) 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体
JP5056478B2 (ja) リーク電流解析プログラム、該プログラムを記録した記録媒体、リーク電流解析装置、およびリーク電流解析方法
JP5699768B2 (ja) 回路シミュレーション方法および回路シミュレーション装置
JP2007264993A (ja) 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体
JPWO2008081544A1 (ja) シミュレーションシステム、シミュレーションプログラムおよび該プログラムを記録した記録媒体
JP5444985B2 (ja) 情報処理装置
JP4782763B2 (ja) 解析支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、解析支援装置、および解析支援方法
JP2006190149A (ja) 半導体集積回路の低消費電力設計方法
JP2022536648A (ja) 平坦化されたネットリストからの挙動設計回復
US11354477B1 (en) System and method for performance estimation for electronic designs using subcircuit matching and data-reuse
JP2011237889A (ja) 解析支援プログラム、解析支援装置および解析支援方法
ŁUKASZEWICZ et al. 1. DESIGN OF MECHATRONICS SYSTEMS USING CAX ENVIRONMENT
US8166427B1 (en) Tracing and reporting registers removed during synthesis
JP5262678B2 (ja) 動作合成システム、動作合成方法、及び動作合成用プログラム
JP2008165310A (ja) 多変数モデル解析システム、方法、プログラム、およびプログラム媒体
JP2008152669A (ja) 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法
JP2010003195A (ja) Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム
Foundries Application Note—SPICE Models & Simulations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees