JP4383251B2 - 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 - Google Patents

Description

この発明は電気回路のシミュレーション技術に関し、特に蓄電素子の等価回路モデルに関する。

電子機器における電気回路の電気的特性は、電子機器の動作を決定するものであり非常に重要である。

電気回路の設計において、電気的特性を回路図の段階で予測することは困難である。従来は、実際に回路を製作して電気的特性を測定し、所望の電気的特性が得られなければ設計をやり直すという試行錯誤が行われていた。

しかし、このような設計手法は効率が悪いため、近年では、コンピュータとソフトウェアによるシミュレーション装置を用いて、電気的特性を予測することが一般的となっている。

このようなシミュレーションには、電気回路を構成する各回路素子についての等価回路モデルを用いて、電気回路の回路モデルを構成する必要がある。

したがって、効率よく回路設計を行うためには、高精度の等価回路モデルが必要となる。特許文献１には、多数のサンプル周波数について、インピーダンスの実数部および虚数部を測定した後、多段のＬＣＲ回路により等価回路モデルを導出する方法が示されている。

ところで、電源回路等に使用されるコンデンサは、インピーダンスの実数部、いわゆるＥＳＲ（Equivalent Series Resistance：等価直列抵抗）の特性が重要である。

すなわち、ＥＳＲが小さいほど電源容量を小さくでき、かつ電源の低リプル化につながるからである。

そのため、特許文献２には、ＥＳＲを分離測定し、コンデンサを評価する方法が示されている。
特開２００２−２５９４８２号公報 特開２００３−３２９７１５号公報

近年の電子機器の高速ディジタル化、高周波数化につれて、高周波数領域でのシミュレーションが必要となってきている。

一方、コンデンサのＥＳＲは、高周波数領域において増加し、コンデンサとしての特性が劣化することがわかってきた。

そのため、高周波数領域でのシミュレーションを行うためには、ＥＳＲの特性も考慮した高精度の等価回路モデルが必要である。

図１１は、従来の３素子等価回路モデルである。

しかし、図１１に示す従来の３素子等価回路モデルは、抵抗Ｒ１０がインダクタンスＬ１０およびキャパシタンスＣ１０と直列に接続されているだけであるため、周波数によらずＥＳＲは一定値となるといった問題点があった。

図１２は、従来の３素子等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。

図１２（ａ）は、ＥＳＲの周波数特性について比較した図である。

図１２（ｂ）は、インピーダンス絶対値の周波数特性について比較した図である。

図１２（ｂ）に示すように、インピーダンス絶対値については測定値と略一致させることができたとしても、図１２（ａ）に示すように、インピーダンスの実数部については、略一致させることができなかった。

また、上述の特許文献１に示されている方法では、多段のラダー回路で構成される等価回路モデルの選定方法および各回路定数の導出方法が明確ではなかった。

したがって、コンデンサについて高精度の等価回路モデルが得られないために、高周波数領域でのシミュレーションを正確に行うことができず、実際に電気回路を製作した場合に、予期しない問題が生じることがあった。

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、高精度の等価回路モデルを記録したコンピュータ読取り可能な記録媒体を提供することである。

また、本発明の別の目的は、高精度の等価回路モデルの導出をコンピュータに実行させるためのプログラムを提供することである。

また、本発明の別の目的は、高精度の等価回路モデルの導出をコンピュータに実行させるためのプログラムを記録した記録媒体を提供することである。

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムを提供することである。

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムを記録した記録媒体を提供することである。

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを設計する設計方法を提供することである。

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサの良否判断を行う良否判断方法を提供することである。

また、本発明の別の目的は、高精度の等価回路モデルを導出する導出装置を提供することである。

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションを行うシミュレーション装置を提供することである。

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサの良否判断を行う良否判断装置を提供することである。

この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを記録したコンピュータ読取り可能な記録媒体は、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続された第１のインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを記録したコンピュータ読取り可能な記録媒体である。

好ましくは、第１の回路は、１つの直列回路を含む。

好ましくは、第２の回路は、第３の抵抗と、第３の抵抗に直列に接続された第２のインダクタンスとを含む。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルの導出をコンピュータに実行させるためのプログラムは、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルの導出をコンピュータに実行させるためのプログラムであり、蓄電素子の測定インピーダンスの実数部の周波数特性を受付けるステップと、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を最適化するステップとをコンピュータに実行させるためのプログラムである。

好ましくは、最適化するステップは、第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を変化させる第１のステップと、変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、計算された等価インピーダンスの実数部の周波数特性が蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで第１および第２のステップを繰返す第３のステップとからなる。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムは、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムであり、蓄電素子の等価回路モデルを含んだ電気回路の回路モデルを受付けるステップと、シミュレーション条件を受付けるステップと、電気回路の回路モデルおよびシミュレーション条件に基づき、電気的特性を計算するステップと、計算された電気的特性を出力するステップとをコンピュータに実行させるためのプログラムである。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法は、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法であり、蓄電素子の等価回路モデルを含んだ電気回路の回路モデルを作成するステップと、所望の電気的特性を決定するステップと、電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するように第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を最適化するステップと、最適化された第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値に基づいて、蓄電素子を製作するステップとからなる、蓄電素子を設計する方法である。

好ましくは、最適化するステップは、第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を変化させる第１のステップと、変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて電気回路の回路モデルの電気的特性を計算する第２のステップと、計算された電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する方法は、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを用いて、蓄電素子の良否を判断する方法であり、蓄電素子の測定インピーダンスの実数部の周波数特性を取得するステップと、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を最適化するステップと、最適化された第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値があらかじめ定められた範囲内であれば蓄電素子を良品と判断するステップとからなる、蓄電素子の良否を判断する方法である。

好ましくは、最適化するステップは、第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を変化させる第１のステップと、変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、計算された等価回路モデルの等価インピーダンスの実数部の周波数特性が所望の電気的特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを導出する装置は、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを導出する装置であり、蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を最適化する手段とを備える、等価回路モデルを導出する装置である。

好ましくは、最適化する手段は、第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を変化させる第１の手段と、変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２の手段と、計算された等価インピーダンスの実数部の周波数特性が蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２の手段を繰返す第３の手段とからなる。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置は、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置であり、等価回路モデルを含んだ電気回路の回路モデルを受付ける手段と、シミュレーション条件を受付ける手段と、電気回路の回路モデルおよびシミュレーション条件に基づき、電気的特性を計算する手段と、計算された電気的特性を出力する手段とを備える、電気的特性をシミュレーションする装置。

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する装置は、蓄電部に対応する第１の回路と、第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、第１の回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を少なくとも１つ含み、第１の並列回路は、第１の抵抗と、第１の抵抗に並列に接続されたインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続されたキャパシタンスとからなる等価回路モデルを用いて、蓄電素子の良否を判断する装置であり、蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するように第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値を最適化する手段と、最適化された第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値についてあらかじめ定められた範囲内であれば良品と判断する手段とを備える、蓄電素子の良否を判断する装置。

この発明によれば、高精度なコンデンサの等価回路モデルを得ることができるので、特に高周波数領域における正確なシミュレーションができる。

また、この発明によれば、コンデンサの構造に対応した等価回路モデルを得ることができるので、所望の特性となるようにコンデンサを設計する場合に、構造との対応が明快であるため効率的な設計ができる。

さらに、この発明によれば、サンプル周波数毎のＥＳＲから導出される等価回路モデルを用いて製品の評価が行えるので、全周波数領域の電気的特性を測定することなく、迅速かつ低コストで製品の良否判断ができる。

この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。

［実施の形態１］
この発明の実施の形態１に従うコンデンサの等価回路モデルの導出をコンピュータに実行させるプログラムについて説明する。

まず、コンデンサの等価回路モデルについて説明する。

図１２（ａ）に示すように、実測のＥＳＲは高周波数側および低周波数側において上昇する。その上昇の程度はコンデンサによって異なるため、回路を構成する各素子の値を変更することで、柔軟にＥＳＲ特性が変化する等価回路モデルを採用する必要がある。

図１は、この発明の実施の形態１に従う等価回路モデルを示した図である。

図１を参照して、この発明の実施の形態１に従う等価回路モデルは、蓄電部に対応する回路１０と端子部に対応する回路２０とからなる。

回路１０は、抵抗Ｒ１とインダクタンスＬ１との並列回路と抵抗Ｒ２とキャパシタンスＣ１との並列回路とを直列接続した回路である。

回路２０は、インダクタンスＬ２と抵抗Ｒ３とを直列接続した回路である。

図１に示す等価回路モデルのインピーダンス計算式は、式（１）のようになる。

回路１０における抵抗Ｒ１とインダクタンスＬ１との並列回路に流入する電流は、抵抗Ｒ１とインダクタンスＬ１とのインピーダンスの逆数比に比例して分流される。インダクタンスＬ１のインピーダンスは周波数に比例する。そのため、低周波数領域では、インダクタンスＬ１は低インピーダンスであり、インダクタンスＬ１に流れる電流の比率は大きく、並列回路全体のＥＳＲは小さい。一方、高周波数になるにつれインダクタンスＬ１は高インピーダンスとなるため、抵抗Ｒ１に流れる電流の比率は大きくなり、並列回路全体のＥＳＲは上昇することになる。

よって、本並列回路の抵抗Ｒ１の値とインダクタンスＬ１の値とにより高周波数領域におけるＥＳＲ特性を変化させることができる。

一方、回路１０における抵抗Ｒ２とキャパシタンスＣ１との並列回路に流入する電流は、抵抗Ｒ２とキャパシタンスＣ１とのインピーダンスの逆数比に比例して分流される。キャパシタンスＣ１のインピーダンスは周波数に反比例する。そのため、高周波数領域では、キャパシタンスＣ１は低インピーダンスであり、キャパシタンスＣ１に流れる電流の比率は大きく、並列回路全体のＥＳＲは小さい。一方、低周波数になるにつれキャパシタンスＣ１は高インピーダンスとなるため、抵抗Ｒ２に流れる電流の比率は大きくなり、並列回路全体のＥＳＲは上昇することになる。

よって、本並列回路の抵抗Ｒ２の値とキャパシタンスＣ１の値とにより低周波数領域におけるＥＳＲ特性を変化させることができる。

回路２０はインダクタンスＬ２と抵抗Ｒ３とを直列接続したものであるから、ＥＳＲは周波数によらずＲ３となる。

したがって、全周波数領域の測定値を用いて抵抗Ｒ３を決定した後、主として高周波数領域での測定値を用いて抵抗Ｒ１の値とインダクタンスＬ１の値とを、および主として低周波数領域での測定値を用いて抵抗Ｒ２の値とキャパシタンスＣ１の値とをそれぞれ最適化することにより全周波数領域においてＥＳＲ特性を実測値に略一致させることができる。

次に、コンデンサの等価回路モデルの導出をコンピュータに実行させるプログラムについて説明する。

図２は、この発明の実施の形態１に従うプログラムを実行するコンピュータの概略構成図である。

図２を参照して、コンピュータ１００には、マウス１１４と、キーボード１１６と、ディスプレイ１１８が接続される。

コンピュータ１００は、それぞれバス１２０に接続された、ＣＰＵ（Central Processing Unit）１０２と、オペレーティングシステムに送られたプログラムなどを記憶したＲＯＭ（Read Only Memory）１０４と、実行されるプログラムをロードするための、およびプログラム実行中のデータを記憶するためのＲＡＭ（Random Access Memory）１０６と、ハードディスク（ＨＤＤ）１０８と、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）ドライブ１１０とを備える。ＣＤ−ＲＯＭドライブ１１０には、ＣＤ−ＲＯＭ１１２が装着される。

図３は、この発明の実施の形態１に従う等価回路モデルを導出するプログラムのフローチャートである。

コンピュータ１００は、等価回路モデルを導出するプログラムがＣＰＵ１０２で実行されることにより、図３に示した各ステップの処理を実行する。

一般的にこうしたプログラムは、ＣＤ−ＲＯＭ１１２などの記録媒体に記憶されて流通し、ＣＤ−ＲＯＭドライブ１１０などにより記録媒体から読取られてハードディスク１０８に一旦記憶される。さらにハードディスク１０８からＲＡＭ１０６に読出されてＣＰＵ１０２により実行される。

図３を参照して、ＣＰＵ１０２は、ユーザが入力する等価回路モデルを受付ける（ステップＳ１００）。ユーザは、ＣＤ−ＲＯＭ１１２に記憶されている等価回路モデルをＣＤ−ＲＯＭドライブ１１０から読込ませキーボード１１６およびマウス１１４を用いてディスプレイ１１８において等価回路モデルを構成する。

次に、ＣＰＵ１０２は、ユーザが入力する等価回路モデルの抵抗Ｒ１，Ｒ２，インダクタンスＬ１，キャパシタンスＣ１の初期値を受付ける（ステップＳ１０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、抵抗Ｒ１，Ｒ２，インダクタンスＬ１，キャパシタンスＣ１の初期値を入力する。この初期値は後述する最適化処理を行うための初期値であり、ユーザは任意に決定できる。

さらに、ＣＰＵ１０２は、ユーザが入力するサンプル周波数毎のＥＳＲの測定値を受付ける（ステップＳ１０４）。ユーザは、あらかじめ対象とするコンデンサについて、複数のサンプル周波数毎にＥＳＲを測定しておき、キーボード１１６およびマウス１１４を用いて入力する。ＥＳＲの測定数が多いほど等価回路モデルの精度は向上する。

ユーザからの入力が完了した後、ＣＰＵ１０２は、抵抗Ｒ３の値を決定する（ステップＳ１０６）。式（１）に示すインピーダンス計算式の実部、すなわちＥＳＲに着目すると、Ｒ３はωに依存しない。したがって、サンプル周波数とＥＳＲ測定値から抵抗Ｒ３を計算できる。

次に、ＣＰＵ１０２は、等価回路モデルを用いて計算されたＥＳＲ周波数特性と実測されたＥＳＲ周波数特性とを略一致させるように、蓄電部に対応する回路１０について最適化処理を行う。以下、最適化処理について述べる。

ＣＰＵ１０２は、ＥＳＲを測定したサンプル周波数と対応させて、等価回路モデルのサンプル周波数毎のＥＳＲを計算する（ステップＳ１０８）。

続いて、ＣＰＵ１０２は、サンプル周波数毎のＥＳＲの測定値と計算値が略一致するか否かを判断する（ステップＳ１１０）。

サンプル周波数毎のＥＳＲの測定値と計算値が略一致しない場合（ステップＳ１１０においてＮＯの場合）には、ＣＰＵ１０２は、等価回路モデルの抵抗Ｒ１，Ｒ２，インダクタンスＬ１，キャパシタンスＣ１の値を変更する（ステップＳ１１２）。

以下、上述したステップＳ１０８，Ｓ１１０，Ｓ１１２を、ステップＳ１１０においてサンプル周波数毎のＥＳＲの測定値と計算値が略一致するまで繰返す。

サンプル周波数毎のＥＳＲの測定値と計算値が略一致した場合（ステップＳ１１０においてＹＥＳの場合）には、ＣＰＵ１０２は、そのときの値を等価回路モデルの抵抗Ｒ１，Ｒ２，インダクタンスＬ１，キャパシタンスＣ１の値として決定する（ステップＳ１１４）。

以上が最適化処理である。

その後、ＣＰＵ１０２は、ユーザが入力する所定周波数のインピーダンス絶対値の測定値を受付ける（ステップＳ１１６）。ユーザは、あらかじめ対象とするコンデンサについて、１つの所定周波数におけるインピーダンス絶対値を測定しておき、キーボード１１６およびマウス１１４を用いて入力する。

すると、ＣＰＵ１０２は、インダクタンスＬ２を計算する（ステップＳ１１８）。ＣＰＵ１０２は、上述のステップで決定された抵抗Ｒ１，Ｒ２，Ｒ３，インダクタンスＬ１およびキャパシタンスＣ１の値と所定周波数のインピーダンス絶対値を用いて、式（１）からインダクタンスＬ２を計算できる。

最終的に、ＣＰＵ１０２は、抵抗Ｒ１，Ｒ２，Ｒ３，インダクタンスＬ１，Ｌ２，キャパシタンスＣ１の値をディスプレイ１１８等に出力する（ステップＳ１２０）。

上述のステップにより、対象とするコンデンサの等価回路モデルが導出できる。

なお、サンプル周波数毎のＥＳＲの測定値と略一致するまで、抵抗Ｒ１，Ｒ２，インダクタンスＬ１，キャパシタンスＣ１の値を変更していく手法の一例として、非線形最小二乗法がある。非線形最小二乗法の代表的なアルゴリズムとして、ニュートン法、パターン法およびガウス−ニュートン法などが知られている。

図４は、この発明の実施の形態１に従う等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。

図４（ａ）は、ＥＳＲの周波数特性について比較した図である。

図４（ｂ）は、インピーダンス絶対値の周波数特性について比較した図である。

図４（ａ），図４（ｂ）を参照して、本発明の実施の形態１に従う等価回路モデルを用いた場合には、ＥＳＲの周波数特性およびインピーダンス絶対値の周波数特性のいずれも、測定値と略一致させることができる。

図５は、他の等価回路モデルの一例を示した図である。

この発明の実施の形態１に従う等価回路モデルとしては、図５（ａ）に示すように、図１の蓄電部に相当する回路１０を２個並列に接続した、蓄電部に相当する回路３０を有するもの、および図５（ｂ）に示すように、図１の蓄電部に相当する回路１０を２個直列に接続した、蓄電部に相当する回路５０を有するものでもよい。

なお、プログラムが記憶される記録媒体としては、ＣＤ−ＲＯＭ、ハードディスクに限られず、フレキシブルディスク、カセットテープ、光ディスク（ＭＯ（Magnetic Optical Disc）／ＭＤ（Mini Disc）／ＤＶＤ（Digital Versatile Disc））、ＩＣカード（メモリカードを含む）、光カード、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭなどの半導体メモリ等の固定的にプログラムを担持する媒体でもよい。

［実施の形態２］
この発明の実施の形態２に従うコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるプログラムについて説明する。

図６は、この発明の実施の形態２に従うコンデンサを有する電気回路の一例である。

図６（ａ）は、電源デカップリング回路の構成図である。

図６（ｂ）は、電源デカップリング回路の回路モデルである。

電源デカップリング回路は、電源のノイズフィルタとして一般的に用いられる回路である。図６（ａ）は、２つのコンデンサによって構成された電源デカップリング回路である。

図６（ｂ）は、図６（ａ）に示す電源デカップリング回路から、図１に示す等価回路モデルを用いて、回路モデルを構成したものである。

図７は、この発明の実施の形態２に従うコンデンサを有する電気回路のシミュレーションを行うプログラムのフローチャートである。

処理を実行するコンピュータについての詳細な説明は、上述したので省略する。

ユーザは、あらかじめ、この発明の実施の形態１に従うプログラム等により、図６（ａ）に示すコンデンサ２０４，２０６の等価回路モデルを導出しておく。

図７を参照して、ＣＰＵ１０２は、ユーザが入力する電気回路の回路モデルを受付ける（ステップＳ２００）。ユーザは、キーボード１１６およびマウス１１４を用いてディスプレイ１１８において図６（ｂ）に示すような回路モデルを構成する。

次に、ＣＰＵ１０２は、回路モデルの各要素の定数値を受付ける（ステップＳ２０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、図６（ｂ）に示す抵抗Ｒ４１，Ｒ４２，Ｒ４３，インダクタンスＬ４１，Ｌ４２，キャパシタンスＣ４１，抵抗Ｒ５１，Ｒ５２，Ｒ５３，インダクタンスＬ５１，Ｌ５２，キャパシタンスＣ５１の値を入力する。

さらに、ＣＰＵ１０２は、シミュレーションの初期条件を受付ける（ステップＳ２０４）。ユーザは、キーボード１１６およびマウス１１４を用いて、所望する電気的特性を求めるための周波数範囲や入力信号波形等を初期条件として入力する。

例えば、図６（ｂ）において、電源側から負荷側への周波数伝達特性をシミュレーションしたい場合には、電源側から印加する信号の周波数範囲を初期条件として入力する。

ＣＰＵ１０２は、受付けた回路モデルおよび初期条件より電気的特性を計算する（ステップＳ２０６）。なお、計算手法としては、キルヒホッフの法則に基づく節点解析法が知られている。

その後、ＣＰＵ１０２は、計算により得られた電気的特性をディスプレイ１１８等に出力する（ステップＳ２０８）。

なお、ユーザは、計算により得られた電気的特性を電子データとして、ハードディスク１０８等に記憶することも可能である。

上述のステップにより、コンデンサの等価回路モデルを用いて対象とする電気回路の電気的特性をシミュレーションすることができる。

［実施の形態３］
この発明の実施の形態３に従うコンデンサを設計する方法について説明する。

一例として、図６（ａ）に示すデカップリング回路において、コンデンサ２０４とコンデンサ２０６との間で並列共振が生じる場合がある。そこで、この並列共振を避けるために、コンデンサ２０４を新たに設計する場合を説明する。

コンデンサの等価回路モデルとしては、図１に示す等価回路モデルを採用する。

図８は、この発明の実施の形態３に従うコンデンサの設計を行うプログラムのフローチャートである。

処理を実行するコンピュータについての詳細な説明は、上述したので省略する。

まず、ユーザは、図８の処理をコンピュータで実行し、所望のコンデンサ特性を導出する。

図８を参照して、ＣＰＵ１０２は、ユーザが入力するコンデンサの等価回路を含んだ電気回路の回路モデルを受付ける（ステップＳ３００）。ユーザは、キーボード１１６およびマウス１１４を用いてディスプレイ１１８において図６（ｂ）に示すような回路モデルを構成する。

次に、ＣＰＵ１０２は、回路モデルの各要素の定数値を受付ける（ステップＳ３０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、図６（ｂ）に示す抵抗Ｒ４１，Ｒ４２，Ｒ４３，インダクタンスＬ４１，Ｌ４２，キャパシタンスＣ４１，抵抗Ｒ５１，Ｒ５２，Ｒ５３，インダクタンスＬ５１，Ｌ５２，キャパシタンスＣ５１の値を入力する。

さらに、ＣＰＵ１０２は、ユーザが入力するシミュレーションの初期条件を受付ける（ステップＳ３０４）。ユーザは、キーボード１１６およびマウス１１４を用いて、所望する電気的特性を求めるための周波数範囲や入力信号波形等を初期条件として入力する。例えば、電源側からの伝達関数をシミュレーションするための周波数範囲等を入力する。

次に、ＣＰＵ１０２は、受付けた回路モデルおよび初期条件より電気的特性を計算する（ステップＳ３０６）。

その後、ＣＰＵ１０２は、再計算が必要か否かを受付ける（ステップＳ３０８）。ユーザは、計算された電気的特性が所望の電気的特性となっていなければ、再計算が必要と入力する。

再計算が必要な場合（ステップＳ３０８においてＮＯの場合）には、ＣＰＵ１０２は、等価回路モデルの抵抗Ｒ４１，Ｒ４２，Ｒ４３，インダクタンスＬ４１，Ｌ４２，キャパシタンスＣ４１の値の変更を受付ける（ステップＳ３１０）。ユーザは、任意に抵抗Ｒ４１，Ｒ４２，Ｒ４３，インダクタンスＬ４１，Ｌ４２，キャパシタンスＣ４１の値を変更して入力する。

以下、上述したステップＳ３０６，Ｓ３０８，Ｓ３１０を、ステップＳ３０８において再計算が不要となるまで繰返す。

所望の電気的特性が得られて、再計算が不要となった場合（ステップＳ３０８においてＹＥＳの場合）には、ユーザは、新たな設計値として抵抗Ｒ４１，Ｒ４２，Ｒ４３，インダクタンスＬ４１，Ｌ４２，キャパシタンスＣ４１の値を決定する（ステップＳ３１２）。

以上が最適化処理である。

上述の処理をコンピュータで実行することで、ユーザは、新たなコンデンサの等価回路モデルを得ることができる。

次に、ユーザは、コンデンサ２０４の等価回路モデルと新たなコンデンサの等価回路モデルとを比較する。

図６（ｂ）の蓄電部に相当する回路７０ａ、すなわち抵抗Ｒ４１，Ｒ４２，インダクタンスＬ４１，キャパシタンスＣ４１に変更があった場合には、コンデンサの蓄電部を設計変更する。

また、図６（ｂ）の端子部に相当する回路８０ａ、すなわち抵抗Ｒ４３，インダクタンスＬ４２に変更があった場合には、コンデンサの端子部を設計変更する。

上述のように、設計変更が必要な部位を特定できるため、効率的な設計ができる。

より好ましくは、実際の端子部は、通常アノード部とカソード部に分かれているため、アノード部とカソード部の構造を電磁界解析することで、端子部に相当する回路を構成する抵抗Ｒ４３，インダクタンスＬ４２をさらに分離して設計を行うことができる。

なお、電磁界解析は、コンピュータを用いて、ＦＤＴＤ法やモーメント法といったアルゴリズムで行うことが知られている。

また、設計変更された新たなコンデンサは、この発明の実施の形態１に示すプログラムを実行させて導出される等価回路モデルにより、電気的特性を確認することができる。

［実施の形態４］
この発明の実施の形態４に従うコンデンサの良否を判断する装置について説明する。

図９は、この発明の実施の形態４に従うコンデンサの良否を判断する装置の概略構成図である。

コンデンサの良否を判断する装置は、マイクロコンピュータ１００と、マウス１１４と、キーボード１１６と、ディスプレイ１１８と、測定部１５０とを備える。

マイクロコンピュータ１００と、マウス１１４と、キーボード１１６と、ディスプレイ１１８は上述したものと同様であるので詳細な説明は省略する。

測定部１５０は、ＣＰＵ１０２からの指令に応じて、任意のサンプル周波数におけるＥＳＲおよびインピーダンス絶対値を測定し、その測定データをＲＡＭ１０６へ転送する。測定部１５０は、印加交流電圧波形と交流電流波形とをベクトル演算してＥＳＲおよびインピーダンス絶対値を測定するが、周知技術であるため詳細な説明は省略する。

この発明の実施の形態４において、コンデンサの等価回路モデルとして図１に示す等価回路モデルを採用する。

図１０は、この発明の実施の形態４に従うコンデンサの良否を判断するプログラムのフローチャートである。

図１０を参照して、ＣＰＵ１０２は、ユーザが入力する等価回路モデルを受付ける。ユーザは、キーボード１１６およびマウス１１４を用いて等価回路モデルを決定する（ステップＳ４００）。

さらに、ＣＰＵ１０２は、ユーザが入力する決定した等価回路モデルの各要素についての基準値および許容範囲を受付ける（ステップＳ４０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、抵抗Ｒ１，Ｒ２，Ｒ３，インダクタンスＬ１，Ｌ２，キャパシタンスＣ１の基準値および良品であると判断できる許容範囲を入力する。

次に、測定部１５０はＣＰＵ１０２からの指令に応じて、複数のサンプル周波数毎に製品のＥＳＲを測定し（ステップＳ４０４）、そのデータをＲＡＭ１０６へ転送する。

さらに、測定部１５０はＣＰＵ１０２からの指令に応じて、所定周波数の製品のインピーダンス絶対値を測定し（ステップＳ４０６）、そのデータをＲＡＭ１０６へ転送する。

ＣＰＵ１０２は、製品の等価回路モデルを導出する（ステップＳ４０８）。このステップは、この発明の実施の形態１における、図３に示すステップＳ１０６，Ｓ１０８，Ｓ１１０，Ｓ１１２，Ｓ１１４，Ｓ１１６，Ｓ１１８，Ｓ１２０と同様であるので、詳細な説明は省略する。

その後、ＣＰＵ１０２は、導出した抵抗Ｒ１，Ｒ２，Ｒ３，インダクタンスＬ１，Ｌ２，キャパシタンスＣ１が、それぞれ基準値から許容範囲内であるか否かを判断する（ステップＳ４１０）。

すべての値が基準値から許容範囲内にある場合（ステップＳ４１０においてＹＥＳの場合）には、ＣＰＵ１０２は、当該製品を「良品」であると判断する（ステップＳ４１２）。

一方、いずれかの値が基準値から許容範囲内にない場合（ステップＳ４１０においてＮＯの場合）には、ＣＰＵ１０２は、当該製品を「不良品」であると判断する（ステップＳ４１４）。

上述のように、サンプル周波数毎のＥＳＲから導出される等価回路モデルを用いて製品の良否判断ができる。

なお、この発明の実施の形態４においては、測定部１５０を備えたコンピュータ１００で構成された装置を説明したが、これに限られることはなく、ユーザが製品のＥＳＲおよびインピーダンス絶対値を測定した後、同様の処理を行う装置に当該データを入力してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明の実施の形態１に従う等価回路モデルを示した図である。 この発明の実施の形態１に従うプログラムを実行するコンピュータの概略構成図である。 この発明の実施の形態１に従う等価回路モデルを導出するプログラムのフローチャートである。 この発明の実施の形態１に従う等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。 他の等価回路モデルの一例を示した図である。 この発明の実施の形態２に従うコンデンサを有する電気回路の一例である。 この発明の実施の形態２に従うコンデンサを有する電気回路のシミュレーションを行うプログラムのフローチャートである。 この発明の実施の形態３に従うコンデンサの設計を行うプログラムのフローチャートである。 この発明の実施の形態４に従うコンデンサの良否を判断する装置の概略構成図である。 この発明の実施の形態４に従うコンデンサの良否を判断するプログラムのフローチャートである。 従来の３素子等価回路モデルである。 従来の３素子等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。

符号の説明

１０，３０，５０，７０ａ，７０ｂ 蓄電部に対応する回路、２０，４０，６０，８０ａ，８０ｂ 端子部に対応する回路、１００ コンピュータ、１０２ ＣＰＵ、１０４ ＲＯＭ、１０６ ＲＡＭ、１０８ ハードディスク（ＨＤＤ）、１１０ ＣＤ−ＲＯＭドライブ、１１２ ＣＤ−ＲＯＭ、１１４ マウス、１１６ キーボード、１１８ ディスプレイ、１２０ バス、１５０ 測定部、２００ 電源、２０２ 線路、２０４，２０６ コンデンサ、Ｒ１，Ｒ２，Ｒ３，Ｒ１０，Ｒ２１ａ，Ｒ２１ｂ，Ｒ２２ａ，Ｒ２２ｂ，Ｒ２３，Ｒ３１ａ，Ｒ３１ｂ，Ｒ３２ａ，Ｒ３２ｂ，Ｒ４１，Ｒ４２，Ｒ４３，Ｒ５１，Ｒ５２，Ｒ５３ 抵抗、Ｌ１，Ｌ２，Ｌ１０，Ｌ２１ａ，Ｌ２１ｂ，Ｌ２２，Ｌ３１ａ，Ｌ３１ｂ，Ｌ３２，Ｌ４１，Ｌ４２，Ｌ５１，Ｌ５２ インダクタンス、Ｃ１，Ｃ２，Ｃ１０，Ｃ２１ａ，Ｃ２１ｂ，Ｃ３１ａ，Ｃ３１ｂ，Ｃ４１，Ｃ５１ キャパシタンス。

Claims (16)

1. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルであって、
   蓄電部に対応する第１の回路と、
   前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
   前記第１の回路は、
   第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
   前記第１の並列回路は、
   第１の抵抗と、
   前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
   前記第２の並列回路は、
   第２の抵抗と、
   前記第２の抵抗に並列に接続されたキャパシタンスとからなる、
   等価回路モデルを、導出するためにコンピュータを、
   前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける受付手段、
   前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化する最適化手段、
   として機能させるための等価回路モデル導出プログラムを記録したコンピュータ読取り可能な記録媒体。
2. 前記第１の回路は、１つの前記直列回路を含む、請求項１に記載の等価回路モデル導出プログラムを記録したコンピュータ読取り可能な記録媒体。
3. 前記第２の回路は、
   第２のインダクタンスと、
   前記第２のインダクタンスに直列に接続された第３の抵抗とを含む、請求項１または２に記載の等価回路モデル導出プログラムを記録したコンピュータ読取り可能な記録媒体。
4. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルの導出をコンピュータに実行させるためのプログラムであって、
   前記等価回路モデルは、
   蓄電部に対応する第１の回路と、
   前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
   前記第１の回路は、
   第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
   前記第１の並列回路は、
   第１の抵抗と、
   前記第１の抵抗に並列に接続されたインダクタンスとからなり、
   前記第２の並列回路は、
   第２の抵抗と、
   前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
   前記プログラムは、
   前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付けるステップと、
   前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化するステップとをコンピュータに実行させる、コンピュータに実行させるためのプログラム。
5. 前記最適化するステップは、
   前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を変化させる第１のステップと、
   前記変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、
   前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる、請求項４に記載のコンピュータに実行させるためのプログラム。
6. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、前記蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムであって、
   前記等価回路モデルは、
   蓄電部に対応する第１の回路と、
   前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
   前記第１の回路は、
   第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
   前記第１の並列回路は、
   第１の抵抗と、
   前記第１の抵抗に並列に接続されたインダクタンスとからなり、
   前記第２の並列回路は、
   第２の抵抗と、
   前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
   前記プログラムは、
   前記蓄電素子の等価回路モデルを含んだ前記電気回路の回路モデルを受付けるステップと、
   シミュレーション条件を受付けるステップと、
   前記電気回路の回路モデルおよびシミュレーション条件に基づき、前記電気的特性を計算するステップと、
   前記計算された電気的特性を出力するステップとをコンピュータに実行させる、コンピュータに実行させるためのプログラム。
7. 請求項４〜６のいずれか１項に記載のプログラムを記録したコンピュータ読取り可能な記録媒体。
8. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、前記蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法であって、
   前記等価回路モデルは、
   蓄電部に対応する第１の回路と、
   前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
   前記第１の回路は、
   第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
   前記第１の並列回路は、
   第１の抵抗と、
   前記第１の抵抗に並列に接続されたインダクタンスとからなり、
   前記第２の並列回路は、
   第２の抵抗と、
   前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
   前記方法は、
   演算手段が、前記蓄電素子の等価回路モデルを含んだ前記電気回路の回路モデルを受付けるステップと、
   演算手段が、前記所望の電気的特性を計算するステップと、
   演算手段が、前記電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化するステップと、
   前記最適化された第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値に基づいて、前記蓄電素子が設計されるステップとからなる、蓄電素子を設計する方法。
9. 前記最適化するステップは、
   演算手段が、前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を変化させる第１のステップと、
   演算手段が、前記変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて前記電気回路の回路モデルの電気的特性を計算する第２のステップと、
   演算手段が、前記計算された電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる、請求項８に記載の蓄電素子を設計する方法。
10. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する方法であって、
    前記等価回路モデルは、
    蓄電部に対応する第１の回路と、
    前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
    前記第１の回路は、
    第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
    前記第１の並列回路は、
    第１の抵抗と、
    前記第１の抵抗に並列に接続されたインダクタンスとからなり、
    前記第２の並列回路は、
    第２の抵抗と、
    前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
    前記方法は、
    測定手段が、前記蓄電素子の測定インピーダンスの実数部の周波数特性を取得するステップと、
    演算手段が、前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化するステップと、
    演算手段が、前記最適化された第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値があらかじめ定められた範囲内であれば前記蓄電素子を良品と判断するステップとからなる、蓄電素子の良否を判断する方法。
11. 前記最適化するステップは、
    演算手段が、前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を変化させる第１のステップと、
    演算手段が、前記変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、
    演算手段が、前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる、請求項１０に記載の蓄電素子の良否を判断する方法。
12. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを導出する装置であって、
    前記等価回路モデルは、
    蓄電部に対応する第１の回路と、
    前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
    前記第１の回路は、
    第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
    前記第１の並列回路は、
    第１の抵抗と、
    前記第１の抵抗に並列に接続されたインダクタンスとからなり、
    前記第２の並列回路は、
    第２の抵抗と、
    前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
    前記装置は、
    前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、
    前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化する手段とを備える、等価回路モデルを導出する装置。
13. 前記最適化する手段は、
    前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を変化させる第１の手段と、
    前記変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２の手段と、
    前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２の手段を繰返す第３の手段とからなる、請求項１２に記載の等価回路モデルを導出する装置。
14. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置であって、
    前記等価回路モデルは、
    蓄電部に対応する第１の回路と、
    前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
    前記第１の回路は、
    第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
    前記第１の並列回路は、
    第１の抵抗と、
    前記第１の抵抗に並列に接続されたインダクタンスとからなり、
    前記第２の並列回路は、
    第２の抵抗と、
    前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
    前記装置は、
    前記等価回路モデルを含んだ前記電気回路の回路モデルを受付ける手段と、
    シミュレーション条件を受付ける手段と、
    前記電気回路の回路モデルおよびシミュレーション条件に基づき、前記電気的特性を計算する手段と、
    前記計算された電気的特性を出力する手段とを備える、電気的特性をシミュレーションする装置。
15. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する装置であって、
    前記等価回路モデルは、
    蓄電部に対応する第１の回路と、
    前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
    前記第１の回路は、
    第１の並列回路と第２の並列回路とをキャパシタンスを介さず直列に接続した直列回路を少なくとも１つ含み、
    前記第１の並列回路は、
    第１の抵抗と、
    前記第１の抵抗に並列に接続されたインダクタンスとからなり、
    前記第２の並列回路は、
    第２の抵抗と、
    前記第２の抵抗に並列に接続されたキャパシタンスとからなり、
    前記装置は、
    前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、
    前記電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化する手段と、
    前記最適化された第１および第２の抵抗、インダクタンスおよびキャパシタンスのそれぞれの値についてあらかじめ定められた範囲内であれば良品と判断する手段とを備える、蓄電素子の良否を判断する装置。
16. 前記最適化する手段は、
    前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を変化させる第１の手段と、
    前記変化させた第１および第２の抵抗、インダクタンスおよびキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２の手段と、
    前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２の手段を繰返す第３の手段とからなる、請求項１５に記載の蓄電素子の良否を判断する装置。
    

Images