JPH11184905A - 半導体集積回路の設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＥＤＡツールを使用して設計したＬＳＩのシ
ミュレーションにおいては、単純入力ミス等により実チ
ップの試作による評価では考えられないようなミスが発
生し、ＬＳＩの開発期間の短縮が充分に達成できないこ
とがある。 【解決手段】 ＥＤＡツールを用いた半導体集積回路の
設計において、回路を構成する素子等のパラメータの値
を入力する表形式のウィンドウを画面上に開く前に既に
入力されているパラメータ値を保存しておき、新たに入
力されたパラメータの値が設計ルールに違反していない
か判定し、違反する場合にはその旨のメッセージを画面
上に出力するとともに入力された新たなパラメータ値を
破棄して保存しておいた元のパラメータ値に戻すように
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
設計技術さらにはＥＤＡ（エレクトロニック・デザイン
・オートメーション）ツールによるＬＳＩ（大規模半導
体集積回路）の設計に適用して有効な技術に関し、例え
ば入力ミスによる設計の無駄を回避するのに利用して有
効な技術に関する。

【０００２】

【従来の技術】近年、半導体集積回路の設計分野では、
ＥＤＡツールと呼ばれるコンピュータ（特にワークステ
ーション）のソフトウェアによる回路設計が一般化され
ている。ＥＤＡツールを使用することにより回路シミュ
レーションをコンピュータ上で実行し、実チップ作成前
に回路の不備を発見することができるため、ＬＳＩの開
発期間の大幅な短縮が可能となる。

【０００３】

【発明が解決しようとする課題】しかしながら、一方に
おいて、設計したＬＳＩの評価をコンピュータ上での回
路シミュレーションで行なう方法にあっては、単純入力
ミスにより実チップの試作による評価では考えられない
ようなミスが発生し、ＬＳＩの開発期間の短縮が充分に
達成できないことがあることが明らかになった。

【０００４】例えば、入力ミスや設計者の勘違い、ある
いは設計ルールを熟知していないこと等により、単位を
間違えて設計ルールに違反した値にパラメータ値を設定
したり、計算式によってパラメータ値を求める際に計算
ミスをしたような場合、シミュレーションを実行するま
でそのミスが分からないことが多い。しかも、そのよう
なミスがあってもシミュレーション結果が「ＯＫ」とな
ることがあり、その場合にはレイアウト設計を行なうま
でそのミスを発見できないこととなる。さらに、寄生素
子の値を計算ミスした場合にはレイアウト設計後の実負
荷シミュレーションを実行するまでミスを発見すること
ができないという不具合がある。

【０００５】この発明の目的は、ＥＤＡツールを用いた
半導体集積回路の設計において、入力ミスや計算ミスに
よる設計ルール違反を設計の初期の段階で検出して設計
者に知らせることで、ＬＳＩの開発期間の短縮を図るこ
とにある。

【０００６】この発明の他の目的は、ＥＤＡツールを用
いた半導体集積回路の設計における設計者の負担を軽減
するとともに計算ミスの発生を防止することにある。

【０００７】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【０００９】すなわち、ＥＤＡツールを用いた半導体集
積回路の設計において、回路を構成する素子等のパラメ
ータの値を入力する表形式のウィンドウを画面上に開く
前に既に入力されているパラメータ値を保存しておき、
新たに入力されたパラメータの値が設計ルールに違反し
ていないか判定し、違反する場合にはその旨のメッセー
ジを画面上に出力するとともに入力された新たなパラメ
ータ値を破棄して保存しておいた元のパラメータ値に戻
すようにするというものである。

【００１０】これによって、ＥＤＡツールを用いた半導
体集積回路の設計において、入力ミスや計算ミスによる
設計ルール違反を設計の初期の段階で検出して設計者に
知らせることで、ＬＳＩの開発期間の短縮を図ることが
できる。

【００１１】また、上記パラメータ入力用ウィンドウに
関連して計算式や関係式を用意しておいて、入力された
パラメータから所定の計算によって求められるパラメー
タ、入力されたパラメータと入力済みの他のパラメータ
とから求められるパラメータ、この求められたパラメー
タに付随して求められるパラメータ、入力パラメータの
変更によって更新が必要となるパラメータ等の値を、用
意された計算式や関数を用いて自動的に求めるようにす
る。

【００１２】これによって、ＥＤＡツールを用いた半導
体集積回路の設計における設計者の負担を軽減するとと
もに計算ミスの発生を防止することができる。

【００１３】さらに、上記のようにして求められた値に
ついても必要に応じて設計ルールに違反していないか判
定を行ない、違反する場合にはその旨のメッセージを画
面上に出力するとともに求められたパラメータ値を無効
とし、保存しておいた元のパラメータ値に戻して更新を
行なわないようにする。

【００１４】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１５】図１は回路を構成する素子の１つとしての
容量のシンボルマークを、また図２はこの容量素子のレ
イアウト後の等価回路を示す。図２において、１は設計
容量、２および３は寄生抵抗、４は寄生容量で、回路設
計後のシミュレーションにおける容量素子は、図２の等
価回路が使用される。

【００１６】図３はＥＤＡツールを用いて容量素子のパ
ラメータを設定する際にＣＲＴ画面上に表示される表形
式のパラメータ入力用ウィンドウで、本実施例では、
“EditCell Parameter”フォームと称する。このフォー
ム名はフォームの第１行目に記述される。フォーム名の
すぐ下には、３つの指示ボタン“ＯＫ”，“Ｃａｎｃｅ
ｌ”，“Ａｐｐｌｙ”が配置され、その下にセル名“Ｃ
ｅｌｌ Ｎａｍｅ”の欄が設けられ、ここには容量を意
味する“ｃａｐａｃｉｔｏｒ”が記述されている。セル
名の欄の下には、２つの操作ボタン“Ａｄｄ”と“Ｅｄ
ｉｔ”が配置され、さらにその下には、容量素子のパラ
メータ名５〜１３と入力欄が配置されている。容量素子
のパラメータとしては、容量値を与える“ｃ”、寄生容
量４の接続先を与える“ｇｎｄ＿ｎｏｄｅ”、レイアウ
トタイプを与える“ｇｔｙｐｅ”、長さ“ｌ”、幅
“ｗ”、寄生抵抗２，３の抵抗値を与える“Ｒplus”,
“Ｒminus”、寄生容量４の容量値を与える“Ｃｓｕ
ｂ”、当該等価回路のネットリスト（素子の接続先を記
述した表）を作成するためのマクロファイル名を指定す
る“ｍａｃｒｏ”がある。

【００１７】レイアウトタイプ“ｇｔｙｐｅ”は、容量
のレイアウト形状を指定するパラメータであり、“ｓｑ
ｕａｒｅ”は正方形であることを意味し、“ｌfix”は
長さｌが固定の長方形であること、“ｗfix”は幅ｗが
固定の長方形であることを意味しており、それぞれの記
号の前の◇印をクリックすることで、レイアウトタイプ
を指定することができる。

【００１８】図４は、図３に示されている素子編集フォ
ーム中の“Ｅｄｉｔ”ボタン１４をクリックすると表示
されるパラメータの属性を設定するためのパラメータ編
集フォームで、この実施例では“Edit Parameter Attri
bute”と称する。このフォーム名はフォームの第１行目
に記述される。フォーム名のすぐ下には、３つの指示ボ
タン“ＯＫ”，“Ｃａｎｃｅｌ”，“Ａｐｐｌｙ”が配
置され、その下にパラメータ名“ｃ”とその入力欄、容
量値“ｄｅｆＶａｌｕｅ”名とその入力欄、第１のアト
リビュート“ｅｄｉｔａｂｌｅ”とその入力欄、第２の
アトリビュート“ｆｕｎｃｔｉｏｎ”とその入力欄が設
けられている。

【００１９】上記第１のアトリビュート“ｅｄｉｔａｂ
ｌｅ”は、当該パラメータを編集可能とするかどうかを
設定するための属性編集部で、その入力欄には条件式等
が記述される。この欄に例えば“ｆａｌｓｅ”と入力さ
れると当該パラメータは常時編集不可とされる。また、
他のパラメータの値によって切り換えたい場合にはその
条件式を記述すれば良い。第２のアトリビュート“ｆｕ
ｎｃｔｉｏｎ”はパラメータ値を変えたときに実行すべ
き関数を入力する欄である。この関数入力欄には、実行
する条件もしくは計算式等を直接記述しても良いし、他
に用意した計算式を呼び出すための関数等を記述するよ
うにしても良い。

【００２０】図６〜図８は、回路図を作成するためのス
ケマティックエディッタと呼ばれるツールを用いて画面
上に図１のシンボルを配置した後に容量のパラメータ値
を変更するために用いられるフォームであり、この実施
例では“Edit Instance Properties”フォームと称す
る。図３に示されている“Edit Cell Parameter”フォ
ームは、回路に配置される前の容量等の素子のパラメー
タ設定に用いられるのに対し、図６〜図８の“Edit Ins
tance Properties”フォームは回路図に配置された後の
部品としての容量等の素子のパラメータを変更するのに
使用される。

【００２１】図６〜図８に示されている“Edit Instanc
e Properties”フォームは、図３に示されている“Edit
Cell Parameter”フォームとほぼ同一であり、セル名
“Ｃｅｌｌ Ｎａｍｅ”の欄と、“Ａｄｄ”ボタンおよ
び“Ｅｄｉｔ”ボタンがない点のみ異なっている。ま
た、“Edit Instance Properties”フォームでは、パラ
メータの変更が制限されており、網掛け表示されている
パラメータは変更不能であることを意味している。これ
らのパラメータは他のパラメータによって一義的に決ま
るため、図４のアトリビュート“editable”での記述に
より変更不能に設定されるためである。

【００２２】図６のフォームではレイアウトタイプが
“ｓｑｕａｒｅ”すなわち正方形に指定されているた
め、変更できるのは容量値“ｃ”と寄生容量の接続先
“ｇｎｄ＿ｎｏｄｅ”とレイアウトタイプ“ｇｔｙｐ
ｅ”のみである。このフォームで例えば容量値“ｃ”が
変更されると、長さｌや幅ｗ（＝ｌ）等は所定の計算式
で自動的に変更される。

【００２３】図７のフォームではレイアウトタイプが
“ｌfix”すなわち長さ固定に指定されているため、変
更できるのは容量値“ｃ”と寄生容量の接続先“ｇｎｄ
＿ｎｏｄｅ”とレイアウトタイプ“ｇｔｙｐｅ”および
幅ｗでのみである。このフォームで例えば幅“ｗ”が変
更されると容量値“ｃ”等が、また容量値“ｃ”が変更
されると、幅ｗ等が所定の計算式で自動的に変更され
る。

【００２４】図８のフォームではレイアウトタイプが
“ｗfix”すなわち長さ固定に指定されているため、変
更できるのは容量値“ｃ”と寄生容量の接続先“ｇｎｄ
＿ｎｏｄｅ”とレイアウトタイプ“ｇｔｙｐｅ”および
長さｌでのみである。このフォームで例えば長さ“ｌ”
が変更されると容量値“ｃ”等が、また容量値“ｃ”が
変更されると、長さｌ等が所定の計算式で自動的に変更
される。

【００２５】なお、図６〜図８のフォームにおいてパラ
メータ値が変更された場合の設計ルール違反の検出およ
び他のパラメータ値の演算処理は、図９および図１０や
図１１，図１２のフローチャート等に従って行なわれ
る。

【００２６】次に、本発明に係る設計方法における設計
ルール違反検出およびパラメータ演算処理の具体的な手
順の一例について説明する。図９および図１０には、容
量素子のパラメータのうち容量値ｃの変更時の処理手順
を示されている。なお、図９および図１０において、ｌ
＿ｌｏは容量パターンの長さｌの下限値、ｌ＿ｕｐは容
量パターンの長さｌの上限値、ｗ＿ｌｏは容量パターン
の幅ｗの下限値、ｌ＿ｕｐは容量パターンの幅ｗの上限
値、ｌｏｗｅｒは容量値ｃの下限値、ｕｐｐｅｒは容量
値ｃの上限値である。

【００２７】パラメータ容量値“ｃ”（図３の符号５）
の入力欄に新たな値が入力されると図９のフローが開始
される。先ず、入力された容量値ｃが下限値ｌｏｗｅｒ
以上で上限値ｕｐｐｅｒ以下か否か判定され（ステップ
Ｓ１）、下限値ｌｏｗｅｒ以下または上限値ｕｐｐｅｒ
以上のときは図５に示すようなエラーメッセージ・フォ
ームが画面上に表示される。このフォームは“ｃｌｏｓ
ｅ”ボタンをクリックすると閉じるようにされており、
フォームが閉じてから容量値ｃが元の値に戻される（ス
テップＳ２，Ｓ３）。

【００２８】入力された容量値ｃが下限値ｌｏｗｅｒ以
上で上限値ｕｐｐｅｒ以下のときは、次のステップＳ４
でレイアウトパターンのタイプ“ｇｔｙｐｅ”が判断さ
れる。そして、タイプが長さ固定（ｌfix）のときはス
テップＳ５へ移行してｗ＝ｃ＊ｌｅ／ｌなる計算式を用
いて、ｌを固定にして幅ｗを求め、求めた幅ｗが下限値
ｗ＿ｌｏ以上で上限値ｗ＿ｕｐ以下か否か判定される
（ステップＳ６）。そして、下限値ｗ＿ｌｏ以下または
上限値ｗ＿ｕｐ以上のときはステップＳ７でエラーメッ
セージが作成されてからステップＳ１４へ移行する。な
お、ｌｅは当該容量素子の単位面積当たりの容量値の逆
数で一定の値である。

【００２９】また、レイアウトタイプが正方形（ｓｑｕ
ａｒｅ）のときはステップＳ８へ移行して、ｌｅをかけ
て平方根をとる計算を行なって、幅ｗおよび長さｌをそ
れぞれ求め、求めた長さｌが下限値ｌ＿ｌｏ以上で上限
値ｌ＿ｕｐ以下か否か判定される（ステップＳ９）。そ
して、下限値ｌ＿ｌｏ以下または上限値ｌ＿ｕｐ以上の
ときはステップＳ１０でエラーメッセージが作成されて
からステップＳ１４へ移行する。上記判定は幅ｗについ
て行なうようにしても良い。

【００３０】さらに、レイアウトタイプが幅固定（ｗfi
x）のときはステップＳ１０へ移行してｌ＝ｃ＊ｌｅ／
ｗなる計算式を用いて、ｗを固定にして長さｌを求め、
求めた長さｌが下限値ｌ＿ｌｏ以上で上限値ｌ＿ｕｐ以
下か否か判定される（ステップＳ１１）。そして、求め
たｌが下限値ｌ＿ｌｏ以下または上限値ｌ＿ｕｐ以上の
ときはステップＳ１３でエラーメッセージが作成されて
からステップＳ１４へ移行する。

【００３１】ステップＳ１４では、エラーメッセージが
あるか否か判定され、ないときは上記ステップＳ５，Ｓ
８，Ｓ１１で計算されたｗ，ｌの値を保存し（ステップ
Ｓ１５）、エラーメッセージがあるときはそのメッセー
ジを表示してから容量値ｃを元の値に戻す（ステップＳ
１６）。それから図１０のステップＳ１８へ移行する。
ステップＳ１８では寄生抵抗Ｒplusを計算し、得られた
値を保存する（ステップＳ１９）。同様にして、寄生抵
抗Ｒminusの値を計算して得られた値を保存する（ステ
ップＳ２０，Ｓ２１）。その後、所定の計算式に従って
寄生容量Ｃｓｕｂの値を求め、得られた値を保存する
（ステップＳ２２，Ｓ２３）。

【００３２】図１１には、容量素子のパラメータのうち
長さｌの変更時の処理手順を示されている。なお、図１
１において、ｌ＿ｌｏは容量パターンの長さｌの下限
値、ｌ＿ｕｐは容量パターンの長さｌの上限値、ｗ＿ｌ
ｏは容量パターンの幅ｗの下限値、ｌ＿ｕｐは容量パタ
ーンの幅ｗの上限値である。

【００３３】パラメータの長さ“１”（図３の符号８）
の入力欄に新たな値が入力されると図１１のフローが開
始される。先ず、入力された長さｌが下限値ｌ＿ｌｏ以
上で上限値ｌ＿ｕｐ以下か否か判定され（ステップＳ３
１）、下限値ｌ＿ｌｏ以下または上限値ｌ＿ｕｐ以上の
ときは図５と同様なフォームのエラーメッセージ・フォ
ーム（図示省略）が画面上に表示される（ステップＳ３
２）。そして、このフォームが閉じてから長さｌが元の
値に戻される（ステップＳ３３）。

【００３４】入力された長さ“ｌ”が下限値ｌ＿ｌｏ以
上で上限値ｌ＿ｕｐ以下のときは、次のステップＳ３４
で容量値“ｃ”を読み込んでステップＳ３５へ移行し、
ｗ＝ｃ＊ｌｅ／ｌなる計算式を用いて入力された長さｌ
から幅ｗを求める。そして、求めた幅ｗが下限値ｗ＿ｌ
ｏ以上で上限値ｗ＿ｕｐ以下か否か判定し（ステップＳ
３６）、下限値ｗ＿ｌｏ以下または上限値ｗ＿ｕｐ以上
のときはステップＳ３７でエラーメッセージ・フォーム
が表示されてから長さｌが元の値に戻される（ステップ
Ｓ３８）。

【００３５】また、求めた幅ｗが下限値ｗ＿ｌｏ以上で
上限値ｗ＿ｕｐ以下のときはステップＳ３９へ移行して
求めたｗを保存する。それから、ステップＳ４０へ移行
して。寄生抵抗Ｒplusを計算し、得られた値を保存する
（ステップＳ４１）。同様にして、寄生抵抗Ｒminusの
値を計算して得られた値を保存する（ステップＳ４２，
４３）。その後、所定の計算式に従って寄生容量Ｃｓｕ
ｂの値を求め、得られた値を保存する（ステップＳ４
４，Ｓ４５）。

【００３６】図１２には、容量素子のパラメータのうち
幅ｗの変更時の処理手順を示されている。

【００３７】パラメータの幅“ｗ”（図３の符号９）の
入力欄に新たな値が入力されると図１２のフローが開始
される。先ず、入力された幅ｗが下限値ｗ＿ｌｏ以上で
上限値ｗ＿ｕｐ以下か否か判定され（ステップＳ５
１）、下限値ｗ＿ｌｏ以下または上限値ｗ＿ｕｐ以上の
ときは図５と同様なフォームのエラーメッセージ・フォ
ーム（図示省略）が画面上に表示される（ステップＳ５
２）。そして、このフォームが閉じてから幅ｗが元の値
に戻される（ステップＳ５３）。

【００３８】入力された長さ“ｗ”が下限値ｗ＿ｌｏ以
上で上限値ｗ＿ｕｐ以下のときは、次のステップＳ５４
で容量値“ｃ”を読み込んでステップＳ５５へ移行し、
ｌ＝ｃ＊ｌｅ／ｗなる計算式を用いて入力された幅ｗか
ら長さｌを求める。そして、求めた長さｌが下限値ｌ＿
ｌｏ以上で上限値ｌ＿ｕｐ以下か否か判定し（ステップ
Ｓ５６）、下限値ｗ＿ｌｏ以下または上限値ｗ＿ｕｐ以
上のときはステップＳ５７でエラーメッセージ・フォー
ムが表示されてから幅ｗが元の値に戻される（ステップ
Ｓ５８）。

【００３９】また、求めた長さｌが下限値ｌ＿ｌｏ以上
で上限値ｌ＿ｕｐ以下のときはステップＳ５９へ移行し
て求めたｗを保存する。それから、ステップＳ６０へ移
行して、寄生抵抗Ｒplusを計算し、得られた値を保存す
る（ステップＳ６１）。同様にして、寄生抵抗Ｒminus
の値を計算して得られた値を保存する（ステップＳ６
２，６３）。その後、所定の計算式に従って寄生容量Ｃ
ｓｕｂの値を求め、得られた値を保存する（ステップＳ
６４，Ｓ６５）。

【００４０】図１３は回路を構成する素子の１つとして
の抵抗素子のシンボルマークを、また図１４はこの抵抗
素子のレイアウト後の等価回路を示す。図１４におい
て、２１は設計抵抗、２２および２３は寄生容量で、回
路設計後のシミュレーションにおける抵抗素子は、図１
４の等価回路が使用される。

【００４１】図１５はＥＤＡツールを用いて抵抗素子の
パラメータを設定する際にＣＲＴ画面上に表示される
“Edit Cell Parameter”フォームで、図３の容量素子
のパラメータを設定する際にＣＲＴ画面上に表示される
“Edit Cell Parameter”フォームとほぼ同様のフォー
ムである。異なる点は、セル名“Ｃｅｌｌ Ｎａｍｅ”
の欄に抵抗を意味する“ｒｅｓｉｓｔｏｒ”が記述され
ている点と、パラメータの欄に容量値を与える“ｃ”の
代わりに抵抗値を与える“ｒ”が設けられている点と、
レイアウトタイプを与える“ｇｔｙｐｅ”が設けられて
いない点と、幅“ｗ”が選択方式にされている点と、シ
ミュレーション時に寄生容量を付加するのかどうかの選
択を行なうボタン“ｐａｒ”が設けられている点であ
る。

【００４２】図１６および図１７は、回路図を作成する
ためのスケマティックエディッタを用いて画面上に図１
３のシンボルを配置した後に容量のパラメータ値を変更
するために用いられる“Edit Instance Properties”フ
ォームである。

【００４３】図１６，図１７に示されている“Edit Ins
tance Properties”フォームは、図１５に示されている
“Edit Cell Parameter”フォームとほぼ同一であり、
セル名“Ｃｅｌｌ Ｎａｍｅ”の欄と、“Ａｄｄ”ボタ
ンおよび“Ｅｄｉｔ”ボタンがない点のみ異なってい
る。また、“Edit Instance Properties”フォームで
は、パラメータの変更が制限されており、網掛け表示さ
れているパラメータは変更不能であることを意味してい
る。これらのパラメータは他のパラメータによって一義
的に決まるためである。図１６のフォームで変更できる
のは抵抗値“ｒ”とレイアウト幅“ｗ”と寄生容量の接
続先“ｇｎｄ＿ｎｏｄｅ”と“ｐａｒ”ボタンのオン、
オフのみである。このフォームで例えば抵抗値“ｒ”が
変更されると、長さｌは所定の計算式で自動的に変更さ
れる。

【００４４】図１７は図１６の“ｐａｒ”ボタンをクリ
ックして寄生容量をオフに変更した場合のフォームを示
す。この場合、図１６のフォームから寄生容量Ｃｓｕｂ
の欄と寄生容量の接続先ｇｎｄ＿ｎｏｄｅの欄が除去さ
れたものと同一になる。

【００４５】図１８は回路を構成する素子の１つとして
のｎｐｎトランジスタのシンボルマークを示す。トラン
ジスタのレイアウト後の等価回路は、この実施例ではシ
ンボルマークと同じとしている。

【００４６】図１９はＥＤＡツールを用いてｎｐｎトラ
ンジスタのパラメータを設定する際にＣＲＴ画面上に表
示される“Edit Cell Parameter”フォームで、抵抗素
子のパラメータを設定する際にＣＲＴ画面上に表示され
る図１５の“Edit Cell Parameter”フォームとほぼ同
様のフォームである。異なる点は、セル名“ＣｅｌｌＮ
ａｍｅ”の欄にｎｐｎトランジスタを意味する“ｎｐ
ｎ”が記述されている点と、パラメータの欄が異なって
いる点である。ｎｐｎトランジスタのパラメータの欄に
は、エミッタの高さを与える“ＥＨ”とその選択欄と、
エミッタ係数を与える“ＥＦ”およびその入力欄と、エ
ミッタ幅を与える“ＥＷ”およびその入力欄と、シミュ
レーションモデル名を与える“ｍｏｄｅｌ”とその入力
欄と、エミッタ面積を与える“ＥＡ”とその入力欄とが
設けられている。

【００４７】図２０は、回路図を作成するためのスケマ
ティックエディッタを用いて画面上に図１８のシンボル
を配置した後にトランジスタのパラメータ値を変更する
ために用いられる“Edit Instance Properties”フォー
ムである。

【００４８】図２０に示されている“Edit Instance Pr
operties”フォームは、図１９に示されている“Edit C
ell Parameter”フォームとほぼ同一であり、セル名
“Ｃｅｌｌ Ｎａｍｅ”の欄と、“Ａｄｄ”ボタンおよ
び“Ｅｄｉｔ”ボタンがない点のみ異なっている。ま
た、“Edit Instance Properties”フォームでは、パラ
メータの変更が制限されており、網掛け表示されている
パラメータは変更不能であることを意味している。これ
らのパラメータは他のパラメータによって一義的に決ま
るためである。図２０のフォームで変更できるのはエミ
ッタ高さ“ＥＨ”とエミッタ係数“ＥＦ”のみである。
このフォームで、エミッタの高さ“ＥＨ”またはエミッ
タ係数“ＥＦ”が変更されると、エミッタ幅“ＥＷ”お
よびシミュレーションモデル名“ｍｏｄｅｌ”、エミッ
タ面積“ＥＡ”は自動的に変更される。ここでエミッタ
係数“ＥＦ”とは、エミッタ面積を何倍にするかを指定
するパラメータである。

【００４９】なお、図１５〜図１７や図１９、図２０の
フォームにおいてパラメータ値が変更された場合の設計
ルール違反の検出および他のパラメータ値の演算処理
は、図９および図１０や図１１，図１２のフローチャー
トと同様な手順に従って行なわれる。また、図示しない
が、開発するＬＳＩが整流素子やＭＯＳＦＥＴなどを含
む場合にはそれらの素子に応じた編集フォームをそれぞ
れ用意しておけば良い。

【００５０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば図
３〜図８等に示されているフォームは一例であってパラ
メータを示す記号と入力欄を有するものであればどのよ
うなフォームであっても良い。

【００５１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００５２】すなわち、ＥＤＡツールを用いた半導体集
積回路の設計において、入力ミスや計算ミスによる設計
ルール違反を設計の初期の段階で検出して設計者に知ら
せることで、ＬＳＩの開発期間の短縮を図ることができ
るとともに、あるパラメータが入力されたときに他のパ
ラメータを自動的に計算する計算式を与えることで設計
者の負担の軽減するとともに計算ミスの発生を防止する
ことができる。

【図面の簡単な説明】

【図１】回路を構成する素子の１つとしての容量素子の
シンボルマークを示す図。

【図２】容量素子のレイアウト後の等価回路を示す図。

【図３】ＥＤＡツールを用いて容量素子のパラメータを
設定する際にＣＲＴ画面上に表示されるパラメータ入力
用ウィンドウの一例としての“Edit Cell Parameter”
フォームを示す図。

【図４】パラメータの属性を設定するためのパラメータ
編集フォームの一例としての“Edit Parameter Attribu
te”フォームを示す図。

【図５】エラーメッセージを表示するフォームの一例を
示す図。

【図６】容量素子を配置した後に容量のパラメータ値を
変更するために用いられるフォームの一例としての“Ed
it Instance Properties”フォームを示す図。

【図７】容量素子を配置した後に容量のパラメータ値を
変更するために用いられるフォームの一例としての“Ed
it Instance Properties”フォームを示す図。

【図８】容量素子を配置した後に容量のパラメータ値を
変更するために用いられるフォームの一例としての“Ed
it Instance Properties”フォームを示す図。

【図９】容量素子のパラメータのうち容量値の変更時の
設計ルール違反検出およびパラメータ演算処理の具体的
手順の前半を示すフローチャート。

【図１０】容量素子のパラメータのうち容量値の変更時
の設計ルール違反検出およびパラメータ演算処理の具体
的手順の後半を示すフローチャート。

【図１１】容量素子のパラメータのうち長さの変更時の
設計ルール違反検出およびパラメータ演算処理の具体的
手順を示すフローチャート。

【図１２】容量素子のパラメータのうち幅の変更時の設
計ルール違反検出およびパラメータ演算処理の具体的手
順を示すフローチャート。

【図１３】回路を構成する素子の１つとしての抵抗素子
のシンボルマークを示す図。

【図１４】抵抗素子のレイアウト後の等価回路を示す
図。

【図１５】ＥＤＡツールを用いて抵抗素子のパラメータ
を設定する際にＣＲＴ画面上に表示されるパラメータ入
力用ウィンドウの一例としての“Edit Cell Paramete
r”フォームを示す図。

【図１６】抵抗素子を配置した後に抵抗のパラメータ値
を変更するために用いられるフォームの一例としての
“Edit Instance Properties”フォームを示す図。

【図１７】抵抗素子を配置した後に抵抗のパラメータ値
を変更するために用いられるフォームの一例としての
“Edit Instance Properties”フォームを示す図。

【図１８】回路を構成する素子の１つとしてのｎｐｎト
ランジスタのシンボルマークを示す図。

【図１９】ＥＤＡツールを用いてｎｐｎトランジスタの
パラメータを設定する際にＣＲＴ画面上に表示されるパ
ラメータ入力用ウィンドウの一例としての“Edit Cell
Parameter”フォームを示す図。

【図２０】ｎｐｎトランジスタを配置した後にトランジ
スタのパラメータ値を変更するために用いられるフォー
ムの一例としての“Edit Instance Properties”フォー
ムを示す図。

【符号の説明】

１ 設計容量 ２，３ 寄生抵抗 ４ 寄生容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 和彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 コンピュータを用いて表示装置の画面上
   に表形式のウィンドウを表示して回路を構成する素子の
   パラメータの値を入力しながら半導体集積回路を設計す
   る設計方法において、パラメータの値を入力する上記ウ
   ィンドウを画面上に表示する前に既に入力されているパ
   ラメータ値を保存しておき、新たに入力されたパラメー
   タの値が設計ルールに違反していないか判定し、違反す
   る場合にはその旨のメッセージを画面上に出力するとと
   もに入力された新たなパラメータ値を無効とし保存して
   おいた元のパラメータ値を有効とするようにしたことを
   特徴とする半導体集積回路の設計方法。
2. 【請求項２】 上記パラメータの入力用ウィンドウに関
   連して計算式を用意しておいて、入力されたパラメータ
   から所定の計算によって求められるパラメータ、入力さ
   れたパラメータと入力済みの他のパラメータとから求め
   られるパラメータ、この求められたパラメータに付随し
   て求められるパラメータ、入力パラメータの変更によっ
   て更新が必要となるパラメータの値を、用意された上記
   計算式を用いて求めるようにしたことを特徴とする請求
   項１に記載の半導体集積回路の設計方法。
3. 【請求項３】 上記求められた値について設計ルールに
   違反していないか判定を行ない、違反する場合にはその
   旨のメッセージを画面上に出力するとともに求められた
   パラメータ値を無効とし、保存しておいた元のパラメー
   タ値を有効とするようにしたことを特徴とする請求項２
   に記載の半導体集積回路の設計方法。