JP6568980B2 - 回路設計装置、回路設計方法及びプログラム - Google Patents

Description

本発明は、半導体集積回路の回路設計を行う回路設計装置、回路設計方法及びコンピュータに実行させることによって前記回路設計装置を構築するための回路設計用プログラムに関する。

従来からＬＳＩ（Large Scale Integration）等の集積回路の設計手法が開発されている。
例えば、特許文献１記載の発明では、設計を行う場合にトランジスタ等のデバイスレベルでの設計が行われている。目標とする回路（目標回路）の構成を想定し、前記回路を構成するトランジスタ毎にＳＰＩＣＥ（スパイス）等のシミュレーションを行って所望の特性を有するトランジスタの設計を行う。

前記各トランジスタは目標回路全体を構成するデバイスで、組み合わせることにより目標回路としての所望の特性が得られる。目標回路を構成するトランジスタの数が多くなると、設計作業に長期間要するという問題がある。

また、特許文献２記載の発明では、複数のテンプレートを用いて目標回路を構成し、前記目標回路が所定特性を満足するように各テンプレートの構成を決定するようにしており、テンプレートの構成の決定が煩雑で又、テンプレートの汎用性が乏しいという問題がある。

特開２０１１−０６５２８１号公報 特開２０１７−０６８６４６号公報

本発明は、前記問題点に鑑み成されたもので、汎用性に優れたテンプレートを用いて、プロセスに応じた回路設計を短時間で容易に行うことができるようにすることを課題としている。

本発明の第１の視点によれば、
記憶部に記憶され、複数のトランジスタを有する回路のトポロジ情報と、プロセス情報及び前記トランジスタの仕様情報から前記各トランジスタのパラメータを決定するための設計手法情報とを有するテンプレートと、
前記プロセス情報及び仕様情報を入力する入力部と、
前記設計手法情報を用いて、前記各トランジスタのパラメータを前記プロセス情報及び仕様情報に応じた値に決定するパラメータ決定部と、
前記各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルを生成する回路セル生成部とを備えて成ることを特徴とする回路設計装置が提供される。

また、本発明の第２の視点によれば、コンピュータに実行させることによって前記回路設計装置を構築させるための回路設計用プログラムが提供される。
また、本発明の第３の視点によれば、前記回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。

また、本発明の第４の視点によれば、
複数のトランジスタを有する回路のトポロジ情報と、プロセス情報及び前記各トランジスタの仕様情報から前記各トランジスタのパラメータを決定するための設計手法情報とを有するテンプレートを用いて、
入力部が、前記プロセス情報と前記各トランジスタのバイアス電圧を含む前記仕様情報とを入力する第１ステップと、
パラメータ決定部が、前記設計手法情報を用いて、前記プロセス情報及び仕様情報に応じた前記各トランジスタのパラメータを算出し提示する第２ステップと、
前記パラメータ決定部が、前記提示したパラメータの中から選択された前記各トランジスタのパラメータを前記各トランジスタのパラメータとして決定する第３ステップと、
回路セル生成部が、前記各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルを生成する第４ステップとを備えて成ることを特徴とする回路設計方法が提供される。

本発明の回路設計装置によれば、テンプレートを用いて、汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能になる。

また、コンピュータが本発明の回路設計用プログラムを実行することにより、テンプレートを用いて汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能な回路設計装置を構築することができる。

また、本発明の回路設計方法によれば、テンプレートを用いて、バイアス電圧を含む仕様入力、最適なパラメータの提示、パラメータの決定、という３段階の処理によってパラメータを決定することが可能になるため、設計手法の標準化による設計技術の共有が可能になり又、設計手法の標準化による設計手法の視覚化や定量化が可能になる。

本発明の実施の形態に係る回路設計装置のブロック図である。 本発明の実施の形態に係る回路設計装置に使用するテンプレートの構成図である。 本発明の実施の形態に係る回路設計装置の説明図である。 本発明の実施の形態に係る回路設計装置のフローチャートである。 本発明の実施の形態に係る回路設計装置の説明図である。 本発明の実施の形態に係る回路設計装置の説明図である。 本発明の他の実施の形態に係る回路設計装置のフローチャートである。

以下、本発明の実施の形態に係る回路設計装置、コンピュータに実行させて前記回路設計装置を構築するための回路設計用プログラムについて、図面を用いて説明する。
尚、以下述べる実施の形態ではアナログ回路の例について説明するがデジタル回路にも適用可能である。また、各図において同一機能の部分には同一符号を付している。

先ず、本発明の実施の形態に係る回路設計装置の概要を説明すると、本実施の形態に係る回路設計装置は、半導体プロセスに関係しないテンプレートを用いて、前記テンプレートに対応する回路機能を果たす回路を設計する機能を有している。
ここで、テンプレートは、プロセスとは無関係なものであり、少なくとも、複数のＭＯＳトランジスタを有し１つの回路的な機能を果たす回路（回路要素）のトポロジ情報と、プロセス情報及び前記ＭＯＳトランジスタの仕様情報から前記各ＭＯＳトランジスタのパラメータ（ゲート幅Ｗ及びゲート長Ｌ）を決定するための設計手法情報とを有している。

ＭＯＳトランジスタに供給する電源電圧等の仕様情報及びプロセス・デザイン・キット（ＰＤＫ）に含まれるプロセス情報（例えばプロセスの最小加工寸法として最小のＭＯＳトランジスタのゲート長）を入力部から入力し、パラメータ決定部が、前記設計手法情報を用いて、前記各ＭＯＳトランジスタのパラメータを前記プロセス情報及び仕様情報を満たす値に決定する。
回路セル生成部は、前記各ＭＯＳトランジスタを前記決定したパラメータに設定して前記回路トポロジに対応する回路セルを生成する。前記回路セルは、前記回路トポロジに対応する実回路であり、使用するプロセス及び仕様情報を満たす回路要素の実回路である。

本実施の形態では、前記仕様情報として各ＭＯＳトランジスタのバイアス電圧と電源電圧とＭＯＳトランジスタに流れる電流に関連する電流を使用している。
また本実施の形態では、ＭＯＳトランジスタの動作領域を、強反転領域（Ｖｇｓ＞Ｖｔｈ）内の飽和領域（Ｖｄｓ≧Ｖｇｓ−Ｖｔｈ）としている。

また、ＣＭＯＳプロセス情報とユーザが入力する仕様情報（電源電圧、電流、直流（ＤＣ）バイアス電圧）を基にして、各ＭＯＳトランジスタ単体を小信号解析により評価し、ＭＯＳトランジスタの組合せによって得られる回路要素の回路特性に基づいて、各ＭＯＳトランジスタのパラメータ（ゲートＷ及びゲート長Ｌ）を決定する。

また、後述する他の実施の形態では、入力部が入力する仕様情報が電源電圧とＭＯＳトランジスタに流れる電流に関連する電流のみであって仕様情報としてのＭＯＳトランジスタのバイアス電圧が入力されない場合に、バイアス電圧を探索して決定する機能を有している。
この場合、パラメータ決定部は各ＭＯＳトランジスタのバイアス電圧を仕様情報として決定し、電源電圧と電流及び前記決定したバイアス電圧（これらが仕様情報となる。）をプロセス情報と共に用いて各ＭＯＳトランジスタのパラメータを決定するように機能する。

バイアス電圧を決定する場合、ＭＯＳトランジスタのパラメータＷ／Ｌのクライテリア（本実施の形態では例えばゲート長Ｌ＝１〜１０μｍ、ゲート幅Ｗ＝１〜１００μｍ）で定めた基準となるＤＣバイアス電圧Ｖｇｓを中心として、±０．１Ｖの範囲でバイアス電圧を変化させたときの回路要素自身の回路特性の傾向をユーザに提示し、好ましい回路特性が得られるバイアス電圧Ｖｇｓをユーザが決定するように促すよう構成している。
このようにして得られた回路セルを複数あるいは他の回路とともに用いて、最終的に設計しようとする回路（目標回路）の候補を構成し、目標回路生成部がシミュレーションを行って最適化を行い、これにより最適な目標回路が得られる。回路セルは目標回路を構成するための回路要素である。

以下、本発明の実施の形態に係る回路設計装置、コンピュータに実行させて前記回路設計装置を構築するための回路設計用プログラムについて詳細に説明する。
図１は、本発明の実施の形態に係る回路設計装置のブロック図である。
図１において、回路設計装置１００は、入力部１０１、表示部１０２、設計処理部１０３、記憶部１０４を備えている。

回路設計装置１００は、キーボードやマウスなどの操作部、表示部、中央処理装置（ＣＰＵ）、記憶部、ＵＳＢポート等の入出力部を備えたコンピュータによって構成することができる。前記コンピュータに、コンピュータ読み取り可能な記録媒体（例えば、記憶部１０４、あるいは図示しない半導体メモリやＣＤ−ＲＯＭ等）に記録された回路設計用プログラムをインストールして実行させることにより、回路設計装置１００として機能させることができる。

入力部１０１は、データや命令を入力するためのもので、マウス、キーボードあるいは、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポート等の入力インターフェースによって構成される。テンプレートの仕様情報等を入力する場合、入力部１０１からテンプレートを指定して電源電圧等の仕様情報等を入力する。

設計処理部１０３は、記憶部１０４に記憶されたテンプレートＴＭＰ１〜ＴＭＰｎを用いて、プロセスや仕様を満足するようにテンプレートＴＭＰ１〜ＴＭＰｎに含まれるＭＯＳトランジスタのパラメータ（ゲート長Ｌ及びゲート幅Ｗ）を設定して実回路を形成する。テンプレートＴＭＰ１〜ＴＭＰｎは少なくとも複数のＭＯＳトランジスタ（例えば複数のＭＯＳトランジスタ及び抵抗）を含む汎用の回路であり、設計処理部１０３はテンプレートＴＭＰ１〜ＴＭＰｎの回路トポロジに対応しパラメータや仕様が設定され実際に使用される回路要素（実回路要素：回路セル）を生成する。また、設計処理部１０３は、複数の回路セルや他の回路を組み合わせることによって目標回路を生成する。

記憶部１０４は、複数のテンプレートＴＭＰ１〜ＴＭＰｎを記憶するテンプレート記憶部１０８、複数の回路セルＣＥＬ１〜ＣＥＬｎを記憶する回路セル記憶部１０９を備えている。記憶部１０４には、半導体製造プロセスに適した回路を設計するために必要なデータであるＰＤＫや、設計処理に必要なプログラムやデータも記憶される。尚、本実施の形態では記憶部１０４にはプロセス情報も記憶されているため、記憶部１０４は入力部１０１とともに、プロセス情報を入力するための入力部をも構成する。

図２はテンプレートＴＭＰ１〜ＴＭＰｎの構成を示す図であり、代表的にテンプレートＴＭＰ１の構成を示している。前述したように、テンプレートＴＭＰ１〜ＴＭＰｎはプロセスに係る情報は有しておらず、プロセスとは無関係な構成である。
テンプレートＴＭＰ１は、テンプレート識別情報（テンプレートを識別するための情報であり、例えばテンプレートの固有名称や回路種別を表す情報）２０１、テンプレートに含まれる回路の構成に関する情報である回路情報（例えば回路を構成する回路素子の接続関係を表すトポロジ情報、前記トポロジを表す図の情報、回路素子の対称性等の制約情報）２０２を備えている。

回路情報２０２には、回路素子や配線のレイアウトの制約を示すレイアウト制約情報を含めるように構成してもよい。レイアウト制約として、例えば、回路素子の配置の仕方に関する制約、配線の幅や配置の仕方に関する制約、ダミー素子の挿入に関する制約、ガードリングに関する制約がある。

また、テンプレートＴＭＰ１は、テンプレートから生成した回路セルの良否を検証するための検証情報（例えば、複数種類のテストベンチ、検証シミュレーションを行うための情報、目標仕様）２０３、プロセス情報及びＭＯＳトランジスタの仕様情報から前記各ＭＯＳトランジスタのパラメータを決定するための設計手法を表す設計手法情報２０４、入力部１０１から仕様値等を入力するための画面や回路特性等を表示部１０２に表示させるためのＧＵＩ（Grafical User Interface）情報２０５を備えている。

設計手法情報２０４に含まれる設計手法情報は、プロセス情報及びＭＯＳトランジスタの仕様情報から各ＭＯＳトランジスタのパラメータを決定するための手順が所定のプログラム言語によって記述された情報であり、設計処理部１０３が前記手順を実行することによって各ＭＯＳトランジスタのパラメータを決定する。

テンプレートＴＭＰ１の回路トポロジ情報は複数のＭＯＳトランジスタ及び抵抗によって構成されている。また、各テンプレートＴＭＰ１〜ＴＭＰｎは前述したように回路要素であり、汎用の回路要素であることが好ましい。
他のテンプレートＴＭＰ２〜ＴＭＰｎに関しても、トポロジの構成等は異なるものの、各情報２０１〜２０５を備えた構成となっている。

尚、回路情報２０２のトポロジ情報と設計手法情報２０４はテンプレートＴＭＰ１に必須の構成要素であるが、回路セルの検証を他の検証手段によって行う場合には検証情報２０３は必ずしも必要ではなく又、ＧＵＩ情報２０５も他のインターフェースによって行う場合には必ずしも必要ではない。

図３は複数種類のテンプレートを用いて構成した目標回路の例を示す図で、目標回路として、電流源回路と差動入力回路と利得・出力回路の３つの回路要素を用いて差動増幅回路３００を設計する例を示している。
差動増幅回路３００は、テンプレートＴＭＰ３０１から生成した回路セルＣＥＬ３０１（電流源回路）と、テンプレートＴＭＰ３０２から生成した回路セルＣＥＬ３０２（差動入力回路）と、テンプレートＴＭＰ３０３から生成した回路セルＣＥＬ３０３（利得・出力回路）とによって形成される。電流源回路はＭＯＳトランジスタＭ６、Ｍ７を有している。
差動入力回路はＭＯＳトランジスタＭ１〜Ｍ５を有している。また、利得・出力回路はＭＯＳトランジスタＭ８、Ｍ９を有している。

図４は、本発明の実施の形態に係る回路設計装置１００の動作を説明するフローチャートで、主に設計処理部１０３の処理を示している。
図５、図６は、本発明の実施の形態の動作を説明する図で、表示部１０２の表示内容を示す図である。

以下、図１〜図６を参照して本発明の実施の形態の動作を詳細に説明する。
尚、テンプレートＴＭＰ１〜ＴＭＰｎは記憶部１０４のテンプレート記憶部１０８に予め記憶されており、又、プロセス情報を含むＰＤＫも予め記憶部１０４に記憶されているものとする。

先ず使用者は、入力部１０１により、作成したい回路セルに対応するテンプレートＴＭＰ１〜ＴＭＰｎを選択し（図４のステップＳ４０１）、入力部１０１からプロセス情報を入力する（ステップＳ４０２）。
目標回路として図３の差動増幅回路３００を設計する場合、例えばテンプレートＴＭＰ３０２（ここでは差動入力回路）を選択すると、設計処理部１０３がＧＵＩ情報２０５のユーザインターフェース機能を実行することにより、表示部１０２にテンプレートＴＭＰ３０２のトポロジを表す回路図とプロセス情報入力領域が表示される。入力部１０１から、記憶部１０４に記憶されたＰＤＫに含まれるプロセス情報を選択してプロセス情報入力領域に入力する。

図５はこのようにして表示部１０２に、テンプレートＴＭＰ３０２のトポロジを表す回路図（ここでは差動入力回路）、プロセス情報入力領域及び前記プロセス情報入力領域に入力されたプロセス情報５０１が表示された様子を示している。
図５において、入力部１０１で「ＯＫ」をクリックすることによりプロセス情報の入力が完了すると、表示部１０２に図６に示すような仕様情報入力領域６０１が表示される。

バイアス電圧Ｖcom、Ｖa、Ｖb、ＶBIASがある。前記仕様情報は入力部１０１から仕様情報入力領域６０１に各値を入力する（ステップＳ４０３）。尚、バイアス電圧Ｖcomは差動入力電圧の上限値と下限値間の中央値、バイアス電圧ＶaはトランジスタＭ１、Ｍ２の接続点電圧、バイアス電圧ＶbはトランジスタＭ１、Ｍ３の接続点電圧、バイアス電圧ＶBIASはトランジスタＭ５のゲート電圧である。
処理ステップＳ４０３は、入力部１０１が、プロセス情報及び仕様情報を入力するステップである。ここでは、入力部１０１がプロセス情報と各トランジスタのバイアス電圧を含む仕様情報とを入力するステップである（第１ステップ）。仕様情報として各トランジスタのバイアス電圧と電源電圧と電流を入力する。

設計処理部１０３のパラメータ決定部１０５は、プロセス情報及び仕様情報を満足するように、テンプレートＴＭＰ３０２のＭＯＳトランジスタＭ１〜Ｍ５のパラメータ（ゲート長Ｌ／ゲート幅Ｗ）を算出し（ステップＳ４０４）、各トランジスタの最適なパラメータの組合せを表示部１０２に表示して提示する（ステップＳ４０５）。このとき各トランジスタの最適なパラメータが複数ある場合には複数の最適なパラメータの組合せが表示される。

ここで、最適なパラメータとは、前記プロセス情報及び仕様情報を満足する各トランジスタの全てのパラメータであるようにしてもよく、あるいは、前記プロセス情報及び仕様情報を満足する各トランジスタの全てのパラメータのうちの所定の基準を満足するパラメータであるようにしてもよい。

処理ステップＳ４０３及びＳ４０５は、パラメータ決定部１０５が、設計手法情報を用いて、プロセス情報及び仕様情報に応じた各トランジスタのパラメータを算出し提示するステップである（第２ステップ）。このとき各トランジスタの最適なパラメータが複数ある場合には複数の最適なパラメータの組合せが表示される。

尚、第２ステップにおいて、所定条件を満足するパラメータ（前記プロセス情報及び仕様情報を満足するパラメータ、あるいは、前述したように前記所定の基準を満足するパラメータに限定する場合には、前記プロセス情報及び仕様情報を満足する全てのパラメータのうちの所定の基準を満足するパラメータ）がない場合には、エラーを通知して警告するように構成してもよい。

入力部１０１により、提示された最適なパラメータの組合せの中から、所望の組合せを指定することにより、パラメータ決定部１０５は指定されたパラメータを各トランジスタのパラメータとして決定する（ステップＳ４０６）。処理ステップＳ４０７はパラメータを決定するステップを構成している。
また、処理ステップＳ４０６は、パラメータ決定部１０５が、提示されたパラメータの中から選択されたパラメータを各トランジスタのパラメータとして決定するステップを構成している（第３ステップ）。

次に回路セル生成部１０６は、各トランジスタのパラメータを前記決定したパラメータに設定して回路図を生成し、テンプレートＴＭＰ３０２に対応する回路セルＣＥＬ３０２を生成する、又、回路セルＣＥＬ３０２を回路セル記憶部１０９に記憶して保存する（ステップＳ４０８）。このとき、回路セル記憶部１０９に保存した回路セルＣＥＬ３０２に関連付けて、対応するテンプレートＴＭＰ３０２の名称やプロセス情報や仕様情報も保存する。

また、回路情報２０２に、レイアウトの制約を示すレイアウト制約情報が含められている場合、回路セル生成部１０６は、前記レイアウト制約情報を、前記生成した回路セルに対応付けて前記回路セルとともに回路セル記憶部１０９に記憶するように構成することができる。
尚、処理ステップＳ４０８は、回路セル生成部１０６が、各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルを生成するステップを構成している（第４ステップ）。

このように、本発明の実施の形態に係る回路設計装置１００によれば、テンプレートを用いて、汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能になる。
また、コンピュータが本発明の回路設計用プログラムを実行することにより、テンプレートを用いて汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能な回路設計装置を構築することができる。

前記同様の処理を、電流源回路のテンプレートＴＭＰ３０１、利得・出力回路のテンプレート３０３を用いて行うことにより、電源回路の回路セルＣＥＬ３０１、利得・出力回路の回路セルＣＥＬ３０３の候補が得られる。
目標回路生成部１０７は、回路セルＣＥＬ３０１、ＣＥＬ３０２、ＣＥＬ３０３の複数の候補を用いて最適化処理を行い、これにより最適な目標回路として図３に示す差動増幅回路３００が得られる。

次に本発明の他の実施の形態について説明する。
前記実施の形態では、仕様情報としての電源電圧、電流及びバイアス電圧の全てを入力部１０１から入力するように構成したが、本他の実施の形態では、仕様情報である電源電圧及び電流は入力部１０１から入力するものの、仕様情報であるバイアス電圧は入力部１０１から入力するのではなくパラメータ決定部１０５が算出するように構成している。

図７は、パラメータ決定部１０５がバイアス電圧を算出する際の処理を示すフローチャートである。パラメータ決定部１０５がバイアス電圧を算出する際の処理以外の処理や構成は前記実施の形態と同じなので、本他の実施の形態については図７の処理についてのみ説明する。

図７において、図４の処理ステップ４０２においてプロセス情報が入力された後、バイアス電圧以外の仕様（換言すると、電源電圧ＶDD、ＶSS、トランジスタに流れる電流Ｉ）が入力部１０１から入力される（ステップＳ７０１）。処理ステップＳ７０１は、入力部１０１が、各トランジスタのバイアス電圧は入力せずに、プロセス情報及と仕様情報としての各トランジスタの電源電圧と電流を入力するステップである。ここでは入力部１０１はバイアス電圧を入力せず、以下のようにしてパラメータ決定部１０５がバイアス電圧を算出し、これに基づいて決定する。

先ず、パラメータ決定部１０５は、（ゲート幅Ｗ／ゲート長Ｌ）が所定値（例えばＷ／Ｌ比＝１０）のトランジスタを想定し、Ｉds−Ｖgs特性のシミュレーションを実行して、ドレイン−ソース間に所定値の電流Ｉdsが流れるときのゲート−ソース間電圧Ｖgs（基準Ｖgs）を算出する。

このとき、Ｖa、Ｖb、ＶBIAS、Ｖcomは図５において、
Ｖa＝トランジスタＭ５の基準Ｖgs
Ｖb＝ＶDD−｜トランジスタＭ３の基準Ｖgs｜
ＶBIAS＝トランジスタＭ５の基準Ｖgs（即ちＶaと同じ）
Ｖcom＝Ｖb
として得られる。

パラメータ決定部１０５は、バイアス電圧に応じた各トランジスタの特性の変化を表示部１０２に表示する（ステップＳ７０２）。処理ステップＳ７０２は、これは、パラメータ決定部１０５が、各トランジスタが所定特性を満たすように仕様情報としての各トランジスタのバイアス電圧を算出し提示するステップである（第５ステップ）。

使用者は、好ましい特性が得られるトランジスタのバイアス電圧を、入力部１０１によりバイアス電圧として選択し、パラメータ決定部１０５は入力部１０１により選択されたバイアス電圧を各トランジスタのバイアス電圧として決定し、これにより入力部１０１からバイアス電圧の入力が行われたことになる（ステップＳ７０３）。処理ステップＳ７０３は、入力部１０１が、パラメータ決定部１０５が提示したバイアス電圧の中からバイアス電圧を選択するステップである（第６ステップ）。
これにより、プロセス情報及び必要な全ての仕様情報が決定されたことになり、以後前記実施の形態と同様の処理が行われ、テンプレートに対応し、プロセス及び仕様を満足する回路セルが得られる。

即ち、ここでは入力部１０１が、前記第１ステップでは各トランジスタのバイアス電圧は入力せずに、プロセス情報と仕様情報としての各トランジスタの電源電圧と電流を入力する。パラメータ決定部１０５が第５ステップでは、各トランジスタが所定特性を満たすように仕様情報としての各トランジスタのバイアス電圧を算出し提示する。入力部１０１が第６ステップでは、パラメータ決定部１０５が提示したバイアス電圧の中からバイアス電圧を選択する。次にパラメータ決定部１０５が、前記第２ステップにおいて設計手法情報を用いて、プロセス情報と電源電圧と電流と前記選択したバイアス電圧を満たすように各トランジスタのパラメータを算出し提示する。パラメータ決定部１０５が、前記提示したパラメータの中から入力部１０１が選択したパラメータを各トランジスタのパラメータとして決定し、前記決定したパラメータを用いて、テンプレートに対応し、プロセス及び仕様を満足する回路セルが得られる。
尚、図７の処理ステップＳ４０３は、図４の処理ステップＳ４０３と同様に、仕様情報を入力するステップを構成している。

このようにして、本他の実施の形態に係る回路設計装置１００によっても、テンプレートを用いて、汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能になる。
また、バイアス電圧が入力されなくても決定することが可能になるため、容易に回路セルを生成することが可能になる等の効果を奏する。

尚、パラメータ決定部１０５は、前述した実施の形態においてバイアス電圧が入力されたか否かを判定し、バイアス電圧が入力されたと判定した場合には前述した実施の形態の処理を行い、バイアス電圧が入力されていないと判定した場合には、本他の実施の形態の処理ステップＳ７０２、Ｓ７０３のバイアス探索機能を実行してバイアス電圧を入力するようにしてもよい。

以上述べたように本発明の実施の形態は、
記憶部１０４に記憶され、複数のトランジスタを有する回路のトポロジ情報と、プロセス情報及び前記各トランジスタの仕様情報から前記各トランジスタのパラメータを決定するための設計手法情報２０４とを有するテンプレートＴＭＰ１〜ＴＭＰｎと、
前記プロセス情報及び仕様情報を入力する入力部１０１と、
設計手法情報２０４を用いて、前記各トランジスタのパラメータを前記プロセス情報及び仕様情報に応じた値に決定するパラメータ決定部１０５と、
前記各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルＣＥＬ１〜ＣＥＬｎを生成する回路セル生成部１０６とを備えて成ることを特徴としている。

ここで、入力部１０１は、前記仕様情報として前記各トランジスタのバイアス電圧と電源電圧と電流を入力し、パラメータ決定部１０５は、前記プロセス情報とバイアス電圧と電源電圧と電流を満たすように前記各トランジスタのパラメータを決定するように構成することができる。

また、入力部１０１は、前記プロセス情報と前記仕様情報としての前記各トランジスタの電源電圧と電流を入力し、パラメータ決定部１０５は、前記各トランジスタが所定特性を満たすように前記仕様情報としての前記各トランジスタのバイアス電圧を決定し、前記設計情報を用いて、前記プロセス情報とバイアス電圧と電源電圧と電流を満たすように前記各トランジスタのパラメータを決定するように構成することができる。

また、回路セルＣＥＬ１〜ＣＥＬｎを用いて構成した目標回路の最適化処理を行う目標回路生成部１０７を備えて成るように構成することができる。
また、前記テンプレートにはレイアウト制約情報が含まれて成り、回路セル生成部１０７は、前記レイアウト制約情報を、前記生成した回路セルＣＥＬ１〜ＣＥＬｎに対応付けて前記回路セルＣＥＬ１〜ＣＥＬｎとともに記憶部１０４に記憶するように構成することができる。
したがって、テンプレートを用いて、汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能になる。

また、本発明の実施の形態に係る記録媒体に記録した回路設計用プログラムをコンピュータに実行させることにより、テンプレートを用いて、汎用性に優れプロセスに応じた回路セルを生成することが可能になり、ひいては回路セルを用いて目標回路を短時間で容易に設計することが可能になる。

また、本発明の実施の形態に係る回路設計方法は、
複数のトランジスタを有する回路のトポロジ情報と、プロセス情報及び前記各トランジスタの仕様情報から前記各トランジスタのパラメータを決定するための設計手法情報２０４とを有するテンプレートＴＭＰ１〜ＴＭＰｎを用いて、
入力部１０１が、前記プロセス情報と前記各トランジスタのバイアス電圧を含む前記仕様情報とを入力する第１ステップと、
パラメータ決定部１０５が、設計手法情報２０４を用いて、前記プロセス情報及び仕様情報に応じた前記各トランジスタのパラメータを算出し提示する第２ステップと、
パラメータ決定部１０５が、前記提示したパラメータの中から選択された前記各トランジスタのパラメータを前記各トランジスタのパラメータとして決定する第３ステップと、
回路セル生成部１０６が、前記各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルＣＥＬ１〜ＣＥＬｎを生成する第４ステップとを備えて成ることを特徴としている。

ここで、入力部１０１が、前記第１ステップでは前記各トランジスタのバイアス電圧は入力せずに、前記プロセス情報と前記仕様情報としての前記各トランジスタの電源電圧と電流を入力し、
パラメータ決定部１０５が、前記各トランジスタが所定特性を満たすように前記仕様情報としての前記各トランジスタのバイアス電圧を算出し提示する第５ステップと、入力部１０１が、パラメータ決定部１０５が提示したバイアス電圧の中からバイアス電圧を選択する第６ステップとを備えて成り、
パラメータ決定部１０５が、前記第２ステップにおいて、設計手法情報２０４を用いて、前記プロセス情報と電源電圧と電流と前記選択したバイアス電圧を満たすように前記各トランジスタのパラメータを算出し提示するように構成することができる。

かかる構成により、本発明の実施の形態に係るテンプレートＴＭＰ１〜ＴＭＰｎを用いて、（１）バイアス電圧を含む仕様入力、（２）最適なパラメータの提示、（３）パラメータの決定、という３段階の処理によってパラメータを決定することが可能になり、ひいては回路要素たる回路セルの設計処理が可能になるため、設計手法の標準化による設計技術の共有が可能になり又、設計手法の標準化による設計手法の視覚化や定量化が可能になる。

尚、本実施の形態では、目標回路を全てテンプレートによって構成する例で説明したが、目標回路の一部をテンプレートで構成し、他の回路を付加するように構成する場合にも適用できる。

アナログ集積回路やデジタル集積回路の回路設計に係る発明に利用することが可能である。

１００・・・回路設計装置
１０１・・・入力部
１０２・・・表示部
１０３・・・設計処理部
１０４・・・記憶部
１０５・・・パラメータ決定部
１０６・・・回路セル生成部
１０７・・・目標回路生成部
１０８・・・テンプレート記憶部
１０９・・・回路セル記憶部
２０１・・・テンプレート識別情報
２０２・・・回路情報
２０３・・・検証情報
２０４・・・設計手法情報
２０５・・・ＧＵＩ情報
３００・・・目標回路としての差動増幅回路
ＴＭＰ１〜ＴＭＰｎ、ＴＭＰ３０１〜ＴＭＰ３０３・・・テンプレート
ＣＥＬ１〜ＣＥＬｎ、ＣＥＬ３０１〜ＣＥＬ３０３・・・回路セル
Ｍ１〜Ｍ９・・・ＭＯＳトランジスタ

Claims (8)

1. 記憶部に記憶され、複数のトランジスタを有する回路のトポロジ情報と、プロセス情報及び前記トランジスタの仕様情報から前記各トランジスタのパラメータを決定するための設計手法情報とを有するテンプレートと、
   前記プロセス情報及び仕様情報を入力する入力部と、
   前記設計手法情報を用いて、前記各トランジスタのパラメータを前記プロセス情報及び仕様情報に応じた値に決定するパラメータ決定部と、
   前記各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルを生成する回路セル生成部とを備えて成ることを特徴とする回路設計装置。
2. 前記入力部は、前記仕様情報として前記各トランジスタのバイアス電圧と電源電圧と電流を入力し、
   前記パラメータ決定部は、前記プロセス情報とバイアス電圧と電源電圧と電流を満たすように前記各トランジスタのパラメータを決定することを特徴とする請求項１記載の回路設計装置。
3. 前記入力部は、前記プロセス情報と前記仕様情報としての前記各トランジスタの電源電圧と電流を入力し、
   前記パラメータ決定部は、前記各トランジスタが所定特性を満たすような前記仕様情報としての前記各トランジスタのバイアス電圧を決定し、前記設計手法情報を用いて、前記プロセス情報とバイアス電圧と電源電圧と電流を満たすように前記各トランジスタのパラメータを決定することを特徴とする請求項１記載の回路設計装置。
4. 前記テンプレートにはレイアウト制約情報が含まれて成り、
   前記回路セル生成部は、前記レイアウト制約情報を、前記生成した回路セルに対応付けて前記回路セルとともに記憶部に記憶することを特徴とする請求項１乃至３のいずれか一に記載の回路設計装置。
5. 前記回路セルを用いて構成した目標回路の最適化処理を行う目標回路生成部を備えて成ることを特徴とする請求項１乃至４のいずれか一に記載の回路設計装置。
6. コンピュータに請求項１乃至５のいずれか一に記載の回路設計装置を構築させるための回路設計用プログラム。
7. 複数のトランジスタを有する回路のトポロジ情報と、プロセス情報及び前記各トランジスタの仕様情報から前記各トランジスタのパラメータを決定するための設計手法情報とを有するテンプレートを用いて、
   入力部が、前記プロセス情報と前記各トランジスタのバイアス電圧を含む前記仕様情報とを入力する第１ステップと、
   パラメータ決定部が、前記設計手法情報を用いて、前記プロセス情報及び仕様情報に応じた前記各トランジスタのパラメータを算出し提示する第２ステップと、
   前記パラメータ決定部が、前記提示したパラメータの中から選択された前記各トランジスタのパラメータを前記各トランジスタのパラメータとして決定する第３ステップと、
   回路セル生成部が、前記各トランジスタを前記決定したパラメータに設定して前記トポロジに対応する回路セルを生成する第４ステップとを備えて成ることを特徴とする回路設計方法。
8. 前記入力部が、前記第１ステップでは前記各トランジスタのバイアス電圧は入力せずに、前記プロセス情報と前記仕様情報としての前記各トランジスタの電源電圧と電流を入力し、
   前記パラメータ決定部が、前記各トランジスタが所定特性を満たすように前記仕様情報としての前記各トランジスタのバイアス電圧を算出し提示する第５ステップと、前記入力部が、前記パラメータ決定部が提示したバイアス電圧の中からバイアス電圧を選択する第６ステップとを備えて成り、
   前記パラメータ決定部が、前記第２ステップにおいて、前記設計手法情報を用いて、前記プロセス情報と電源電圧と電流と前記選択したバイアス電圧を満たすように前記各トランジスタのパラメータを算出し提示することを特徴とする請求項７記載の回路設計方法。

Images