JP5648887B2 - 電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法） - Google Patents

電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法） Download PDF

Info

Publication number
JP5648887B2
JP5648887B2 JP2009271786A JP2009271786A JP5648887B2 JP 5648887 B2 JP5648887 B2 JP 5648887B2 JP 2009271786 A JP2009271786 A JP 2009271786A JP 2009271786 A JP2009271786 A JP 2009271786A JP 5648887 B2 JP5648887 B2 JP 5648887B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
target
current mode
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009271786A
Other languages
English (en)
Other versions
JP2010157705A (ja
Inventor
ダニエル・ナマニー
ドヴ・ラム
ベニー・シェインマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010157705A publication Critical patent/JP2010157705A/ja
Application granted granted Critical
Publication of JP5648887B2 publication Critical patent/JP5648887B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は電子回路設計の分野に関するものであり、より詳細には、電圧調整ノード（ｖｏｌｔａｇｅ ｔｕｎｉｎｇ ｎｏｄｅ）を識別及び使用して、アナログ／ミックスド・シグナル回路内の１つ又は複数の電流モード・デバイス（ｃｕｒｒｅｎｔ ｍｏｄｅ ｄｅｖｉｃｅ）をソース技術からターゲット技術に移行する方法に関するものである。
アナログ／ミックスド・シグナル電子回路設計の自動移行方法のより詳細な説明は、米国特許第７，４０９，６５１号に記載されている。本発明は、特許第７，４０９，６５１号に教示されるように、本発明と共に使用するのに適したソース回路電圧変換技法と連動する。ソース回路電圧変換技法では、デバイス・レベル・サイズ変更の実行に先立ってノード電圧が事前設定されるが、このノード電圧は回路性能要件に従って後で変更することもできる。
米国特許第７，４０９，６５１号公報
本発明は、電流モード条件下で動作するデバイスのデバイス・レベル移行を機能拡張するものであり、移行プロセスに先立つノード電圧判定に関するオーバーヘッドを伴わない電流モード動作デバイスの自動処理を目的とする。
それ故、本発明によれば、電子回路をソース技術からターゲット技術に移行する方法であって、１つ又は複数の電圧調整ノードを前記電子回路内に配置するステップと、配置された前記１つ又は複数の電圧調整ノードで測定される電圧の動作電圧範囲を定義するステップと、配置された前記各電圧調整ノードにそれぞれ電圧感受型（ｖｏｌｔａｇｅ ｓｅｎｓｉｔｉｖｅ）ポートを介して接続される電流モード動作デバイスを識別するステップと、識別された前記各デバイスを前記ソース技術から前記ターゲット技術に変換するステップと、前記電子回路内で識別された前記各デバイスをそれぞれ前記変換後のデバイスに置き換え、それによって前記ターゲット技術内のターゲット電子回路を作成するステップと、を含む方法が提供される。
電子回路をソース技術からターゲット技術に移行する前記方法において、前記電子回路は、アナログ回路及びミックスド・シグナル（ｍｉｘｅｄ ｓｉｇｎａｌ)回路から成る群から選択される。
電子回路をソース技術からターゲット技術に移行する前記方法において、電流モード動作デバイス内で測定される電流は、前記電流モード・デバイスの前記電圧感受型ポートに接続された前記電圧調整ノードで測定される定義済みの前記動作電圧範囲に対して低い感度を示す。
電子回路をソース技術からターゲット技術に移行する前記方法において、前記電圧調整ノードは、第１のデバイスの電圧感受型ポート及び１つ又は複数の追加的なデバイスの電圧不感型（ｖｏｌｔａｇｅ ｉｎｓｅｎｓｉｔｉｖｅ）ポートに接続された前記電子回路内のノードを含む。
電子回路をソース技術からターゲット技術に移行する前記方法において、前記変換するステップは、識別された前記各アナログ・デバイスの幾何学的特性に関する新しい値を定めるステップを含む。
電子回路をソース技術からターゲット技術に移行する前記方法において、前記変換後のデバイスは、１つ又は複数の定義済みの性能パラメータに適合する。
本発明によれば、電子回路をソース技術からターゲット技術に移行するコンピュータ・プログラムであって、１つ又は複数の電圧調整ノードを前記電子回路内に配置するステップと、配置された前記１つ又は複数の電圧調整ノードで測定される電圧の動作電圧範囲を計算するステップと、配置された前記各電圧調整ノードにそれぞれ電圧感受型ポートを介して接続される電流モード動作デバイスを識別するステップと、識別された前記各デバイスを前記ソース技術から前記ターゲット技術に変換するステップと、前記電子回路内で識別された前記各デバイスをそれぞれ前記変換後のデバイスに置き換え、それによって前記ターゲット技術内のターゲット電子回路を作成するステップと、をコンピュータに実行させるためのコンピュータ・プログラムも提供される。
更に、アナログ／ミックスド・シグナル電子回路をソース技術からターゲット技術に移行する方法であって、１つ又は複数の電圧調整ノードを前記電子回路内に配置するステップと、配置された前記１つ又は複数の電圧調整ノードで測定される電圧の動作電圧範囲を定義するステップと、配置された前記各電圧調整ノードにそれぞれ電圧感受型ポートを介して接続される電流モード動作デバイスを識別するステップと、識別された前記各デバイスを前記ソース技術から前記ターゲット技術に変換するステップと、前記電子回路内で識別された前記各デバイスをそれぞれ前記変換後のデバイスに置き換え、それによって前記ターゲット技術内のターゲット電子回路を作成するステップと、を含む方法も提供される。
本発明によれば、アナログ／ミックスド・シグナル電子回路をソース技術からターゲット技術に移行するコンピュータ・プログラムであって、１つ又は複数の電圧調整ノードを前記電子回路内に配置するステップと、配置された前記１つ又は複数の電圧調整ノードで測定される電圧の動作電圧範囲を計算するステップと、配置された前記各電圧調整ノードにそれぞれ電圧感受型ポートを介して接続される電流モード動作デバイスを識別するステップと、識別された前記各デバイスを前記ソース技術から前記ターゲット技術に変換するステップと、前記電子回路内で識別された前記各デバイスをそれぞれ前記変換後のデバイスに置き換え、それによって前記ターゲット技術内のターゲット電子回路を作成するステップと、をコンピュータに実行させるためのコンピュータ・プログラムも提供される。
更に、１つ又は複数の電圧調整ノードを電子回路内に配置する方法であって、前記電子回路内のデバイスのすべてのポートを電圧感受型ポート又は電圧不感型ポートとして分類するステップと、前記電子回路内の１つ又は複数の前記電圧調整ノードを識別するステップと、を含み、前記各電圧調整ノードは、第１のデバイスの電圧感受型ポート及び１つ又は複数の追加的なデバイスの電圧不感型ポートに接続されたノードを含む、方法も提供される。
以下では単なる例示として、添付図面を参照しながら本発明について説明する。
本発明のアナログ／ミックスド・シグナル電子回路移行方法（ａｎａｌｏｇ ａｎｄ ｍｉｘｅｄ ｓｉｇｎａｌ ｅｌｅｃｔｒｏｎｉｃ ｃｉｒｃｕｉｔ ｍｉｇｒａｔｉｏｎ ｍｅｔｈｏｄ）を実施するように適合された例示的なコンピュータ処理システムを示すブロック図である。 本発明の電圧調整ノードの識別を示す例示的な電子回路の図である。 本発明のアナログ／ミックスド・シグナル電子回路移行方法を実施するのに適した例示的なコンピュータ・システムを示すブロック図である。 本発明のアナログ／ミックスド・シグナル電子回路移行方法を実施するコンピュータ・システム用の入力画面の一例を示す図である。 本発明のアナログ／ミックスド・シグナル電子回路移行方法を実施するコンピュータ・システム用の出力画面の一例を示す図である。 本発明のアナログ／ミックスド・シグナル電子回路移行方法を示すフロー図である。 本発明の電流モード・デバイス・サイズ変更方法（ｃｕｒｒｅｎｔ ｍｏｄｅ ｄｅｖｉｃｅ ｒｅｓｉｚｉｎｇ ｍｅｔｈｏｄ）を示すフロー図である。
（用語定義）本明細書では以下の用語を使用する。
Figure 0005648887
本発明は、アナログ／ミックスド・シグナル電子回路をソース技術からターゲット技術に移行する方法である。ソース技術電子回路内の電流モード・デバイス（「電流モード動作デバイス」とも呼ばれる）及びそれらの電圧調整ノードが識別される。電流モード・デバイス内で測定される電流は、当該電流モード・デバイスに接続された電圧調整ノードで測定される電圧に対して低い感度を示す。電流モード・デバイスが示すそれ自体のポート電圧に対する電流感度は、電流モードで動作しない同様のデバイスの電流感度よりもずっと低くなる。電圧調整ノードの電圧変更を可能にすることにより、追加的な（即ちデバイスの幅及び長さ以外の）自由度が獲得される。こうして獲得される自由度を使用して、ソース技術からターゲット技術へのデバイス移行中に必要とされるデバイス・レベル性能が達成される。その後、移行(マイグレーション)対象デバイスは電子回路内で再接続され、その結果、指定の性能パラメータに適合したターゲット技術回路（ｔａｒｇｅｔ ｔｅｃｈｎｏｌｏｇｙ ｃｉｒｃｕｉｔ）が提供される。
本発明は、デバイスにおいて使用可能な２つの自由度（即ち幅及び長さ）を余すところなく利用しながら、電流モード条件（ｃｕｒｒｅｎｔ ｍｏｄｅ ｃｏｎｄｉｔｉｏｎ）で動作するデバイスのサイズ変更を行う自動化回路設計ツールの設計を支援する働きをする。電流モード条件で動作するデバイスの電流は、電圧調整ノードに接続された電圧感受型ポートで測定される電圧ではなく、主に回路構成によって設定される。したがって、回路内の追加的なデバイスのバイアス条件に干渉することなく、電圧調整ノードの電圧を変更してデバイス性能を改善することが可能となる。
本発明は、システム、方法、コンピュータ・プログラム、あるいはその任意の組合せとして実施することができることが当業者には理解されるだろう。したがって、本発明は、全体としてハードウェアの実施形態の形をとることも、全体としてソフトウェア（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）の実施形態の形をとることもでき、ソフトウェアとハードウェアの諸態様を組み合わせた実施形態とすることもできる。本明細書では一般に、これらをすべて「回路」、「モジュール」、又は「システム」と呼ぶ。更に、本発明は、コンピュータ使用可能なプログラム・コードが実装された任意の有形の媒体に実装されるコンピュータ・プログラムの形をとることもできる。
１つ又は複数のコンピュータ使用可能な媒体又はコンピュータ読取り可能な媒体の任意の組合せを利用することもできる。例えば、コンピュータ使用可能な媒体又はコンピュータ読取り可能な媒体は、必ずしもそれだけに限定されるわけではないが、電子系媒体、磁気系媒体、光学系媒体、電磁気系媒体、赤外線系媒体、又は半導体系媒体、装置、デバイス、あるいは伝搬媒体であってもよい。コンピュータ読み取り可能な媒体のより具体的な例としては、１つ又は複数の配線を有する電気接続、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去再書込可能読み取り専用メモリ（ＥＰＲＯＭ、又はフラッシュ・メモリ）、光ファイバ、携帯型コンパクト・ディスクＲＯＭ（ＣＤ‐ＲＯＭ）、光ストレージ・デバイス、インターネットやイントラネット等をサポートする伝送媒体、あるいは磁気ストレージ・デバイスを挙げることができる（但し、これは網羅的なリストではない）。プログラムは、例えば紙又は他の媒体を光学的に走査することによって電子的に取り込まれ、その後必要に応じて適切な形でコンパイル、解釈（インタプリット）、又は他の方法で処理された後、コンピュータ・メモリに記憶することが可能であるため、コンピュータ使用可能な媒体又はコンピュータ読取り可能な媒体は、プログラムが印刷される紙又は別の適切な媒体であってもよいことに留意していただきたい。本明細書の文脈において、コンピュータ使用可能な媒体又はコンピュータ読取り可能な媒体は、命令実行システム、装置、又はデバイスによってあるいはそれらに関連して使用されるプログラムを収容し記憶し通信し伝搬し又は移送することができる任意の媒体であってよい。コンピュータ使用可能な媒体は、コンピュータ使用可能なプログラム・コードが実装され、ベースバンド内又は搬送波の一部として伝搬されるデータ信号を含むことができる。コンピュータ使用可能なプログラム・コードは、必ずしもそれだけに限定されるわけではないが、無線、有線、光ファイバ・ケーブル、ＲＦ等を含めた任意の適切な媒体を使用して伝送することができる。
本発明の動作を実行するコンピュータ・プログラム・コードは、Ｊａｖａ（ＴＭ）、Ｓｍａｌｌｔａｌｋ（ＴＭ）、Ｃ＋＋等のオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語や同様のプログラミング言語のような従来の手続き型プログラミング言語を含めた１つ又は複数のプログラミング言語の任意の組合せで書くことができる。上記プログラム・コードは、スタンド・アロン・ソフトウェア・パッケージとしてユーザのコンピュータ上で全体的に実行することも部分的に実行することもでき、ユーザのコンピュータ及び遠隔コンピュータにおいてそれぞれ部分的に実行することも、遠隔コンピュータ又はサーバ上で全体的に実行することもできる。後者のシナリオにおいて、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）又は広域ネットワーク（ＷＡＮ）を含めた任意のタイプのネットワークを介してユーザのコンピュータに接続することができ、あるいは（例えばインターネット・サービス・プロバイダを使用してインターネットを介して）外部のコンピュータに接続することもできる。
以下では、本発明の諸実施形態に係る方法、装置（システム）、及びコンピュータ・プログラムが図示されるフローチャート又はブロック図あるいはその両方を参照しながら本発明について説明する。フローチャート又はブロック図あるいはその両方に示される各ブロック、及びフローチャート又はブロック図あるいはその両方に示される各ブロックの組合せは、コンピュータ・プログラム命令によって実行可能であることが理解されるだろう。これらのコンピュータ・プログラム命令は、コンピュータ又は他のプログラマブル・データ処理装置のプロセッサを介して実行される命令により、フローチャート又はブロック図あるいはその両方に示される１つ又は複数のブロックで指定される機能／動作を実行する手段が提供されるように、汎用コンピュータ又は専用コンピュータのプロセッサ、あるいは機械を生成する他のプログラマブル・データ処理装置のプロセッサに提供することができる。
これらのコンピュータ・プログラム命令は、コンピュータ又は他のプログラマブル・データ処理装置に特定の形で機能するよう指示することが可能なコンピュータ読み取り可能な媒体に記憶することもでき、その結果、フローチャート又はブロック図あるいはその両方に示される１つ又は複数のブロックで指定される機能／動作を実行する命令手段を含むプログラムが生成されるようにすることもできる。
上記コンピュータ・プログラム命令は、コンピュータ又は他のプログラマブル・データ処理装置上にロードすることもでき、その結果、当該コンピュータ又は他のプログラマブル装置上で実行される命令によってフローチャート又はブロック図あるいはその両方に示される１つ又は複数のブロックで指定される機能／動作を実行するプロセスが実現されるようなコンピュータ実装プロセスを生成する一連の処理ステップが、当該コンピュータ又は他のプログラマブル装置上で実行されるようにすることもできる。
図１は、本発明のアナログ／ミックスド・シグナル電子回路移行方法を実行するように適合された例示的なコンピュータ処理システムを示すブロック図である。全体的に１０で示されるコンピュータ・システムは、デジタル信号プロセッサ（ＤＳＰ）、中央演算処理装置（ＣＰＵ）、マイクロコントローラ、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ又はＦＰＧＡコアを含む可能性があるプロセッサ１２を備える。本システムは、静的読み取り専用メモリ（ＳＲＡＭ）１８、及び動的メイン・メモリ２０も備え、これらはすべてプロセッサ１２と通信する。プロセッサ１２は、バス１４を介してやはりコンピュータ・システムに含まれるいくつかの周辺デバイスとも通信する。バス１４と結合される周辺デバイスには、表示デバイス２４（例えばモニタ）、英数字入力デバイス２５（例えばキーボード）、及びポインティング・デバイス２６（例えばマウスやタブレット等）が含まれる。
本コンピュータ・システムは、それ自体とデータＩ／Ｏ通信インターフェース２２（例えばネットワーク・インターフェース・カード又はＮＩＣ）を介して接続された通信回線を介して、ＬＡＮ又はＷＡＮ ２３のような１つ又は複数の外部ネットワークに接続される。本システムと結合されたデータＩ／Ｏ通信インターフェース２２を用いると、上記データ処理システムを介在する私設ネットワーク又は公共ネットワークを通して他のデータ処理システムあるいは遠隔プリンタ又はストレージ・デバイスと結合させることが可能となる。モデム、ケーブル・モデム、及びイーサネット（Ｒ）・カードは、現時点で使用可能なタイプのネットワーク・アダプタのほんのいくつかにすぎない。本システムは、アプリケーション・プログラム及びデータを記憶する磁気ベース又は半導体ベースのストレージ・デバイス２１も備える。本システムは、必ずしもそれだけに限定されるわけではないが、磁気ストレージ、光ストレージ、半導体揮発性又は不揮発性メモリ、生物学的メモリ・デバイス、又は他の任意のメモリ・ストレージ・デバイスを含めた任意の適切なメモリ手段を含む可能性があるコンピュータに読み込み可能なストレージ・メディアを備える。
本発明のアナログ／ミックスド・シグナル電子回路移行方法を実行するように適合されたソフトウェアは、ディスク・ドライブ・ユニット内の磁気ディスクのようなコンピュータ可読媒体上に常駐するように適合される。別法として、コンピュータ可読媒体は、フレキシブル・ディスク、取り外し可能ハード・ディスク、フラッシュ・メモリ１６、ＥＥＲＯＭベース・メモリ、バブル・メモリ・ストレージ、ＲＯＭストレージ、配信メディア、中間ストレージ・メディア、コンピュータの実行メモリの他、本発明の方法を実行するコンピュータ・プログラムを後のコンピュータ読み込み用に記憶しておくことが可能な他の任意の媒体又はデバイスを含むことができる。また、本発明のアナログ／ミックスド・シグナル電子回路移行方法を実行するように適合されたソフトウェアは、部分的又は全体的に上記コンピュータ・システムの静的又は動的メイン・メモリ、あるいはプロセッサ内のファームウェア（即ち、マイクロコントローラ、マイクロプロセッサ、又はマイクロコンピュータの内部メモリ）に常駐させることができる。
本発明のアナログ／ミックスド・シグナル電子回路移行方法は、他のデジタル・コンピュータ・システム構成を利用して実行することもでき、また、特定のシステム構成は、本発明のシステム及び方法を実行することができる限り図１の代表的なデジタル・コンピュータ・システムと等価であり、本発明の趣旨及び範囲に含まれる。
本発明のシステム及び方法を実施するプログラム・ソフトウェアからの命令に基づいて特定の機能を実行するようにプログラムされたデジタル・コンピュータ・システムは事実上、本発明の方法に特有の専用コンピュータとなる。これに必要となる技法は、コンピュータ・システム分野の当業者には周知である。
本発明のシステム及び方法を実行するコンピュータ・プログラムは一般に、フレキシブル・ディスクやＣＤ‐ＲＯＭのような配信メディア上でユーザに配信され、あるいはインターネットのようなネットワークを介してＦＴＰ、ＨＴＴＰ、又は他の適切なプロトコルを使用してダウンロードすることもできることに留意していただきたい。それらのコンピュータ・プログラムは、そこからハード・ディスク又は同様の中間ストレージ・メディアにコピーされることが多い。プログラムが実行される場合、各プログラムはそれぞれの配信メディア又は中間ストレージ・メディアからコンピュータの実行メモリにロードされ、その結果、コンピュータは本発明の方法に従って動作するように構成される。これらのすべての動作は、コンピュータ・システム分野の当業者には周知である。
添付図面のフローチャート及びブロック図は、本発明の様々な実施形態に係るシステム、方法、及びコンピュータ・プログラムの可能な実装環境のアーキテクチャ、機能、及び動作を示す。この点で、フローチャート又はブロック図中の各ブロックは、指定の論理機能（単数又は複数）を実行する１つ又は複数の実行可能な指令を含むモジュール、セグメント、あるいはコード部分を表す可能性がある。いくつかの代替実施では、ブロック内に示される機能が図示の順序と異なる順序で発生する可能性があることにも留意していただきたい。例えば、連続して示される２つのブロックが実際にはほぼ同時に実行されることもあり、また、関与する機能に応じて逆の順序で実行されることもある。また、ブロック図又はフローチャートあるいはその両方に示される各ブロック、及びブロック図又はフローチャートあるいはその両方に示される各ブロックの組合せは、指定された機能又は動作を実行する専用ハードウェア・ベース・システムによって実行することも、専用ハードウェアとコンピュータ命令の組合せによって実行することも可能であることに留意していただきたい。
（電圧調整移行方法）
本発明によれば、ソース技術電子回路は、ターゲット技術移行用の回路設計ツールにロードされる。電圧感受型ポートと電圧不感型ポートの両方を有するアクティブ・アナログ回路デバイス（例えばトランジスタ、ダイオード、及びキャパシタ）に相当する各デバイスが識別される。これらのデバイスの電圧感受型ポートに印加される電圧は、デバイス電流に大きな影響を及ぼすが、電圧不感型ポートに印加される電圧は、デバイス電流に殆ど影響を及ぼさない。ソース技術電子回路内で識別されるデバイスのポートは、電圧感受型又は電圧不感型として分類される。単一のデバイスの１つの（唯一の）電圧感受型ポート及び１つ又は複数の他のデバイスの電圧不感型ポート（単数又は複数）に接続されたソース技術回路内のノードを含む１つ又は複数の電圧調整ノードが配置される。それぞれの電圧感受型ポートを介して電圧調整ノードに接続された回路内のデバイスは、電流モード・デバイスと定義される。この定義は、以下のキルヒホッフの電流則（ＫＣＬ）による。
Figure 0005648887
上式で、Ｉは電流であり、ｎはその点に向かって流れる電流又はその点から流れ出す電流の合計である。上述のとおり、電圧調整ノードと電圧感受型ポートを介して接続されるデバイスは１つだけである。したがって、追加的なデバイスの電圧不感型ポートに接続される他のすべてのブランチ（即ち電圧調整ノードとの間の接続）における電流は、大きく変化することはない。電圧調整ノードに接続された各ブランチ内の電流の合計は（ＫＣＬによれば）ゼロのままであるので、それ自体の電圧感受型ポートを介して接続された電流モード・デバイス内の電流も同様に大きく変化することはない。したがって、本発明の移行方法を用いると、回路内の追加的なデバイスのバイアス条件に及ぼす影響を最小限に抑えながら、電流モード条件で動作する任意のデバイスのノード電圧をデバイス・レベルで設定することが可能となる。
電流モード条件で動作するデバイス内で測定される電流は、デバイスをそれ自体の電圧不感動作領域（ｖｏｌｔａｇｅ ｉｎｓｅｎｓｉｔｉｖｅ ｒｅｇｉｏｎ ｏｆ ｏｐｅｒａｔｉｏｎ）から逸脱させない（例えば、ＦＥＴをそれ自体の飽和領域から逸脱させない）バイアス条件の範囲内の電圧に関しては、（一次近似では）デバイス・ノード電圧に依存しない。したがって、電流モード条件で動作するデバイスをサイズ変更する際は、サイズ変更対象デバイスの性能要件に従って、電圧変化に対する感度が低い任意の追加的なデバイスのポートに接続されたデバイス・ポート（即ち、電圧調整ノードに接続されたデバイスの電圧不感型ポート）の電圧が判定され、即ち、回路内の他のデバイスのバイアスに大きな影響を及ぼすことなく電圧の判定が行われる。電圧不感型ポートの一例は、電圧の変化によるデバイス電流の変化が比較的小さくなる飽和領域における電界効果トランジスタ（ＦＥＴ）のドレイン・ポートである。このような電流モード・デバイスの特徴は、デバイス・レベルのサイズ変更プロセスに追加的な自由度をもたらし、この自由度を使用してデバイスをスケーリングし、２つのデバイス・レベル性能パラメータ・ターゲット（例えば、ＦＥＴデバイスの入力容量及び相互コンダクタンス）を達成することができる。
本発明の方法は、電流モード条件下で動作するデバイスを以下のいずれか、即ち、（１）それ自体のポートのうちデバイス電流に大きな影響を与えるポート（即ち電圧感受型ポート、例えばＦＥＴ内のゲート・ポート又はソース・ポート）が、追加的なデバイスがそれぞれの電圧不感型ポート（例えば、デバイス電流への影響が比較的小さい飽和領域におけるＦＥＴのドレイン・ポート）のみによって接続された回路ノードに接続されているデバイス、又は（２）１つのポートがサイズ変更対象デバイスの同一のポートと整合（ｍａｔｃｈ）する（即ち、整合デバイスが電圧調整ノードを介して接続される）デバイスとして識別する。それぞれ同一のポートを介して接続される２つのデバイスは、ミラー・デバイス（ｍｉｒｒｏｒｅｄ ｄｅｖｉｃｅ）としても知られる。整合は、当業界ではアナログ回路内のデバイス間の幾何学的整合（ｇｅｏｍｅｔｒｉｃａｌ ｍａｔｃｈｉｎｇ）に関して知られる用語であり、ミラー・デバイス内の電流（又は任意の追加的な所望のデバイス特性）を設定する際に使用される。
本発明は、上記の米国特許第７，４０９，６５１号に教示されるように、本発明と共に使用するのに適したソース回路電圧変換技法と連動する。ソース回路電圧変換技法では、デバイス・レベル・サイズ変更の実行に先立ってノード電圧が事前設定されるが、このノード電圧は回路性能要件に従って後で変更することもできる。本発明は、電流モード条件下で動作するデバイスのデバイス・レベル移行を機能拡張するものであり、移行プロセスに先立つノード電圧判定に関するオーバーヘッドを伴わない電流モード動作デバイスの自動処理を可能にする。デバイス・レベルのサイズ変更を実行する利点としては、（１）計算労力が回路サイズと線形的になり、したがって超大規模回路の移行が可能となること、（２）すべてのデバイスと並行して高速なデバイス・レベルＤＣシミュレーションが実行されること、及び（３）階層的なトップ・ダウン・アプローチにおいてデバイス・レベルのターゲット性能パラメータ定義の迅速なセットアップが行われること、が挙げられる。
上述のアナログ／ミックスド・シグナル電子回路設計の自動移行方法のより詳細な説明は、米国特許第７，４０９，６５１号「Ａｕｔｏｍａｔｅｄ Ｍｉｇｒａｔｉｏｎ ｏｆ Ａｎａｌｏｇ ａｎｄ Ｍｉｘｅｄ−Ｓｉｇｎａｌ ＶＬＳＩ Ｄｅｓｉｇｎｓ」で確認することができる。本発明の範囲から逸脱しない限り、他の既知の回路移行方法を使用することもできる。
図２には、電圧調整ノードを有する例示的な回路が示されている。全体的に３０で示される回路図は、デバイスＴ１ ３２、Ｔ２ ３４、Ｔ３ ３６、及び電圧調整ノードＶＴＮ１ ３８、ＶＴＮ２ ４０を含む。この回路図では、すべてのデバイスが電流モード条件で動作している。デバイスＴ２のゲート・ポートは、デバイスＴ１のドレイン・ポート（即ち非感受型ポート）、デバイスＴ１のゲート・ポート（デバイスＴ２に整合）、及び電流源のポート（電流源の電流はＶＴＮ１の電圧に依存しないため、このポートもまた非感受型ポートである）に接続される。デバイスＴ３のソース・ポートは、デバイスＴ２のドレイン・ポート（即ち非感受型ノード）にのみ接続される。ＭＯＳＦＥＴデバイス（即ちＴ２）のドレイン・ポートは、バイアスに及ぼす影響が比較的小さく、（デバイスＴ２が飽和領域にあると仮定すれば）デバイスＴ２の小信号性能パラメータを有することから、ＶＴＮ２がＴ３の電圧調整ノードとして識別される。
デバイスＴ３をサイズ変更するために、本発明の方法ではまず、デバイスＴ３のバイアス条件が設定される（一代替実施形態では、このバイアスは移行前の当初設計におけるデバイス内を流れる電流のスケーリング値にセットされることに留意していただきたい）。次に、デバイスＴ３のドレイン・ノード及びソース・ノードが当初設計のノード電圧のスケーリング値にセットされる。デバイスＴ３のソース・ノード、即ちＶＴＮ２は、電圧調整ノードである。デバイスの幅及び長さを事前に定義したバイアス条件下で必要とされるデバイス・レベル性能が達成されるように設定することにより、ＶＴＮ２に接続されたデバイスＴ３のソース・ノードは、必要とされるデバイス・レベル性能と必要とされる性能パラメータの両方を達成するのに適した電圧にそれ自体を自動的にセットする。これにより、回路内の追加的なデバイスの性能及びバイアスに及ぼす影響を最小限に抑えながら、デバイス・レベルの２つの小信号性能パラメータ（例えば、相互コンダクタンス、出力抵抗、チャネル長、入力容量等）をターゲットとすることが可能となる。
例えば、デバイスＴ３のターゲットがデバイスＴ３の電流をソース設計の値の２倍にスケーリングするように設定された場合は、デバイスＴ３の入力容量が保持される。次に、相互コンダクタンスが２倍に増加され、その後、必要とされる目標を満足する解決策が見出されるまでＴ３の幅及び長さならびにＶＴＮ２の電圧値が変更される。ＶＴＮ２の電圧変更は、本発明の方法によってもたらされる追加的な自由度である。
図３は、本発明と共に使用するのに適した例示的なコンピュータを示すブロック図である。全体的に５０で示されるブロック図は、移行エンジン（ｍｉｇｒａｔｉｏｎ ｅｎｇｉｎｅ）５２と、ソース技術回路図設計（ｓｏｕｒｃｅ ｔｅｃｈｎｏｌｏｇｙ ｓｃｈｅｍａｔｉｃ ｄｅｓｉｇｎ）５４と、ソース技術記述（ｓｏｕｒｃｅ ｔｅｃｈｎｏｌｏｇｙ ｄｅｓｃｒｉｐｔｉｏｎ）５６と、ターゲット技術記述（ｔａｒｇｅｔ ｔｅｃｈｎｏｌｏｇｙ ｄｅｓｃｒｉｐｔｉｏｎ）５８と、技術間マッピング（ｃｒｏｓｓ‐ｔｅｃｈｎｏｌｏｇｙ ｍａｐｐｉｎｇ）６０と、ターゲット技術回路図設計（ｔａｒｇｅｔ ｔｅｃｈｎｏｌｏｇｙ ｓｃｈｅｍａｔｉｃ ｄｅｓｉｇｎ）６２と、を含む。移行エンジンは更に、移行ロジック・サブシステム６４及び移行データベース６６から構成される。
動作において、ソース技術回路図設計は、設計者から入力インターフェース又はマシン間インターフェースを介して移行エンジンに提供される。後者の場合、ソース技術回路図設計は、別のコンピュータ又は同一のコンピュータ上の別のアプリケーションから移行エンジンに自動的に提供される。本発明の方法の一実施形態において、ソース技術回路図設計は、機械読み取り可能な回路定義に加えてビジュアル回路図（ｖｉｓｕａｌ ｓｃｈｅｍａｔｉｃ ｄｉａｇｒａｍ）も含む。本実施形態において、移行ロジック・サブシステムは、このビジュアル回路図をターゲット技術回路図設計の対応するビジュアル回路図に変換する。ビジュアル回路図のこのような変換によって、設計者にとっての移行プロセスの可視性及び制御性を高めることが可能となる。
移行ロジック・サブシステムは、移行エンジン内の移行データベースを使用して、ソース技術及びターゲット技術のデバイス・パラメータならびに他の移行関連情報を格納する。移行データベースは、典型的にはソース回路及びターゲット回路内の各デバイス毎に１つのレコードを含む。
本発明と共に使用するのに適した例示的なコンピュータ・システムは、移行エンジンに加えて、追加的な超大規模集積（ＶＬＳＩ）回路設計と、直流電流（ＤＣ）シミュレーション、レイアウト機能、コーナー分析、プロセス変動を評価する統計的シミュレーション・ツールのようなシミュレーション及びテスト機能と、を含むことができる。いくつかの実施形態において、移行エンジンは、従来のＶＬＳＩ設計ツールの一部として統合することができる。
典型的には、移行ロジック・サブシステムは、本明細書に記載される機能を実行するようにソフトウェアでプログラムされる汎用コンピュータを備える。当該ソフトウェアは、ネットワークを介して電子的な形でコンピュータにダウンロードすることも、ＣＤ‐ＲＯＭのような有形の媒体上でコンピュータに供給することもできる。別法として、移行ロジック・サブシステムは、ハードウェア要素とソフトウェア要素の組合せを使用して実施することができる。移行ロジック・サブシステムは、スタンドアロン・ユニットとすることも、電子回路設計ツールの他のデバイスと統合することもできる。
移行プロセスを実行するために、移行エンジンは、ソース技術記述とターゲット技術記述の両方を受け入れる。ソース技術記述は、典型的にはデータ・ファイルとして移行エンジンに提供されるが、ソース技術回路図設計で使用されるデバイス・タイプのリストを含む。デバイス・タイプは、様々なタイプのトランジスタ、抵抗、キャパシタ、ダイオード、伝送回線等を含むことができる。デバイス・タイプ・リストは、デバイス・タイプ毎にソース技術内の該当するデバイス・タイプのモデルに対する参照（リファレンス）を含む。デバイス・モデルは、ソース技術の特徴及びそれ自体に対応する製作プロセスと一致するものであり、多くの場合、ソース技術の製作工場又はデバイス製造業者から提供される。いくつかの実施形態において、デバイス・モデルは、ＢＳＩＭモデル、ＳＰＩＣＥモデル、挙動モデルのような当業界で知られる標準的なフォーマットで表現される。ターゲット技術記述は、ソース技術で使用されるのと同様のデバイス・タイプ・リストと、デバイス・モデルに対する参照とを含む。
動作において、移行エンジンは、技術間マッピングも受け入れる。技術間マッピングは、典型的にはデータ・ファイルとして提供されるが、ソース技術記述に示されるソース技術デバイス・タイプと、それらに対応するターゲット技術記述に示されるターゲット技術デバイス・タイプとの間のマッピングを定義する。いくつかの実施形態において、技術間マッピングは、ターゲット技術デバイス・タイプを各ソース技術デバイス・タイプに一意にマッピングする。一代替実施形態において、特定のソース技術デバイス・タイプは、２つ以上の代替ターゲット技術デバイス・タイプにマッピングすることができる。ターゲット技術回路図設計における代替デバイス・タイプからのターゲット・デバイスの実際の選択は、回路パラメータ又は設計者プリファレンスあるいはその両方に依存する可能性がある。場合によっては、２つ以上のソース技術デバイス・タイプが単一のターゲット技術デバイス・タイプにマッピングされることもある。
いくつかの実施形態において、技術間マッピングは、ソース技術デバイス・タイプのポート割り当てと、ターゲット技術デバイス・タイプのポート割り当てとの間のポート・マッピングも含む。ソース技術デバイス・タイプがそれ自体に対応するターゲット技術デバイス・タイプとポート数が異なる場合は、技術間マッピングは、所望のポート配置構成に関する情報、例えば他のポート、即ち接地ノード又は電源ノードのいずれかに接続すべきポートの指示も含む。
典型的には、技術間マッピングは、ソース技術とターゲット技術の両方におけるデバイス特徴を考慮して設計者によって事前に生成される。いくつかの実施形態において、ソース技術記述、ターゲット技術記述、及び技術間マッピングは、所与のソース技術から所与のターゲット技術へのすべての移行に共通のものである。別法として、ソース技術記述、ターゲット技術記述、及び技術間マッピングの定義の一部又は全部を回路移行毎に更新又は修正することも可能である。
図４及び図５には、本発明のアナログ／ミックスド・シグナル電子回路移行方法を実施する回路移行ツール用ユーザ・インターフェースの例示的な一実装環境が示されている。ソース技術からターゲット技術に移行すべきデバイス（単数又は複数）が選択された後に、図４のユーザ・インターフェースが表示される。全体的に７０で示される入力フォームは、入力パラメータ７２及び７４を含む。本例では、入力パラメータ「Ｋｖ」７６、「Ｋｉ」７８、及び「ＫＬｅ」８０と共に、追加的な電圧調整入力「Ｋｇｍ」８２、「電圧調整」８４、及び入力制約「調整限界」８６が指定される。追加的なパラメータ「ＫＬ」８８、「Ｌｆｉｘ」９０、「Ｋｇｄｓ」９２、及び「Ｋｃ」９４は、本例では使用されない入力パラメータである。
入力フォームの入力パラメータ・セクションでは、「Ｋｖ」（移行対象デバイスに関するソース技術電圧とターゲット技術電圧の関係を定義する係数）が「１．０」にセットされ、「Ｋｉ」（移行対象デバイスに関するソース技術電流とターゲット技術電流の関係を定義する係数）が「０．５」にセットされ、「Ｋｌｅ」（ソース技術とターゲット技術の有効デバイス長関係を定義する係数）が「１．０」にセットされている。入力フォームの制約セクションでは、「Ｋｇｍ」（ソース技術デバイスとターゲット技術デバイスの相互コンダクタンス関係）が「０．５」にセットされ、電圧の調整（即ち「電圧調整」）が（デバイス・ゲートではなく）デバイス・ソースにおいて実行されるように設定され、「調整限界」が「１００ｍＶ」にセットされている。「調整限界」の制約は、電圧調整ノードの許容される電圧変動範囲を制限する。電圧調整ノードにおける電圧の調整（即ち、「調整限界」の制約範囲内の電圧変更を可能にすること）により、本発明の方法の自由度が追加される。これにより、本例ではターゲット技術デバイス側の（デバイス・ソースの）電圧を、入力電圧スケーリング係数「Ｋｖ」でスケーリングされるソース技術デバイス側の対応する電圧と比較して、±１００ｍＶの変更が可能となる。
本例では、パラメータ「Ｋｌｅ」がターゲットとされる。したがって、「ＫＬ」（ソース技術とターゲット技術のデバイス長関係を定義する係数）、「Ｌｆｉｘ」（事前設定の固定長）、「Ｋｇｄｓ」（ソース技術とターゲット技術の出力コンダクタンス関係を定義する係数）、及び「Ｋｃ」（ソース技術とターゲット技術の入力容量関係を定義する係数）には値が入力されていない。
回路設計ツールによって移行が実行された後は、その結果が図５のユーザ・インターフェースに表示される。全体的に１００で示される出力フォームは、デバイス分類１０２と、アナログ（即ちソース技術）値１０６に関する入力制御パラメータ１０４欄と、ターゲット技術値１０８と、「スイッチ」（即ち、大信号条件下で動作するデバイスを対象にソース技術で構築されるデータベース）１１０と、出力パラメータ１１２と、を含む。出力パラメータ１１２は更に、「ｃｉｎ」（入力容量）１１４、「ｇｄｓ」（出力容量）１１６、「ｇｍ」（相互コンダクタンス）１１８、「ｉｄｓ」（電流）１２０、「ｖｄｓ」（ドレイン‐ソース間電圧）１２２、「ｖｄｓａｔ」（デバイス飽和電圧）１２４、「ｖｇｓ」（ゲート‐ソース間電圧）１２６、「ｖｏｄ」（オーバードライブ電圧ｖｇｓ−ｖｔｈ）１２８、「ｖｓ」（ソース電圧）１３０、及び「ｖｔｈ」（その電圧を超えるとデバイス・チャネルがオープンする閾値電圧）に関するデバイス値も含む。
この出力フォームにおいて、「ｉｄｓ」（電流）は、ソース・デバイスでは「０．０００３０７０５１４Ａ」、ターゲット・デバイスでは「０．０００１５３６２５Ａ」とされている。ターゲット・デバイスの電流は、「Ｋｉ＝０．５」により、ソース・デバイスのほぼ半分となる。「ｇｍ」（相互コンダクタンス）は、ソース・デバイスでは「０．００５６８２５８９Ｓ」、ターゲット・デバイスでは「０．００２２９１００４Ｓ」とされている。ターゲット・デバイスの相互コンダクタンスはソース・デバイスの約４０％とされ、制御パラメータ「Ｋｇｍ＝０．５」とほぼ近似する割合となっている。これは、制御パラメータ「ｓ＋−０．１」に示されるように±１００ｍＶのソース電圧変更を可能にしながら電流の収束（Ｋｉ＝０．５）を実現する本発明の方法によるものである。本発明の方法を実施する回路設計ツールでは、「ｖｓ」（ソース電圧）が「０．５３１４１１６ｍＶ」（ソース技術）から「０．６３１４１１６ｍＶ」（ターゲット技術）に変更されているが、その差は０．１ｍＶであり、制御パラメータ「ｓ＋−０．１」の範囲内の変更となっている。
（移行方法の説明）
本発明の方法は、ソース回路のソース技術回路図設計を受け入れる。ソース技術回路図設計は、すべてのソース回路デバイスと、それらの間の相互接続とを含み、通常はデータ・ファイルの集合として提供される。ソース回路は、トランジスタ、ダイオード、キャパシタ、抵抗、伝送回線のようなデバイスを含む。ソース回路は、ターゲット技術内の機能回路を提供するように移行される。
本発明の方法を実施する移行ロジック・サブシステムは、ソース技術回路図設計のトポロジを、ターゲット技術回路図設計のトポロジとして働くように複写する。ソース技術回路図設計内の各ソース技術デバイス毎に、対応するターゲット技術デバイスが技術間マッピングに従って識別される。
いくつかの特殊なデバイス・タイプ（後述）を例外として、本発明の方法は、ターゲット技術回路図設計の各ノードの電圧を計算する「基本電圧スケーリング（ｂａｓｉｃ ｖｏｌｔａｇｅ ｓｃａｌｉｎｇ）」と呼ばれるプロセスを使用する。基本電圧スケーリングでは、ｋｖで表される電圧スケーリング係数を使用してターゲット技術回路内の各ノードの電圧を生成することにより、電源電圧を含めたソース技術回路の各ノードの電圧がスケーリングされる。多くの場合、スケーリング係数は、ソース技術回路とターゲット技術回路の電源電圧比に対応する。例えば、０．２５μｍ技術／２．５Ｖ動作のソース技術回路を０．１２μｍ技術／１．２Ｖ動作のターゲット回路に移行する場合を考える。典型的には、すべての電圧は、係数ｋｖ＝２．５Ｖ／１．２Ｖ≒２．１によってスケーリングされる。別法として、設計者が異なる電源電圧又は異なるスケーリング係数あるいはその両方を定義することもできる。いくつかの実施形態において、電源電圧比は、デフォルトの電圧スケーリング係数として使用される。ソース技術電圧は、設計者によって又は本明細書に記載の自動化方法のいずれかによって異なるスケーリング係数が指定されない限り、この係数を使用してスケーリングされる。
ソース技術回路の当初ノード電圧、電流、及び小信号パラメータを判定するために、ソース技術回路のＤＣシミュレーションが実行される。ＤＣシミュレーションは、任意の適切なシミュレーション手段を使用して実行することができる。いくつかの実施形態において、本発明の方法を実施する移行ロジック・サブシステムが従来のＶＬＳＩ設計ツールの一部である場合は、従来の設計ツールの一部であるＤＣシミュレーションをこの目的に使用することができる。ＤＣシミュレーションは、ソース技術回路の各ノードにおいてＤＣ電圧及び電流を発生させる。いくつかの実施形態において、ＤＣシミュレーションの追加的な出力は、デバイス・モデルに基づいてソース技術回路デバイス毎に計算される１組の小信号パラメータである。本発明の方法を実施する移行ロジック・サブシステムには、ソース技術回路の動作条件を定義するＤＣ電圧、電流、及び小信号パラメータが提供される。いくつかの実施形態において、ソース技術回路内の各デバイスの電圧、電流、及び小信号パラメータは、移行データベース内の対応するレコードに格納される。
その後、移行ロジック・サブシステムは、電流モード（ＣＭ）条件で動作するデバイスを識別する。回路内のあらゆるデバイスを対象として、デバイスの各ポートが検査され、各ポートは（正確なポート電圧に対するデバイス電流及び性能の感度に基づいて）「電圧感受型ポート」又は「電圧不感型ポート」として識別される。回路内のすべてのデバイスのデバイス・ポートが索引付けされた後に、回路内のあらゆるノードが検査される。あるデバイスの１つの（唯一の）電圧感受型ポートに接続されたノードは、電圧調整ノードとして識別される（即ち、電圧調整ノードに接続される他のすべてのデバイスは、電圧不感型ポートを介して接続される）。電圧感受型ポートを介して接続されるデバイスは、電流モード条件で動作するデバイスとして識別される。サイズ変更プロセスの間に、電流モード動作デバイスは、（制御パラメータ値に基づく）それ自体のスケーリング電気特性に従い、デバイス性能をターゲットとしてサイズ変更される。デバイスの形状（ｇｅｏｍｅｔｒｙ）ならびにデバイスの電圧調整ノードの電圧は、デバイス性能及びバイアス条件の設定目標を達成するように変更される。電圧調整ノードの電圧変更は、検索スペースを制限するために指定の範囲に限定することができる。電流モードで動作しないデバイスに関しては、サイズ変更プロセスにおいて標準的な電圧スケーリング手法が使用される。
いくつかの実施形態において、移行ロジック・サブシステムは、いくつかの特殊なデバイス・タイプについて、ターゲット技術回路におけるそれらの機能及び性能を改善するために異なる移行方法を適用する。そのようなデバイス・タイプの例としては、スイッチング・デバイス（例えば、大信号条件下で動作するスイッチ等のデバイス）として動作するトランジスタ、及び整合デバイス（ｍａｔｃｈｅｄ ｄｅｖｉｃｅ）が挙げられる。移行ロジック・サブシステムは、これらのデバイス・タイプに基本電圧スケーリングを適用してもよいが、場合によっては設計者の支援を受けてそれらを別個に扱うことが好ましいことが多い。以下では、これらのデバイス・タイプの移行方法について詳細に説明する。
移行プロセスの間に、移行ロジック・サブシステムは、特殊なデバイス・タイプに属するデバイスを識別する。いくつかの実施形態において、移行ロジック・サブシステムは、ＤＣシミュレーションの結果と共にソース技術回路の各デバイスを検査し、特殊なデバイス・タイプに属するデバイスを自動的に識別する。これらの実施形態において、移行ロジック・サブシステムは、自動分類を実行する事前定義の分類基準を適用することができる。別法として、設計者が特殊なデバイス・タイプに属するデバイスを移行ロジック・サブシステムに指示することもできる。更に、いくつかのデバイスを自動的に分類し、他のデバイスを設計者の支援を受けて分類することもできる。
特殊なデバイス・タイプの一例として、スイッチング・デバイスが挙げられる。デジタル・デバイスの場合と同様であるが、スイッチング・デバイスは、典型的にはカット・オフから線形範囲を経て飽和に至る負荷線（ロード・ライン）上で動作する。多くの場合、移行対象スイッチング・デバイスの性能をある程度制御することが望ましい。
いくつかの実施形態において、移行ロジック・サブシステムは、ソース技術回路内のスイッチング・デバイスが識別されるように、ＤＣシミュレーションの結果を使用してスイッチング・デバイス特有の電気的動作条件を自動的に識別する。例えば、移行ロジック・サブシステムは、高ゲート‐ソース間電圧（Ｖｇｓ）又は高ドレイン‐ソース間電圧（Ｖｄｓ）あるいはその両方のようなスイッチング・トランジスタ特有の動作点を検出することによってスイッチング・トランジスタを識別することができる。他の実施形態では、デバイス内を流れるＤＣ電流が事前定義された閾値よりも小さい場合に、当該デバイスは、移行ロジック・サブシステムによってスイッチング・デバイスとして分類され得る。別法として、スイッチング・デバイスは、設計者によって移行ロジック・サブシステムに指示される可能性もある。
スイッチング・デバイスのバイアス電圧は、ターゲット技術デバイスがスイッチング・デバイスに適した動作点で確実に動作するように、移行ロジック・サブシステムによって又は設計者によって（手動で）設定される。いくつかの実施形態において、設計者は、ソース技術回路内のあるスイッチング・デバイスに適した特徴的な動作点を選択する。ソース技術回路のＤＣシミュレーションを使用して、ソース技術回路内のスイッチング・デバイスのバイアス電圧及び小信号パラメータが選択された動作点で判定される。その後、設計者は、移行対象のターゲット技術スイッチング・デバイスが対応するソース技術デバイスの動作点と同様の動作点で動作するように、移行プロセスの適切な制御パラメータを設定する。以下では、制御パラメータの定義及びそれらの移行プロセスへの影響について詳細に説明する。ソース技術回路がいくつかのスイッチング・デバイスを備える場合は、制御パラメータの使用により、様々なスイッチング・デバイス間の動作点の割合及び関係が移行プロセス中に保持されることが保証される。
場合によっては、いくつかのデバイスの電圧スケーリングで満足のいく結果が得られないこともある。したがって、設計者は、反復プロセスを使用してそれらのデバイスのバイアス電圧を計算することを選択することができる。このプロセスにおいて、設計者は、選択された反復を実行すべきあらゆるノードに関する電圧範囲を指定する。電圧範囲内の各電圧毎に、特定のデバイスを対象として全体のデバイス移行プロセスが実行される。設計者は、各バイアス電圧レベルにおける移行対象デバイスの性能メトリックを評価し、最良の性能をもたらす電圧を判定する。別法として、最良の性能に対応する電圧は、移行ロジック・サブシステムの反復プロセスにおいて自動的に判定することもできる。この電圧はその後ターゲット技術回路で使用される。
場合によっては、ソース技術回路は、整合デバイスを備える。整合デバイスとは、同一の形状を有するように又は互いに一定の形状関係（ｇｅｏｍｅｔｒｙ ｒｅｌａｔｉｏｎ）を保持するように意図的に制約されるデバイスである。例えば、２つ以上のトランジスタを、チャネル長は同一であるがチャネル幅は異なる可能性があると定義することができる。
デバイスが整合デバイスとして表現され得る一例は、両方のトランジスタが同一の形状を有するターゲット技術トランジスタに変換される差動トランジスタ対の移行である。別の例は、電流源から発生した電流がそれらの相対寸法によって電流スケーリングが決まる２つ以上のトランジスタによってスケーリングされる電流ミラーである。また別の例は、レイアウトを目的としたソース技術回路のダミー・デバイス（即ち、回路図設計に追加される非アクティブ・デバイス）の移行である。ダミー・デバイスは、典型的には一定のアクティブ・デバイスと同様の寸法を有するターゲット技術デバイスに移行される。
いくつかの実施形態において、移行ロジック・サブシステムは、デジタル・デバイスとアナログ／ミックスド・シグナル・デバイスの差異化も行う。いくつかの実施形態において、この差異化は、移行ロジック・サブシステムによって自動的に実行される。別法として、設計者がデジタル・デバイス及びアナログ／ミックスド・シグナル・デバイスを移行ロジック・サブシステムに指示することもできる。アナログ／ミックスド・シグナル・デバイスは、本明細書に記載の方法を使用して移行される。アナログ／ミックスド・シグナル・デバイス又はデジタル・デバイス、あるいは特殊なデバイス・タイプのいずれかに属するデバイスとしての各デバイスの分類は、典型的には移行データベース内の対応するデバイス・レコード内で指示される。
いくつかの実施形態において、移行ロジック・サブシステムは、特殊なデバイス・タイプに属するものとして分類されたデバイスをソース技術回路の回路図設計上でマーク付けし、マーク付けされたデバイスを設計者の検証のために表示する。設計者は、自動分類を承認又は修正することができる。設計者は、移行ロジック・サブシステムによって使用される分類基準を修正することもできる。
移行ロジック・サブシステムは、ソース技術回路をサブ回路に分割する。典型的には、各サブ回路は、トランジスタのような単一のデバイスを含む。別法として、他の任意の適切な分離手法を使用して、ソース技術回路を１つ又は複数のデバイスを含むサブ回路に分離することもできる。この段階から、移行ロジック・サブシステムは、各サブ回路を他のサブ回路と独立して個別に分析し、ターゲット技術に変換する。
本発明の方法は、移行プロセスの計算上の複雑さを大幅に軽減する。このような複雑さは、ソース技術回路を、収束に必要となる反復工程数が遥かに少ないより小型の独立したサブ回路に分離することによって軽減される。スケーリング電圧を各サブ回路の変換上の制約として使用することにより、すべてのサブ回路が変換され互いに再接続されたときに、各デバイスのターゲット回路内の挙動が分離されたサブ回路内の挙動と同じになることが保証される。
移行ロジック・サブシステムは、各ソース技術デバイスを対応するターゲット技術デバイスに変換することによって移行プロセスを継続する。いくつかの実施形態において、各デバイスの変換は、ターゲット技術記述から適切なターゲット技術デバイスを選択し、選択されたターゲット技術デバイスのいくつかの幾何学的特性を設定することを含む。そのため、移行ロジック・サブシステムは、各サブ回路内の各デバイスの幾何学的特性を判定する。各デバイスの形状を計算するために、設計者は、重要と見なされるいくつかの電気的特性を定義することを選択することができる。その後、移行ロジック・サブシステムは、それらの電気的特性を制御パラメータ又は制約として使用してターゲット技術デバイスの形状を判定する。設計者によって選択された制御パラメータは、移行データベースにも格納される。
制御パラメータは多くの場合、ソース技術からターゲット技術に対して、移行プロセス中に該当するデバイスのどの特徴が制約されるかを指示する、関連する電気的特性のスケーリング係数として表現される。以下の例では、電界効果トランジスタ（ＦＥＴ）の形状及び性能に影響を及ぼすいくつかの制御パラメータについて説明する。別法として、デバイス・タイプ及びターゲット技術に応じて他の任意の適切な電気的特性を使用することもできる。（本明細書に示される例の多くは、ＦＥＴの移行に対応するものである。しかしながら、本明細書に開示される方法は、ダイオードのような他の任意のタイプのデバイスの移行にも適切に準用される。本明細書に開示される方法は、レジスタ、キャパシタ、オンチップ伝送回線デバイス、抵抗‐容量（ＲＣ）配線モデルのような受動デバイスの移行(マイグレーション)に使用することもできる。これらのタイプのデバイスの移行に必要とされる適合要件（ａｄａｐｔａｔｉｏｎ）は、以下の説明を読めば当業者には理解されるだろう。）
ソース技術回路内のＦＥＴをターゲット技術回路内の対応するＦＥＴに移行する場合を考える。典型的には、まず２つの基本的な制御パラメータ、即ち、電圧スケーリング係数と、ソース‐ドレイン間電流スケーリング係数とが指定される。デフォルトとして、ｋｖで表される電圧スケーリング係数は、典型的にはｋｖ＝Ｖｄｄ （ｓ）／Ｖｄｄ（ｔ）と定義され、ここでＶｄｄ （ｓ）及びＶｄｄ （ｔ）は、それぞれソース回路及びターゲット回路の電源電圧を表す。いくつかの実施形態において、設計者は、特定のデバイス又はデバイス群について異なる電圧スケーリング係数を具体的に定義することができる。ＫＩで表されるソース‐ドレイン間電流スケーリング係数は、ｋＩ＝Ｉｄ （ｓ）／Ｉｄ （ｔ）と定義され、ここでＩｄ （ｓ）は、ソース技術回路内のＦＥＴのドレイン電流を表し、Ｉｄ （ｔ）は、ターゲット技術回路のＦＥＴ内の対応するドレイン電流を表す。
ＦＥＴの電圧及び電流がスケーリングされた後は、典型的には設計者が１つの追加的な性能関連制御パラメータを指定することが可能となる単一の自由度が残される。いくつかの実施形態において、設計者は以下のいずれか、即ち、（１）ｋＬで表される幾何学的チャネル長スケーリング係数（ｇｅｏｍｅｔｒｉｃａｌ ｃｈａｎｎｅｌ ｌｅｎｇｔｈ ｓｃａｌｉｎｇ ｆａｃｔｏｒ）、（２）ｋＬｅｆｆで表される有効チャネル長スケーリング係数（ｅｆｆｅｃｔｉｖｅ ｃｈａｎｎｅｌ ｌｅｎｇｔｈ ｓｃａｌｉｎｇ ｆａｃｔｏｒ）、（３）ｋＣで表される入力容量スケーリング係数（ｉｎｐｕｔ ｃａｐａｃｉｔａｎｃｅ ｓｃａｌｉｎｇ ｆａｃｔｏｒ）、及び（４）ｋｇｏで表される出力コンダクタンス・スケーリング係数（ｏｕｔｐｕｔ ｃｏｎｄｕｃｔａｎｃｅ ｓｃａｌｉｎｇ ｆａｃｔｏｒ）のいずれかを含む制御パラメータを指定する。別法として、該当するデバイスの特性に関する他の任意の適切なスケーリング係数を使用することもできる。これらの制御パラメータに基づいて、移行ロジック・サブシステムは、ターゲット技術ＦＥＴの幾何学的特性を計算する。
上述の例（図４及び図５）において、「Ｋｌｅ」は、デバイス移行用に指示される入力パラメータの１つである。有効チャネル長スケーリング係数ｋＬｅｆｆは、ｋＬｅｆｆ＝Ｌｅｆｆ （ｓ）／Ｌｅｆｆ （ｔ）と定義され、ここでＬｅｆｆ （ｓ）は、ソース技術回路内のＦＥＴの有効チャネル長を表し、Ｌｅｆｆ （ｔ）は、ターゲット技術回路内の対応するトランジスタの有効チャネル長を表す。有効チャネル長は、典型的にはＬで表されるＦＥＴゲートの幾何学的長さよりも小さくなる。Ｌｅｆｆ＝Ｌ−ΔＬと書くことができるが、ΔＬは通常、所与の技術について一定である。そのため、ターゲット技術ＦＥＴの幾何学的ゲート長は、以下のように書くことができる。
Figure 0005648887
上式で、ΔＬ（ｓ）及びΔＬ（ｔ）は、所与のソース技術及びターゲット技術毎に一定である。
いくつかの実施形態において、幅Ｗの一次近似は、Ｗの推定値を反復的にＦＥＴモデルに代入することによって改善することができる。多くの場合、Ｗの値を計算するには数回（典型的には２〜６回）の反復で十分である。Ｗの推定の収束は、短チャネルＦＥＴよりも長チャネルＦＥＴの方が高速となることが多い。本発明者の経験では、９０ｎｍの最小幾何学的チャネル長の場合も、通常は６回の反復で十分であることが分かっている。
この段階で、ソース技術回路のすべてのサブ回路が移行ロジック・サブシステムによって変換される。移行ロジック・サブシステムは、サブ回路内のターゲット技術デバイス毎にデバイスの幾何学的特性を推定する。移行ロジック・サブシステムは、推定した幾何学的特性を移行データベースに格納する。
その後、移行ロジック・サブシステムは、サブ回路を再接続してターゲット技術回路を形成する。再接続されたターゲット技術回路は、元のソース技術回路と同一のトポロジを有し、事前に計算された電圧、電流、及び幾何学的特性を備える。
いくつかの実施形態において、設計者は、ターゲット技術回路の性能を検査し検証する。この目的で、設計者は、例えばＤＣシミュレーション、交流電流（ＡＣ）シミュレーション、過渡シミュレーション等を含めた任意の適切なシミュレーション又は検証手順を実行することができる。場合によっては、ターゲット技術回路のＤＣシミュレーションは、変換プロセス中に実行されるターゲット技術内のサブ回路のＤＣシミュレーションによって既に実行されているので、不要となることもある。
検証のために、設計者は、ターゲット技術回路全体又は特定のデバイス又はサブ回路の性能あるいはその両方を検査することができる。設計者は、ターゲット技術回路の性能を検証するために、ソース技術回路及びターゲット技術回路の様々なパラメータ、各デバイスの電気的特性及び幾何学的特性、制御パラメータ、各デバイスの小信号パラメータ、電圧、電流等を移行データベースに照会することができる。
設計者によってターゲット技術回路の性能が満足のいくものと判断された場合には、移行エンジンは、ターゲット技術回路図設計を出力する。一方、設計者がターゲット回路の性能が満足のいくものではないと判断した場合には、設計者は、次の反復でターゲット技術回路の性能が改善されるようにいくつかの制御パラメータを修正することができる。その後、移行ロジック・サブシステムは、修正された制御パラメータを使用して移行プロセスの別の反復を実行する。多くの場合、移行ロジック・サブシステムは、回路全体ではなく修正の影響を受けるサブ回路の小部分を再変換するだけで済む。この特徴は、電圧分布（ｖｏｌｔａｇｅ ｄｉｓｔｒｉｂｕｔｉｏｎ）を利用して実現されるサブ回路間の独立性の別の利点である。
いくつかの実施形態では、移行プロセス全体を人間の介入なしに移行エンジンによって自動的に実行することができる。いくつかの実施形態において、移行ロジック・サブシステムは、ターゲット技術回路が生成された後に自動回路図記号置換手順（ａｕｔｏｍａｔｉｃ ｓｃｈｅｍａｔｉｃ ｓｙｍｂｏｌ ｒｅｐｌａｃｅｍｅｎｔ ｐｒｏｃｅｄｕｒｅ）も実行する。場合によっては、いくつかのデバイスの回路図記号表現及びポート配置構成がソース技術回路及びターゲット技術回路と異なる形をとる可能性もある。このような差異は、例えばソース回路及びターゲット回路が異なるベンダーの設計キット又はモデルあるいはその両方を使用する場合に生じる可能性がある。そのような場合、移行ロジック・サブシステムは、自動的に所望の記号表現をターゲット技術回路の回路図設計に導入し、ポート配置構成の変更に起因する必要な経路変更を実行し、それに従ってターゲット技術回路を更新することができる。
いくつかの実施形態では、本発明の方法を使用する場合に、設計者は、ターゲット技術回路の性能メトリックをソース技術回路の性能と異なるように修正することができる。例えば、ソース技術回路を、ソース技術において一定の周波数範囲の出力信号を発生させるように設計された電圧制御発振器（ＶＣＯ）とする。このＶＣＯ回路をターゲット技術に移行する場合、設計者は、ターゲット技術回路が異なる周波数範囲のＶＣＯとなるように（デバイス制御パラメータの変更等によって）回路パラメータを変更することを選択することができる。
図６には、本発明のアナログ／ミックスド・シグナル電子回路移行方法を示すフロー図が示されている。ソース技術からターゲット技術への移行対象回路がロードされ（ステップ１４０）、結果として得られるターゲット技術回路のサイズ及び性能目標が設定される（ステップ１４２）。次に、ソース技術回路内の電流モード動作デバイスが識別され（ステップ１４４）、それらの識別されたデバイスは、本発明の電流モード・デバイス・サイズ変更方法を使用してサイズ変更される（ステップ１４６）。次に、すべての移行対象デバイスが再接続され、それによってターゲット技術内の電子回路が作成される（ステップ１４８）。ターゲット技術内の電子回路が必要に応じた性能を発揮する場合には（ステップ１５０）、その結果得られる回路図がユーザに提示される（ステップ１５２）。ターゲット技術内の電子回路が必要に応じた性能を発揮しない場合には、サイズ及び性能目標が調整され（ステップ１５４）、ステップ１４６に戻る。
図７には、本発明の電流モード・デバイス・サイズ変更方法を示すフロー図が示されている。サイズ変更対象デバイスがロードされ（ステップ１６０）、ソース・デバイスの小信号及びバイアス情報が判定される（ステップ１６２）。次に、ターゲット技術デバイスの物理的寸法及び電気的性能目標が設定され（ステップ１６４）、電流モードで動作するソース技術デバイスに接続された電圧調整ノードが識別される（ステップ１６６）。上述のとおり、電圧調整ノードは、電流モード動作デバイス（本例ではサイズ変更対象デバイス）の電圧感受型ポート及び１つ又は複数の追加的なデバイスの電圧不感型ポートに接続された電子回路内のノードである。
次に、識別された電圧調整ノードの動作電圧範囲が定義される（ステップ１７０）。典型的には小さい電圧範囲が入力パラメータとして使用されるが（例えば、上述の図４及び図５における±１００ｍＶの範囲）、電圧調整ノードの許容可能な電圧範囲はずっと大きくなり得ることに留意していただきたい。ターゲット技術デバイスの初期の長さ及び幅が選択された後（ステップ１７２）、その選択された幅及び長さを使用してソース技術デバイスの幅及び長さがサイズ変更され（ステップ１７４）、その結果得られるターゲット・モード・デバイスを検査するためにＤＣシミュレーションが実行される（ステップ１７６）。ＤＣシミュレーションによって電圧調整ノードの電圧が許容可能な範囲にあることが示され（ステップ１７８）、性能目標（例えばデバイス電流）が満足された場合には（ステップ１８０）、移行対象回路がユーザに提示される（ステップ１８２）。そうでない場合には、ターゲット技術デバイスの長さ又は幅あるいはその両方が調整され、ステップ１７４に戻る。
添付の特許請求範囲に記載される請求項中のすべてのミーンズ・プラス・ファンクション要素又はステップ・プラス・ファンクション要素の対応する構造、材料、作用、及び等価物は、請求項に具体的に記載される他の要素と組み合わせて機能を発揮する任意の構造、材料、又は作用を含むことが意図されている。本発明の記載は例示及び説明のために提示しているものであって、本発明の実施形態を余すところのないものとし、又は開示の形態に限定することは、本出願人の意図するところではない。当業者には本発明の範囲及び趣旨から逸脱しない多くの修正、変更が可能なことは明白であろう。上記実施形態は、本発明の諸原理及び実際の応用例が最良の形で説明されるように、また、想定される特定の使用に適するように様々な修正が施された様々な実施形態について当業者が本発明を理解することが可能となるように選択され説明されている。
特許請求範囲に記載される各請求項は、本発明の趣旨及び範囲に含まれる本発明のすべての特徴及び利点を包含することが本出願人の意図するところである。当業者には様々な修正及び変更が容易に想到されるはずであり、本発明を本明細書に記載される限られた数の実施形態に限定することは本出願人の意図するところではない。したがって、適切な変形例、修正例、及び等価物はすべて本発明の趣旨及び範囲に含まれ得ることが理解されるだろう。
１０ コンピュータ・システム
１２ プロセッサ
１４ バス
１６ フラッシュ・メモリ
１８ ＲＯＭ
２０ ＲＡＭ
２１ ストレージ・デバイス
２２ データＩ／Ｏ通信インターフェース
２３ ＬＡＮ／ＷＡＮ／ＳＡＮ
２４ 表示デバイス
２５ 英数字入力デバイス
２６ ポインティング・デバイス
３２、３４、３６ デバイス
３８、４０ 電圧調整ノード
５２ 移行エンジン
５４ ソース技術回路図設計
５６ ソース技術記述
５８ ターゲット技術記述
６０ 技術間マッピング
６２ ターゲット技術回路図設計
６４ 移行ロジック・サブシステム
６６ 移行データベース
７０ 入力フォーム
１００ 出力フォーム

Claims (10)

  1. 電子回路をソース回路からターゲット回路に移行する方法であって、
    移行対象となるソース回路をロードするステップと、
    ターゲット回路のサイズ及び性能目標を設定するステップと、
    ソース回路内の電流モード動作デバイスを識別するステップと、
    識別された電流モード動作デバイスのサイズを変更するステップと、
    サイズ変更後の電流モード動作デバイスを再接続してターゲット回路を作成するステップと、
    作成されたターゲット回路がターゲット回路のサイズ及び性能目標を満たしているか否かを判定するステップと、を含み、
    前記電流モード動作デバイスのサイズを変更するステップは、
    前記電流モード動作デバイスの小信号及びバイアス情報を判定するステップと、
    前記ターゲット回路のデバイスの物理的寸法及び電気的性能目標を設定するステップと、
    前記電流モード動作デバイスに接続された電圧調整ノードを識別するステップと、
    識別された前記電圧調整ノードの動作電圧範囲を設定するステップと、
    前記ターゲット回路のデバイスの長さ及び幅を選択するステップと、
    選択された前記長さ及び幅を用いて前記電流モード動作デバイスのサイズを変更するステップと、
    サイズ変更された前記電流モード動作デバイスに接続された前記電圧調整ノードの電圧が前記動作電圧範囲内にあるか否かを判定するステップと、
    サイズ変更された前記電流モード動作デバイスが前記ターゲット回路のデバイスの電気的性能目標を満たしているか否かを判定するステップと、を含む方法。
  2. 前記動作電圧範囲内にあるか否かを判定するステップにおいて、前記電圧調整ノードの電圧が前記動作電圧範囲内にない場合、前記ターゲット回路のデバイスの長さ及び幅を選択するステップに戻り、前記ターゲット回路のデバイスの異なる長さ及び幅を選択して、後続する各ステップを実行することを含む、請求項１に記載の方法。
  3. 前記ターゲット回路のデバイスの電気的性能目標を満たしているか否かを判定するステップにおいて、前記ターゲット回路のデバイスの電気的性能目標を満たしていない場合、前記ターゲット回路のデバイスの長さ及び幅を選択するステップに戻り、前記ターゲット回路のデバイスの異なる長さ及び幅を選択して、後続する各ステップを実行することを含む、請求項１に記載の方法。
  4. 前記電子回路は、アナログ回路及びミックスド・シグナル回路から成る群から選択される、請求項１に記載の方法。
  5. 識別される前記電流モード動作デバイスは、トランジスタ、ダイオード、抵抗及びキャパシタから成る群から選択される、請求項１に記載の方法。
  6. 電子回路をソース回路からターゲット回路に移行するコンピュータ・プログラムであって、コンピュータに、
    移行対象となるソース回路をロードするステップと、
    ターゲット回路のサイズ及び性能目標を設定するステップと、
    ソース回路内の電流モード動作デバイスを識別するステップと、
    識別された電流モード動作デバイスのサイズを変更するステップと、
    サイズ変更後の電流モード動作デバイスを再接続してターゲット回路を作成するステップと、
    作成されたターゲット回路がターゲット回路のサイズ及び性能目標を満たしているか否かを判定するステップと、を実行させ、
    前記電流モード動作デバイスのサイズを変更するステップは、
    前記電流モード動作デバイスの小信号及びバイアス情報を判定するステップと、
    前記ターゲット回路のデバイスの物理的寸法及び電気的性能目標を設定するステップと、
    前記電流モード動作デバイスに接続された電圧調整ノードを識別するステップと、
    識別された前記電圧調整ノードの動作電圧範囲を設定するステップと、
    前記ターゲット回路のデバイスの長さ及び幅を選択するステップと、
    選択された前記長さ及び幅を用いて前記電流モード動作デバイスのサイズを変更するステップと、
    サイズ変更された前記電流モード動作デバイスに接続された前記電圧調整ノードの電圧が前記動作電圧範囲内にあるか否かを判定するステップと、
    サイズ変更された前記電流モード動作デバイスが前記ターゲット回路のデバイスの電気的性能目標を満たしているか否かを判定するステップと、を含むコンピュータ・プログラム。
  7. 前記動作電圧範囲内にあるか否かを判定するステップにおいて、前記電圧調整ノードの電圧が前記動作電圧範囲内にない場合、前記ターゲット回路のデバイスの長さ及び幅を選択するステップに戻り、前記ターゲット回路のデバイスの異なる長さ及び幅を選択して、後続する各ステップを実行することを含む、請求項６に記載のコンピュータ・プログラム。
  8. 前記ターゲット回路のデバイスの電気的性能目標を満たしているか否かを判定するステップにおいて、前記ターゲット回路のデバイスの電気的性能目標を満たしていない場合、前記ターゲット回路のデバイスの長さ及び幅を選択するステップに戻り、前記ターゲット回路のデバイスの異なる長さ及び幅を選択して、後続する各ステップを実行することを含む、請求項６に記載のコンピュータ・プログラム。
  9. 前記電子回路は、アナログ回路及びミックスド・シグナル回路から成る群から選択される、請求項６に記載のコンピュータ・プログラム。
  10. 識別される前記電流モード動作デバイスは、トランジスタ、ダイオード、抵抗及びキャパシタから成る群から選択される、請求項６に記載のコンピュータ・プログラム。
JP2009271786A 2008-12-30 2009-11-30 電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法） Expired - Fee Related JP5648887B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,906 US8516410B2 (en) 2008-12-30 2008-12-30 Method of migrating electronic devices operating in current mode to a target technology
US12/345906 2008-12-30

Publications (2)

Publication Number Publication Date
JP2010157705A JP2010157705A (ja) 2010-07-15
JP5648887B2 true JP5648887B2 (ja) 2015-01-07

Family

ID=42286476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009271786A Expired - Fee Related JP5648887B2 (ja) 2008-12-30 2009-11-30 電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法）

Country Status (4)

Country Link
US (1) US8516410B2 (ja)
JP (1) JP5648887B2 (ja)
KR (1) KR20100080357A (ja)
CN (1) CN101770536B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8201137B1 (en) * 2009-03-06 2012-06-12 Cadence Design Systems, Inc. Method and apparatus for AMS simulation of integrated circuit design
US20100275170A1 (en) * 2009-04-27 2010-10-28 Mosys, Inc. Porting Analog Circuit Designs
US8375349B2 (en) * 2009-09-02 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for constant power density scaling
FR2966952B1 (fr) * 2010-11-03 2012-11-16 St Microelectronics Rousset Procédé de fabrication d'un circuit intégré comportant un bloc analogique et un bloc numérique, et circuit intégré correspondant
JP5903843B2 (ja) * 2011-11-15 2016-04-13 富士通株式会社 回路部品移行装置、回路部品移行プログラムおよび回路部品移行方法
US8516429B2 (en) * 2011-11-15 2013-08-20 Midtronics, Inc. Circuit optimization method and apparatus for analog circuit migration
CN105095545B (zh) * 2014-05-15 2018-09-07 济南概伦电子科技有限公司 电路仿真中基于工作区域的器件缓冲
US9785734B2 (en) 2015-07-29 2017-10-10 Globalfoundries Inc. Method and system for adjusting a circuit symbol
US9582622B1 (en) * 2015-12-21 2017-02-28 International Business Machines Corporation Evaluating on-chip voltage regulation
WO2019049285A1 (ja) * 2017-09-07 2019-03-14 三菱電機株式会社 不正接続検知装置、不正接続検知方法および情報処理プログラム
US10685161B2 (en) * 2018-08-20 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Region based shrinking methodology for integrated circuit layout migration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056613B2 (ja) * 1998-03-19 2008-03-05 旭化成エレクトロニクス株式会社 集積回路設計方法及び集積回路設計支援装置
US6614430B1 (en) * 1998-09-08 2003-09-02 Proficiency Ltd. System and method for the exchange of CAD data
JP2002092066A (ja) * 2000-09-13 2002-03-29 Nec Corp Ｌｓｉ設計システム、ｌｓｉ設計方法、ｌｓｉ設計用プログラムを記録した記録媒体
JP2002149732A (ja) * 2000-11-07 2002-05-24 Seiko Instruments Inc 集積回路の再配線処理方法、集積回路設計装置、集積回路の再配線処理方法をコンピュータに実行させるためのプログラムを記録した記録媒体
JP3583997B2 (ja) * 2001-01-29 2004-11-04 三洋電機株式会社 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム
US20050028113A1 (en) * 2003-08-01 2005-02-03 Intersil Americas Inc. Process translation tool for analog/RF IP reuse
DE112005000268T5 (de) * 2004-01-29 2007-02-01 Advantest Corp. Testgerät und Testverfahren
US7302651B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Technology migration for integrated circuits with radical design restrictions
US7409651B2 (en) * 2005-08-05 2008-08-05 International Business Machines Corporation Automated migration of analog and mixed-signal VLSI design
WO2007038984A1 (en) * 2005-09-29 2007-04-12 Mentor Graphics Corp. Analog design retargeting

Also Published As

Publication number Publication date
CN101770536B (zh) 2014-07-02
CN101770536A (zh) 2010-07-07
US8516410B2 (en) 2013-08-20
JP2010157705A (ja) 2010-07-15
US20100169848A1 (en) 2010-07-01
KR20100080357A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5648887B2 (ja) 電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法）
US7409651B2 (en) Automated migration of analog and mixed-signal VLSI design
JP4202120B2 (ja) 集積回路の最適化設計装置
US7730433B2 (en) Analog design retargeting
US8701067B1 (en) Methods, systems, and articles of manufactures for implementing electronic circuit designs with IR-drop awareness
US7933747B2 (en) Method and system for simulating dynamic behavior of a transistor
US8606557B2 (en) Table lookup method for physics based models for SPICE-like simulators
US20030220779A1 (en) Extracting semiconductor device model parameters
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
US8392867B2 (en) System, method and program storage device for developing condensed netlists representative of groups of active devices in an integrated circuit and for modeling the performance of the integrated circuit based on the condensed netlists
US9411918B1 (en) Simplified device model extension using subcircuits
JP2010134775A (ja) 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置
Uhlmann et al. Machine learning based procedural circuit sizing and DC operating point prediction
US10031989B2 (en) Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit
JP6568980B2 (ja) 回路設計装置、回路設計方法及びプログラム
WO2009020431A1 (en) Method for adapting schematics for different manufacturing processes and different operating specifications
Zheng et al. Ascend: Automatic bottom-up behavioral modeling tool for analog circuits
Cashero et al. Fast evaluation of analog circuits using linear programming
JP2016224492A (ja) 回路設計装置、方法、プログラム及び記録媒体
US20230205971A1 (en) Method for designing semiconductor integrated circuit, circuit design system, and control program
JP3759204B2 (ja) 回路図作成方法及びその装置
Höppner et al. A fast method for Transistor Circuit Voltage Range analysis using linear programming
Montanares et al. IceMOS: Cryo-CMOS Python-Based Calibration Tool
JP2003271692A (ja) 半導体集積回路の回路シミュレーション装置
Lourenço et al. AIDA-C Architecture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140303

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141030

R150 Certificate of patent or registration of utility model

Ref document number: 5648887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees