JP3583997B2 - 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム - Google Patents
演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム Download PDFInfo
- Publication number
- JP3583997B2 JP3583997B2 JP2001020755A JP2001020755A JP3583997B2 JP 3583997 B2 JP3583997 B2 JP 3583997B2 JP 2001020755 A JP2001020755 A JP 2001020755A JP 2001020755 A JP2001020755 A JP 2001020755A JP 3583997 B2 JP3583997 B2 JP 3583997B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- bias
- input
- bias current
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器の設計資産の再利用方法、その再利用方法を実現可能な演算増幅器、レイアウト作成装置およびレイアウト作成プログラムに関する。
【０００２】
【従来の技術】
演算増幅器を設計する際には、設計者が最大動作周波数、スルーレート等の要求される特性を満足するように、バイアス電圧、各トランジスタのサイズ（ゲート幅およびゲート長）等の種々の回路定数を決定し、演算増幅器を構成する回路素子および配線を含むレイアウトパターンを設計する。このような演算増幅器の設計を効率化するために、仕様の変更の際には、既存の設計資産を再利用することが行われる。
【０００３】
従来、演算増幅器の設計資産を再利用する際には、設計者が要求される特性を満足するようにシミュレーションを行ってシュリンク率（縮小率）、バイアス電圧等の回路定数を決定し、演算増幅器のレイアウトパターンの設計変更を行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の演算増幅器の設計資産の再利用方法では、回路定数の選択肢が多すぎるため、回路定数の決定までに要する時間が増大する。また、予め複数のレイアウトパターンを用意してそれらのレイアウトパターンから適当なものを選択するということができないため、レイアウトパターンの設計変更に時間を要する。
【０００５】
本発明の目的は、既存の設計資産を容易に再利用することができるとともに再利用のための時間を短縮することができる演算増幅器の設計資産の再利用方法、それを実現可能な演算増幅器、レイアウト作成装置およびレイアウト作成プログラムを提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
第１の発明に係る演算増幅器の設計資産の再利用方法は、演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報を予め用意し、要求される特性を満足するように複数種類の演算増幅器のレイアウト情報のうちいずれかを選択するとともに演算増幅器のバイアス電流の値を決定するものである。
【０００７】
本発明に係る再利用方法においては、複数のトランジスタのチャネル幅が一律に異なる複数種類の演算増幅器のレイアウト情報を予め用意する。そして、複数種類の演算増幅器のレイアウト情報のうちいずれかを選択するとともに演算増幅器のバイアス電流の値を決定することにより、要求される特性を満足する演算増幅器を設計することができる。したがって、既存の設計資産を容易に再利用することができるとともに再利用のための時間を短縮することができる。
【０００８】
バイアス生成回路により生成されるバイアス電圧を演算増幅器の電流源となるトランジスタに印加することによりバイアス生成回路のバイアス電流の定数倍の電流を演算増幅器にバイアス電流として供給する回路構成において、要求される特性を満足する演算増幅器のバイアス電流の値に基づいて、複数種類の演算増幅器のレイアウト情報から選択する演算増幅器のレイアウト情報およびバイアス生成回路のバイアス電流の値が一意的に決まるように、複数種類の演算増幅器のバイアス電流の値とバイアス生成回路のバイアス電流の値との関係を予め設定してもよい。
【０００９】
この場合、複数種類の演算増幅器のレイアウト情報から選択する演算増幅器のレイアウト情報およびバイアス生成回路のバイアス電流の値が一意的に決まるので、要求される特性を満足する演算増幅器のレイアウト情報を得るための最適化作業に要する労力および時間が大幅に低減される。
【００１０】
演算増幅器のバイアス電流が連続的に変化するように、所定種類の倍率およびバイアス生成回路のバイアス電流の値を予め設定してもよい。
【００１１】
この場合、各倍率ごとにバイアス生成回路のバイアス電圧を変化させることにより演算増幅器のバイアス電流を連続的に変化させることができるので、要求される特性を満足するように複数種類の演算増幅器のレイアウト情報のうち１つおよび演算増幅器のバイアス電流の値を容易に決定することができる。
【００１２】
演算増幅器の電流源トランジスタに印加するバイアス電圧の上限を出力電圧範囲に基づいて決定し、バイアス電圧の下限を電流源となるトランジスタのカットオフに基づいて決定してもよい。これにより、最適なバイアス電圧を選択することができる。
【００１３】
所定種類は３種類または４種類であることが好ましい。それにより、所定種類の倍率に対応する複数種類の演算増幅器のレイアウト情報を予め用意するための設計時間を大幅に短縮することができる。
【００１４】
第２の発明に係る演算増幅器は、電流源となるトランジスタを含む複数のトランジスタにより構成されるとともに、電流源となるトランジスタにバイアス電圧を印加するバイアス生成回路を有し、第１の発明に係る演算増幅器の設計資産の再利用方法を実現するために、複数のトランジスタのチャネル幅を変更するためのチャネル幅変更回路およびバイアス生成回路により発生されるバイアス電圧を調整するためのバイアス電圧調整回路のうち少なくとも一方を備えたものである。
【００１５】
本発明に係る演算増幅器においては、チャネル幅変更回路により複数のトランジスタのチャネル幅を変更することができるとともに、バイアス電圧調整回路によりバイアス電圧を調整することができる。それにより、第１の発明に係る演算増幅器の設計資産の再利用方法を容易に実現することができる。
【００１６】
第３の発明に係る演算増幅器のレイアウト作成装置は、演算増幅器に要求される特性を入力する第１の入力手段と、演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報を入力する第２の入力手段と、複数種類の演算増幅器のバイアス電流の値と所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係を入力する第３の入力手段と、第１の入力手段により入力された特性に基づいて演算増幅器のバイアス電流を決定する決定手段と、第２の入力手段により入力された関係および決定手段により決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流を決定するとともに、複数種類の演算増幅器のレイアウト情報のうちいずれかを選択する選択手段と、選択手段により選択された演算増幅器のレイアウト情報を用いて演算増幅器のシミュレーションを実行する実行手段と、実行手段のシミュレーション結果が第１の入力手段により入力された特性を満足する場合に選択手段により選択されたレイアウト情報を出力する出力手段とを備えたものである。
【００１７】
本発明に係る演算増幅器のレイアウト作成装置においては、第１の入力手段により演算増幅器に要求される特性が入力され、第２の入力手段により演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報が入力され、第３の入力手段により複数種類の演算増幅器のバイアス電流の値と所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係が入力される。まず、第１の入力手段により入力された特性に基づいて決定手段により演算増幅器のバイアス電流が決定される。次に、第３の入力手段により入力された関係および決定手段により決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流が決定されるとともに、複数種類の演算増幅器のレイアウト情報のうちいずれかが選択手段により選択される。そして、選択手段により選択されたレイアウト情報を用いて実行手段により演算増幅器のシミュレーションが実行される。実行手段のシミュレーション結果が第１の入力手段により入力された特性を満足する場合に選択手段により選択された演算増幅器のレイアウト情報が出力手段により出力される。
【００１８】
このように、要求される特性を満足する演算増幅器のレイアウト情報が自動的に出力されるので、既存の設計資産を容易に再利用することができるとともに、再利用のための時間を短縮することができる。
【００１９】
第４の発明に係るレイアウト作成プログラムは、演算増幅器のレイアウトを作成するコンピュータ読み取り可能なレイアウト作成プログラムであって、演算増幅器に要求される特性の入力を受け付ける処理と、演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報の入力を受け付ける処理と、複数種類の演算増幅器のバイアス電流の値と所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係の入力を受け付ける処理と、入力された特性に基づいて演算増幅器のバイアス電流を決定する処理と、入力された関係および決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流を決定するとともに、入力された複数種類の演算増幅器のレイアウト情報のうちいずれかを選択する処理と、選択された演算増幅器のレイアウト情報を用いて演算増幅器のシミュレーションを実行する処理と、シミュレーションの結果が入力された特性を満足する場合に選択された演算増幅器のレイアウト情報を出力する処理とを、コンピュータに実行させるものである。
【００２０】
本発明に係る演算増幅器のレイアウト作成プログラムによれば、まず、入力された特性に基づいて演算増幅器のバイアス電流が決定される。次に、入力された関係および決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流が決定されるとともに、複数種類の演算増幅器のレイアウト情報のうちいずれかが選択される。さらに、選択されたレイアウト情報を用いて演算増幅器のシミュレーションが実行される。シミュレーション結果が入力された特性を満足する場合に選択された演算増幅器のレイアウト情報が出力される。
【００２１】
このように、要求される特性を満足する演算増幅器のレイアウト情報が自動的に出力されるので、既存の設計資産を容易に再利用することができるとともに、再利用のための時間を短縮することができる。
【００２２】
【発明の実施の形態】
図１は本発明の一実施の形態における演算増幅器の設計資産の再利用方法を示す模式図である。また、図２は演算増幅器およびバイアス生成回路の構成の一例を示す回路図である。
【００２３】
図２の演算増幅器１００は、Ｐチャネル型電界効果トランジスタからなる負荷トランジスタ１，２、Ｎチャネル型電界効果トランジスタからなる入力トランジスタ３，４、およびＮチャネル型電界効果トランジスタからなる電流源トランジスタ５により構成される。
【００２４】
負荷トランジスタ１，２は、電源電圧を受ける電源端子６，７と出力ノード８，９との間にそれぞれ接続されている。負荷トランジスタ１，２のゲート電極にはバイアス電圧ＰＢｉａｓが与えられる。出力ノード８，９間には出力電圧ΔＶｏｕｔが現れる。入力トランジスタ３，４は、出力ノード８，９と共通ノード１０との間にそれぞれ接続されている。入力トランジスタ３，４のゲート電極には入力電圧ΔＶｉｎが与えられる。電流源トランジスタ５は、共通ノード１０と接地端子との間に接続されている。電流源トランジスタ５のゲート電極にはバイアス生成回路２００により生成されるバイアス電圧ＮＢｉａｓが与えられる。この電流源トランジスタ５は、定電流源を構成する。
【００２５】
図２の演算増幅器は差動構成を有し、各トランジスタ１，２，３，４，５は、飽和領域で動作している。
【００２６】
ここで、負荷トランジスタ１，２および入力トランジスタ３，４にそれぞれ流れるバイアス電流をＩＢ ／２とし、電流源トランジスタ５に流れるバイアス電流をＩＢ とし、入力トランジスタ３，４のトランスコンダクタンスをｇｍとし、負荷容量１１，１２の容量値をＣＬ とする。演算増幅器の重要特性である最大動作周波数ｆおよびスルーレートＳＲは次式で表される。
【００２７】
ｆ＝ｇｍ／（ＣＬ ・２π） …（１）
ＳＲ＝ＩＢ ／ＣＬ …（２）
ここで、飽和時に入力トランジスタ３，４にそれぞれ流れる電流をＩＢ ／２＝β（ＶＧＳ−ＶＴ ）２ とすると、ｇｍ＝２（βＩＢ ／２）０．５ であり、β∝Ｗ／Ｌである。ＶＧＳは入力トランジスタ３，４のゲート・ソース間電圧、ＶＴ は入力トランジスタ３，４のしきい値電圧、Ｗは入力トランジスタ３，４のゲート幅、Ｌは入力トランジスタ３，４のゲート長である。
【００２８】
また、入力トランジスタ３のゲート電圧が入力トランジスタ４のゲート電圧よりも高い場合、出力ノード８から出力される電流ΔＩは、ΔＩ＝−ｇｍ・ΔＶｉｎ／２となり、出力ノード９から出力される電流ΔＩは、ΔＩ＝＋ｇｍ・ΔＶｉｎ／２となる。
【００２９】
上式（１），（２）から最大動作周波数ｆおよびスルーレートＳＲがバイアス電流ＩＢ に依存していることがわかる。
【００３０】
例えば、最大動作周波数２０ＭＨｚで動作する演算増幅器の設計資産が既に存在し、最大動作周波数５０ＭＨｚで動作する演算増幅器を新たに設計する場合には、最大動作周波数５０ＭＨｚの演算増幅器の回路構成は、最大動作周波数２０ＭＨｚの演算増幅器と同一である。この場合、バイアス電流を変更することにより周波数特性を変更することができる。
【００３１】
バイアス電流ＩＢ を変更するためには、演算増幅器１００を構成するトランジスタ１〜５のサイズを変更する方法、および電流源トランジスタ５のバイアス電圧ＮＢｉａｓの値を変更する方法がある。トランジスタのサイズとは、チャネル幅（ゲート幅）を意味する。トランジスタ１〜５のサイズを変更する場合には、すべてのトランジスタ１〜５のチャネル幅を所定の倍率（シュリンク率）で一律に縮小または拡大する。
【００３２】
バイアス生成回路２００は、Ｐチャネル型電界効果トランジスタ１５およびＮチャネル型電界効果トランジスタ１６より構成される。
【００３３】
トランジスタ１５は、電源電圧を受ける電源端子１３と出力ノード１４との間に接続されている。トランジスタ１５のゲート電極には所定の電圧が与えられる。トランジスタ１６は、出力ノード１４と接地端子との間に接続されている。トランジスタ１６のゲート電極は出力ノード１４に接続されている。トランジスタ１５，１６にはバイアス電流ＩＢＢが流れる。それにより、出力ノード１４からバイアス電圧ＮＢｉａｓが出力される。トランジスタ１５は、定電流源を構成する。
【００３４】
ここで、演算増幅器１００のバイアス電流ＩＢ とバイアス生成回路２００のバイアス電流ＩＢＢとの比は、演算増幅器１００の電流源トランジスタ５のサイズ（チャネル幅）とバイアス生成回路２００のトランジスタ１６のサイズ（チャネル幅）との比で決まる。演算増幅器１００の電流源トランジスタ５のサイズとバイアス生成回路２００のトランジスタ１６のサイズとの比をｋとすると、演算増幅器１００のバイアス電流ＩＢ は次式で表される。
【００３５】
ＩＢ ＝ｋＩＢＢ
バイアス電圧ＮＢｉａｓの値には上限と下限とがある。図２の演算増幅器１００において、バイアス電圧ＮＢｉａｓの値の上限は、出力電圧範囲で決まる。トランジスタ１〜５のサイズを変更せずに、バイアス電流ＩＢ を増加させると、各トランジスタ１〜５が飽和動作する出力電圧範囲が減少する。一方、バイアス電圧ＮＢｉａｓの値の下限は、接地電位に発生するノイズによる電流源トランジスタ５のカットオフの有無で決まる。バイアス電圧ＮＢｉａｓが低いと、接地電位の変動により電流源トランジスタ５のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔよりも低くなり、電流源トランジスタ５がカットオフする可能性がある。したがって、バイアス電圧ＮＢｉａｓを上限と下限との間で変更する必要がある。
【００３６】
次に、図１を参照しながら本実施の形態の演算増幅器の設計資産の再利用方法を説明する。図１において、横軸は演算増幅器１００を構成するトランジスタ１〜５のチャネル幅の倍率（シュリンク率）を示し、縦軸は演算増幅器１００のバイアス電流、バイアス生成回路２００のバイアス電流および（Ｖｇｓ−Ｖｔ）２ を示す。ここで、電流源トランジスタ５のゲート・ソース間電圧Ｖｇｓがバイアス電圧ＮＢｉａｓに相当する。図１において、バイアス電流の変化を実線で示し、（Ｖｇｓ−Ｖｔ）２ の変化を点線で示している。
【００３７】
本実施の形態の再利用方法では、図１に示すように、シュリンク率として１倍（等倍）、０．５倍および０．２５倍の３種類を用意し、３種類のシュリンク率に対応して３種類の演算増幅器のレイアウト情報Ｌａ，Ｌｂ，Ｌｃをライブラリとして用意する。各シュリンク率において、バイアス電圧を上限と下限との間で変化させることにより、バイアス電流を変化させる。
【００３８】
ここで、レイアウト情報Ｌａ，Ｌｂ，Ｌｃは、トランジスタ１〜５のサイズを除いて同じ接続情報およびレイアウトを有する。レイアウト情報Ｌａ，Ｌｂ，Ｌｃは、演算増幅器１００の回路の接続情報およびレイアウトを含み、レイアウトは演算増幅器１００を構成するトランジスタ１〜５の配置および配線パターンを含む。
【００３９】
図１に示すように、シュリンク率が１倍の場合、バイアス電圧ＮＢｉａｓを上限から下限まで変化させると、バイアス電流はＩＢ から０．５ＩＢ まで変化する。また、シュリンク率が０．５倍の場合、バイアス電圧ＮＢｉａｓを上限から下限まで変化させると、バイアス電流ＩＢ は０．５ＩＢ から０．２５ＩＢ まで変化する。さらに、シュリンク率が０．２５倍の場合、バイアス電圧ＮＢｉａｓを上限から下限まで変化させると、バイアス電流ＩＢ は０．２５ＩＢ から０．１２５ＩＢ まで変化する。
【００４０】
このように、３種類のレイアウト情報Ｌａ，Ｌｂ，Ｌｃを用意するとともにバイアス電圧ＮＢｉａｓを変更することにより、ＩＢ から０．１２５ＩＢ までのバイアス電流を実現することができる。また、バイアス電圧ＮＢｉａｓの設定時の各ノード８，９，１０の電圧は３種類のレイアウト情報Ｌａ，Ｌｂ，Ｌｃで等しくなっている。
【００４１】
したがって、要求される特性を満足するバイアス電流ＩＢ からシュリンク率およびバイアス電圧ＮＢｉａｓを容易に決定することができる。この場合、３種類の演算増幅器のレイアウト情報Ｌａ，Ｌｂ，Ｌｃを予め用意することができるため、レイアウト情報の設計時間を短縮することが可能となる。
【００４２】
なお、上記実施の形態では、３種類のシュリンク率を用意し、それに対応して３種類の演算増幅器のレイアウト情報を予めライブラリとして用意し、各シュリンク率においてバイアス電圧を上限から下限まで変化させることにより、バイアス電流を変化させているが、３種類のシュリンク率に限定されず、例えば、４種類または５種類のシュリンク率を用意し、それに対応して４種類または５種類の演算増幅器のレイアウト情報を予め用意し、各シュリンク率においてバイアス電圧を上限から下限まで変化させることにより、バイアス電流を変化させてもよい。
【００４３】
ただし、演算増幅器のレイアウト情報を予め用意するための設計時間を短縮するためには、３種類または４種類のシュリンク率を用意し、それに対応して３種類または４種類の演算増幅器のレイアウト情報を予めライブラリとして用意することが好ましい。
【００４４】
また、本実施の形態の演算増幅器の設計資産の再利用方法は、図２の構成を有する演算増幅器に限らず、他の構成を有する演算増幅器にも同様にして適用することができる。
【００４５】
次に、図１の演算増幅器の設計資産の再利用方法を実現する演算増幅器のレイアウト作成装置について説明する。図３は演算増幅器のレイアウト作成装置の構成を示すブロック図である。
【００４６】
図３において、レイアウト作成装置５００は、ＣＰＵ（中央演算処理装置）５０１、ディスプレイ５０２、入力装置５０３、ＲＯＭ（リードオンリメモリ）５０４、ＲＡＭ（ランダムアクセスメモリ）５０５、記録媒体駆動装置５０６および外部記憶装置５０７を含む。
【００４７】
ディスプレイ５０２は、液晶ディスプレイ、ＣＲＴ（陰極線管）等からなり、各種画像を表示する。入力装置５０３は、キーボード、マウス等からなり、各種情報を入力するために用いられる。
【００４８】
ＲＯＭ５０４には、システムプログラムが記憶される。記録媒体駆動装置５０６は、ＣＤ−ＲＯＭドライブ、フロッピィディスクドライブ等からなり、ＣＤ−ＲＯＭ、フロッピィディスク等の記録媒体５０８に対してデータの読み書きを行う。記録媒体５０８には、レイアウト作成プログラムが記録されている。外部記憶装置５０７は、ハードディスク装置等からなり、記録媒体駆動装置５０６を介して記録媒体５０８から読み込まれたレイアウト作成プログラムを記憶する。
【００４９】
ＣＰＵ５０１は、外部記憶装置５０７に記憶されたレイアウト作成プログラムをＲＡＭ５０５上で実行し、各部を制御する。
【００５０】
レイアウト作成装置５００は、例えば、パーソナルコンピュータと、記録媒体５０８に記録されたレイアウト作成プログラムとにより構成される。
【００５１】
なお、レイアウト作成プログラムを記録する記録媒体５０８として、ＲＯＭ等の半導体メモリ、ハードディスク等の種々の記録媒体を用いることができる。また、レイアウト作成プログラムを通信回線等の通信媒体を介して外部記憶装置５０７にダウンロードし、ＲＡＭ５０５上で実行してもよい。
【００５２】
本実施の形態では、入力装置５０３が第１および第３の入力手段に相当し、外部記憶装置５０７が第２の入力手段に相当し、ＣＰＵ５０１が決定手段、選択手段および実行手段に相当し、ディスプレイ５０２が出力手段に相当する。
【００５３】
図４は図３のレイアウト作成装置を用いたレイアウト作成処理を示すフローチャートである。なお、図４のフローチャートにおいて、ステップＳ１は設計者による処理であり、ステップＳ２〜Ｓ６は図３のレイアウト作成装置５００におけるレイアウト作成プログラムによる処理である。
【００５４】
ライブラリ３０として複数種類のネットリスト３１および複数種類のレイアウト３２を用意する。ネットリスト３１は、演算増幅器の回路の接続情報および演算増幅器を構成する複数のトランジスタのサイズ（チャネル幅）を含む。また、レイアウト３２は、演算増幅器を構成する複数のトランジスタの配置および配線パターンを含む。
【００５５】
まず、設計者は、演算増幅器を含むシステムの全体の要求仕様２１に基づいて演算増幅器への要求仕様を決定し（ステップＳ１）、スルーレート、最大動作周波数等を含む演算増幅器への要求仕様２２を得る。
【００５６】
設計者は、得られた要求仕様２２を入力装置５０３を用いてレイアウト作成装置５００に入力する。レイアウト作成装置５００のＣＰＵ５０１は、入力された要求仕様２２に基づいて演算増幅器の回路構成を選択するとともに演算増幅器のバイアス電流を決定する（ステップＳ２）。
【００５７】
次に、設計者は、演算増幅器のバイアス電流と所定倍率（シュリンク率）およびバイアス生成回路のバイアス電流との関係２３を入力装置５０３を用いてレイアウト作成装置５００に入力する。レイアウト作成装置５００のＣＰＵ５０１は、入力された関係２３に基づいてステップＳ２で決定された演算増幅器のバイアス電流を満足するようにライブラリ３０として用意されている複数のレイアウト３２から所定倍率のレイアウト３２を選択するとともに、バイアス生成回路のバイアス電流（バイアス電圧）を決定する（ステップＳ３）。
【００５８】
さらに、設計者は、電源電圧、温度、入力信号等の検証環境および演算増幅器を構成するトランジスタの特性等のデバイス情報２４を入力装置５０３を用いてレイアウト作成装置５００に入力する。
【００５９】
レイアウト作成装置５００のＣＰＵ５０１は、入力された検証環境およびデバイス情報２４、ライブラリ３０として用意されたネットリスト３１およびアナログ機能記述言語を用いてステップＳ３で選択されたレイアウト３２のシミュレーションを行う（ステップＳ４）。このとき、ＣＰＵ５０１は、回路シミュレータ３３を用いる。
【００６０】
シミュレーション結果が要求仕様を満足していない場合には（ステップＳ５）、ステップＳ３に戻り、演算増幅器のバイアス電流を再度決定する。シミュレーション結果が要求仕様を満足するまで、ステップＳ３〜Ｓ５の処理を繰り返す。シミュレーション結果が要求仕様を満足した場合には（ステップＳ５）、選択されたレイアウト３２をディスプレイ５０２の画面等に出力するとともに外部記憶装置５０７に保存する（ステップＳ６）。
【００６１】
なお、ステップＳ５において、シミュレーション結果が要求仕様を満足していない場合に、ステップＳ１に戻り、演算増幅器への要求仕様を再度決定してもよい。
【００６２】
また、図４の例では、ステップＳ４のシミュレーションを外部の回路シミュレータ３３を用いて行っているが、ステップＳ４のシミュレーションをレイアウト作成プログラム自体が行ってもよい。
【００６３】
図５は図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の構成の一例を示す回路図である。
【００６４】
図５に示すように、図２の演算増幅器１００における電流源トランジスタ５が複数のＮチャネル型電界効果トランジスタ５ａ，５ｂ，５ｃにより構成される。複数のトランジスタ５ａ，５ｂ，５ｃのソース電極は接地端子に接続され、ドレイン電極はそれぞれスイッチ５１，５２，５３を介して共通ノード１０に接続される。複数のトランジスタ５ａ，５ｂ，５ｃのゲート電極には図２のバイアス生成回路２００により生成されたバイアス電圧ＮＢｉａｓが与えられる。スイッチ５１，５２，５３は切り替え信号Ｓ１，Ｓ２，Ｓ３により選択的にオンまたはオフされる。
【００６５】
このように、切り替え信号Ｓ１，Ｓ２，Ｓ３によりスイッチ５１，５２，５３をオンまたはオフさせることにより共通ノード１０と接地端子との間に任意の数のトランジスタ５ａ，５ｂ，５ｃを並列に接続することができる。それにより、電流源トランジスタ５のチャネル幅を複数種類に変更することが可能となる。
【００６６】
図２の演算増幅器１００において、負荷トランジスタ１，２および入力トランジスタ３，４の各々も図５の電流源トランジスタ５と同様に構成することにより、演算増幅器１００を構成する複数のトランジスタ１〜５のチャネル幅を一律に複数種類に変更することが可能となる。
【００６７】
図６は図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の他の例を示す回路図である。
【００６８】
図６に示すように、図２の演算増幅器１００における電流源トランジスタ５は複数のＮチャネル型電界効果トランジスタ５ａ，５ｂ，５ｃにより構成される。複数のトランジスタ５ａ，５ｂ，５ｃのソース電極は接地端子に接続され、ドレイン電極はそれぞれ配線パターンＬ１，Ｌ２，Ｌ３を介して共通ノード１０に接続される。複数のトランジスタ５ａ，５ｂ，５ｃのゲート電極には図２のバイアス生成回路２００により生成されたバイアス電圧ＮＢｉａｓが与えられる。
【００６９】
製造工程で配線パターンＬ１，Ｌ２，Ｌ３の各々を接続状態または切断状態に形成することにより、共通ノード１０と接地端子との間に任意の数のトランジスタ５ａ，５ｂ，５ｃを並列に接続することができる。それにより、電流源トランジスタ５のチャネル幅を複数種類に変更することが可能となる。
【００７０】
図２の演算増幅器１００において、負荷トランジスタ１，２および入力トランジスタ３，４の各々も図６の電流源トランジスタ５と同様に構成することにより、演算増幅器１００を構成する複数のトランジスタ１〜５のチャネル幅を一律に複数種類に変更することが可能となる。
【００７１】
図７は図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の一例を示す回路図である。
【００７２】
図７に示すように、図２のバイアス生成回路２００におけるトランジスタ１０が複数のＮチャネル型電界効果トランジスタ１６ａ，１６ｂ，１６ｃにより構成される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのソース電極は接地端子に接続され、ドレイン電極はスイッチ１６１，１６２，１６３を介して出力ノード１４に接続される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのゲート電極は出力ノード１４に接続される。スイッチ１６１，１６２，１６３は切り替え信号Ｓ１１，Ｓ１２，Ｓ１３により選択的にオンまたはオフされる。
【００７３】
このように、切り替え信号Ｓ１１、Ｓ１２，Ｓ１３によりスイッチ１６１，１６２，１６３をオンまたはオフさせることにより出力ノード１４と接地端子との間に任意の数のトランジスタ１６ａ，１６ｂ，１６ｃを並列に接続することができる。それにより、バイアス電圧ＮＢｉａｓを調整することが可能となる。
【００７４】
図８は図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の他の例を示す回路図である。
【００７５】
図８に示すように、図２のバイアス生成回路２００におけるトランジスタ１６は複数のＮチャネル型電界効果トランジスタ１６ａ，１６ｂ，１６ｃにより構成される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのソース電極は接地端子に接続され、ドレイン電極はそれぞれ配線パターンＬ１１，Ｌ１２，Ｌ１３を介して出力ノード１４に接続される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのゲート電極は出力ノード１４に接続される。
【００７６】
製造工程で配線パターンＬ１１，Ｌ１２，Ｌ１３の各々を接続状態または切断状態に形成することにより、出力ノード１４と接地端子との間に任意の数のトランジスタ１６ａ，１６ｂ，１６ｃを並列に接続することができる。それにより、バイアス電圧ＮＢｉａｓを調整することが可能となる。
【００７７】
なお、演算増幅器１００およびバイアス生成回路２００に図５または図６のチャネル幅変更回路および図７または図８のバイアス電圧調整回路の両方または一方を設けてもよい。
【図面の簡単な説明】
【図１】図１は本発明の一実施の形態における演算増幅器の設計資産の再利用方法を示す模式図である。
【図２】図２は演算増幅器およびバイアス生成回路の構成の一例を示す回路図である。
【図３】演算増幅器のレイアウト作成装置の構成を示すブロック図である。
【図４】図１の演算増幅器の設計資産の再利用方法を示すフローチャートである。
【図５】図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の構成の一例を示す回路図である。
【図６】図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の構成の他の例を示す回路図である。
【図７】図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の一例を示す回路図である。
【図８】図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の他の例を示す回路図である。
【符号の説明】
１，２ 負荷トランジスタ
３，４ 入力トランジスタ
５ 電流源トランジスタ
１００ 演算増幅器
２００ バイアス生成回路
５００ レイアウト作成装置
５０１ ＣＰＵ
５０２ ディスプレイ
５０３ 入力装置
５０４ ＲＯＭ
５０５ ＲＡＭ
５０６ 記録媒体駆動装置
５０７ 外部記憶装置
５０８ 記録媒体
Ｌａ，Ｌｂ，Ｌｃ レイアウト情報
ＩＢ，ＩＢＢ バイアス電流
ＮＢｉａｓ バイアス電圧
【発明の属する技術分野】
本発明は、演算増幅器の設計資産の再利用方法、その再利用方法を実現可能な演算増幅器、レイアウト作成装置およびレイアウト作成プログラムに関する。
【０００２】
【従来の技術】
演算増幅器を設計する際には、設計者が最大動作周波数、スルーレート等の要求される特性を満足するように、バイアス電圧、各トランジスタのサイズ（ゲート幅およびゲート長）等の種々の回路定数を決定し、演算増幅器を構成する回路素子および配線を含むレイアウトパターンを設計する。このような演算増幅器の設計を効率化するために、仕様の変更の際には、既存の設計資産を再利用することが行われる。
【０００３】
従来、演算増幅器の設計資産を再利用する際には、設計者が要求される特性を満足するようにシミュレーションを行ってシュリンク率（縮小率）、バイアス電圧等の回路定数を決定し、演算増幅器のレイアウトパターンの設計変更を行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の演算増幅器の設計資産の再利用方法では、回路定数の選択肢が多すぎるため、回路定数の決定までに要する時間が増大する。また、予め複数のレイアウトパターンを用意してそれらのレイアウトパターンから適当なものを選択するということができないため、レイアウトパターンの設計変更に時間を要する。
【０００５】
本発明の目的は、既存の設計資産を容易に再利用することができるとともに再利用のための時間を短縮することができる演算増幅器の設計資産の再利用方法、それを実現可能な演算増幅器、レイアウト作成装置およびレイアウト作成プログラムを提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
第１の発明に係る演算増幅器の設計資産の再利用方法は、演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報を予め用意し、要求される特性を満足するように複数種類の演算増幅器のレイアウト情報のうちいずれかを選択するとともに演算増幅器のバイアス電流の値を決定するものである。
【０００７】
本発明に係る再利用方法においては、複数のトランジスタのチャネル幅が一律に異なる複数種類の演算増幅器のレイアウト情報を予め用意する。そして、複数種類の演算増幅器のレイアウト情報のうちいずれかを選択するとともに演算増幅器のバイアス電流の値を決定することにより、要求される特性を満足する演算増幅器を設計することができる。したがって、既存の設計資産を容易に再利用することができるとともに再利用のための時間を短縮することができる。
【０００８】
バイアス生成回路により生成されるバイアス電圧を演算増幅器の電流源となるトランジスタに印加することによりバイアス生成回路のバイアス電流の定数倍の電流を演算増幅器にバイアス電流として供給する回路構成において、要求される特性を満足する演算増幅器のバイアス電流の値に基づいて、複数種類の演算増幅器のレイアウト情報から選択する演算増幅器のレイアウト情報およびバイアス生成回路のバイアス電流の値が一意的に決まるように、複数種類の演算増幅器のバイアス電流の値とバイアス生成回路のバイアス電流の値との関係を予め設定してもよい。
【０００９】
この場合、複数種類の演算増幅器のレイアウト情報から選択する演算増幅器のレイアウト情報およびバイアス生成回路のバイアス電流の値が一意的に決まるので、要求される特性を満足する演算増幅器のレイアウト情報を得るための最適化作業に要する労力および時間が大幅に低減される。
【００１０】
演算増幅器のバイアス電流が連続的に変化するように、所定種類の倍率およびバイアス生成回路のバイアス電流の値を予め設定してもよい。
【００１１】
この場合、各倍率ごとにバイアス生成回路のバイアス電圧を変化させることにより演算増幅器のバイアス電流を連続的に変化させることができるので、要求される特性を満足するように複数種類の演算増幅器のレイアウト情報のうち１つおよび演算増幅器のバイアス電流の値を容易に決定することができる。
【００１２】
演算増幅器の電流源トランジスタに印加するバイアス電圧の上限を出力電圧範囲に基づいて決定し、バイアス電圧の下限を電流源となるトランジスタのカットオフに基づいて決定してもよい。これにより、最適なバイアス電圧を選択することができる。
【００１３】
所定種類は３種類または４種類であることが好ましい。それにより、所定種類の倍率に対応する複数種類の演算増幅器のレイアウト情報を予め用意するための設計時間を大幅に短縮することができる。
【００１４】
第２の発明に係る演算増幅器は、電流源となるトランジスタを含む複数のトランジスタにより構成されるとともに、電流源となるトランジスタにバイアス電圧を印加するバイアス生成回路を有し、第１の発明に係る演算増幅器の設計資産の再利用方法を実現するために、複数のトランジスタのチャネル幅を変更するためのチャネル幅変更回路およびバイアス生成回路により発生されるバイアス電圧を調整するためのバイアス電圧調整回路のうち少なくとも一方を備えたものである。
【００１５】
本発明に係る演算増幅器においては、チャネル幅変更回路により複数のトランジスタのチャネル幅を変更することができるとともに、バイアス電圧調整回路によりバイアス電圧を調整することができる。それにより、第１の発明に係る演算増幅器の設計資産の再利用方法を容易に実現することができる。
【００１６】
第３の発明に係る演算増幅器のレイアウト作成装置は、演算増幅器に要求される特性を入力する第１の入力手段と、演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報を入力する第２の入力手段と、複数種類の演算増幅器のバイアス電流の値と所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係を入力する第３の入力手段と、第１の入力手段により入力された特性に基づいて演算増幅器のバイアス電流を決定する決定手段と、第２の入力手段により入力された関係および決定手段により決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流を決定するとともに、複数種類の演算増幅器のレイアウト情報のうちいずれかを選択する選択手段と、選択手段により選択された演算増幅器のレイアウト情報を用いて演算増幅器のシミュレーションを実行する実行手段と、実行手段のシミュレーション結果が第１の入力手段により入力された特性を満足する場合に選択手段により選択されたレイアウト情報を出力する出力手段とを備えたものである。
【００１７】
本発明に係る演算増幅器のレイアウト作成装置においては、第１の入力手段により演算増幅器に要求される特性が入力され、第２の入力手段により演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報が入力され、第３の入力手段により複数種類の演算増幅器のバイアス電流の値と所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係が入力される。まず、第１の入力手段により入力された特性に基づいて決定手段により演算増幅器のバイアス電流が決定される。次に、第３の入力手段により入力された関係および決定手段により決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流が決定されるとともに、複数種類の演算増幅器のレイアウト情報のうちいずれかが選択手段により選択される。そして、選択手段により選択されたレイアウト情報を用いて実行手段により演算増幅器のシミュレーションが実行される。実行手段のシミュレーション結果が第１の入力手段により入力された特性を満足する場合に選択手段により選択された演算増幅器のレイアウト情報が出力手段により出力される。
【００１８】
このように、要求される特性を満足する演算増幅器のレイアウト情報が自動的に出力されるので、既存の設計資産を容易に再利用することができるとともに、再利用のための時間を短縮することができる。
【００１９】
第４の発明に係るレイアウト作成プログラムは、演算増幅器のレイアウトを作成するコンピュータ読み取り可能なレイアウト作成プログラムであって、演算増幅器に要求される特性の入力を受け付ける処理と、演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報の入力を受け付ける処理と、複数種類の演算増幅器のバイアス電流の値と所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係の入力を受け付ける処理と、入力された特性に基づいて演算増幅器のバイアス電流を決定する処理と、入力された関係および決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流を決定するとともに、入力された複数種類の演算増幅器のレイアウト情報のうちいずれかを選択する処理と、選択された演算増幅器のレイアウト情報を用いて演算増幅器のシミュレーションを実行する処理と、シミュレーションの結果が入力された特性を満足する場合に選択された演算増幅器のレイアウト情報を出力する処理とを、コンピュータに実行させるものである。
【００２０】
本発明に係る演算増幅器のレイアウト作成プログラムによれば、まず、入力された特性に基づいて演算増幅器のバイアス電流が決定される。次に、入力された関係および決定された演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流が決定されるとともに、複数種類の演算増幅器のレイアウト情報のうちいずれかが選択される。さらに、選択されたレイアウト情報を用いて演算増幅器のシミュレーションが実行される。シミュレーション結果が入力された特性を満足する場合に選択された演算増幅器のレイアウト情報が出力される。
【００２１】
このように、要求される特性を満足する演算増幅器のレイアウト情報が自動的に出力されるので、既存の設計資産を容易に再利用することができるとともに、再利用のための時間を短縮することができる。
【００２２】
【発明の実施の形態】
図１は本発明の一実施の形態における演算増幅器の設計資産の再利用方法を示す模式図である。また、図２は演算増幅器およびバイアス生成回路の構成の一例を示す回路図である。
【００２３】
図２の演算増幅器１００は、Ｐチャネル型電界効果トランジスタからなる負荷トランジスタ１，２、Ｎチャネル型電界効果トランジスタからなる入力トランジスタ３，４、およびＮチャネル型電界効果トランジスタからなる電流源トランジスタ５により構成される。
【００２４】
負荷トランジスタ１，２は、電源電圧を受ける電源端子６，７と出力ノード８，９との間にそれぞれ接続されている。負荷トランジスタ１，２のゲート電極にはバイアス電圧ＰＢｉａｓが与えられる。出力ノード８，９間には出力電圧ΔＶｏｕｔが現れる。入力トランジスタ３，４は、出力ノード８，９と共通ノード１０との間にそれぞれ接続されている。入力トランジスタ３，４のゲート電極には入力電圧ΔＶｉｎが与えられる。電流源トランジスタ５は、共通ノード１０と接地端子との間に接続されている。電流源トランジスタ５のゲート電極にはバイアス生成回路２００により生成されるバイアス電圧ＮＢｉａｓが与えられる。この電流源トランジスタ５は、定電流源を構成する。
【００２５】
図２の演算増幅器は差動構成を有し、各トランジスタ１，２，３，４，５は、飽和領域で動作している。
【００２６】
ここで、負荷トランジスタ１，２および入力トランジスタ３，４にそれぞれ流れるバイアス電流をＩＢ ／２とし、電流源トランジスタ５に流れるバイアス電流をＩＢ とし、入力トランジスタ３，４のトランスコンダクタンスをｇｍとし、負荷容量１１，１２の容量値をＣＬ とする。演算増幅器の重要特性である最大動作周波数ｆおよびスルーレートＳＲは次式で表される。
【００２７】
ｆ＝ｇｍ／（ＣＬ ・２π） …（１）
ＳＲ＝ＩＢ ／ＣＬ …（２）
ここで、飽和時に入力トランジスタ３，４にそれぞれ流れる電流をＩＢ ／２＝β（ＶＧＳ−ＶＴ ）２ とすると、ｇｍ＝２（βＩＢ ／２）０．５ であり、β∝Ｗ／Ｌである。ＶＧＳは入力トランジスタ３，４のゲート・ソース間電圧、ＶＴ は入力トランジスタ３，４のしきい値電圧、Ｗは入力トランジスタ３，４のゲート幅、Ｌは入力トランジスタ３，４のゲート長である。
【００２８】
また、入力トランジスタ３のゲート電圧が入力トランジスタ４のゲート電圧よりも高い場合、出力ノード８から出力される電流ΔＩは、ΔＩ＝−ｇｍ・ΔＶｉｎ／２となり、出力ノード９から出力される電流ΔＩは、ΔＩ＝＋ｇｍ・ΔＶｉｎ／２となる。
【００２９】
上式（１），（２）から最大動作周波数ｆおよびスルーレートＳＲがバイアス電流ＩＢ に依存していることがわかる。
【００３０】
例えば、最大動作周波数２０ＭＨｚで動作する演算増幅器の設計資産が既に存在し、最大動作周波数５０ＭＨｚで動作する演算増幅器を新たに設計する場合には、最大動作周波数５０ＭＨｚの演算増幅器の回路構成は、最大動作周波数２０ＭＨｚの演算増幅器と同一である。この場合、バイアス電流を変更することにより周波数特性を変更することができる。
【００３１】
バイアス電流ＩＢ を変更するためには、演算増幅器１００を構成するトランジスタ１〜５のサイズを変更する方法、および電流源トランジスタ５のバイアス電圧ＮＢｉａｓの値を変更する方法がある。トランジスタのサイズとは、チャネル幅（ゲート幅）を意味する。トランジスタ１〜５のサイズを変更する場合には、すべてのトランジスタ１〜５のチャネル幅を所定の倍率（シュリンク率）で一律に縮小または拡大する。
【００３２】
バイアス生成回路２００は、Ｐチャネル型電界効果トランジスタ１５およびＮチャネル型電界効果トランジスタ１６より構成される。
【００３３】
トランジスタ１５は、電源電圧を受ける電源端子１３と出力ノード１４との間に接続されている。トランジスタ１５のゲート電極には所定の電圧が与えられる。トランジスタ１６は、出力ノード１４と接地端子との間に接続されている。トランジスタ１６のゲート電極は出力ノード１４に接続されている。トランジスタ１５，１６にはバイアス電流ＩＢＢが流れる。それにより、出力ノード１４からバイアス電圧ＮＢｉａｓが出力される。トランジスタ１５は、定電流源を構成する。
【００３４】
ここで、演算増幅器１００のバイアス電流ＩＢ とバイアス生成回路２００のバイアス電流ＩＢＢとの比は、演算増幅器１００の電流源トランジスタ５のサイズ（チャネル幅）とバイアス生成回路２００のトランジスタ１６のサイズ（チャネル幅）との比で決まる。演算増幅器１００の電流源トランジスタ５のサイズとバイアス生成回路２００のトランジスタ１６のサイズとの比をｋとすると、演算増幅器１００のバイアス電流ＩＢ は次式で表される。
【００３５】
ＩＢ ＝ｋＩＢＢ
バイアス電圧ＮＢｉａｓの値には上限と下限とがある。図２の演算増幅器１００において、バイアス電圧ＮＢｉａｓの値の上限は、出力電圧範囲で決まる。トランジスタ１〜５のサイズを変更せずに、バイアス電流ＩＢ を増加させると、各トランジスタ１〜５が飽和動作する出力電圧範囲が減少する。一方、バイアス電圧ＮＢｉａｓの値の下限は、接地電位に発生するノイズによる電流源トランジスタ５のカットオフの有無で決まる。バイアス電圧ＮＢｉａｓが低いと、接地電位の変動により電流源トランジスタ５のゲート・ソース間電圧Ｖｇｓがしきい値電圧Ｖｔよりも低くなり、電流源トランジスタ５がカットオフする可能性がある。したがって、バイアス電圧ＮＢｉａｓを上限と下限との間で変更する必要がある。
【００３６】
次に、図１を参照しながら本実施の形態の演算増幅器の設計資産の再利用方法を説明する。図１において、横軸は演算増幅器１００を構成するトランジスタ１〜５のチャネル幅の倍率（シュリンク率）を示し、縦軸は演算増幅器１００のバイアス電流、バイアス生成回路２００のバイアス電流および（Ｖｇｓ−Ｖｔ）２ を示す。ここで、電流源トランジスタ５のゲート・ソース間電圧Ｖｇｓがバイアス電圧ＮＢｉａｓに相当する。図１において、バイアス電流の変化を実線で示し、（Ｖｇｓ−Ｖｔ）２ の変化を点線で示している。
【００３７】
本実施の形態の再利用方法では、図１に示すように、シュリンク率として１倍（等倍）、０．５倍および０．２５倍の３種類を用意し、３種類のシュリンク率に対応して３種類の演算増幅器のレイアウト情報Ｌａ，Ｌｂ，Ｌｃをライブラリとして用意する。各シュリンク率において、バイアス電圧を上限と下限との間で変化させることにより、バイアス電流を変化させる。
【００３８】
ここで、レイアウト情報Ｌａ，Ｌｂ，Ｌｃは、トランジスタ１〜５のサイズを除いて同じ接続情報およびレイアウトを有する。レイアウト情報Ｌａ，Ｌｂ，Ｌｃは、演算増幅器１００の回路の接続情報およびレイアウトを含み、レイアウトは演算増幅器１００を構成するトランジスタ１〜５の配置および配線パターンを含む。
【００３９】
図１に示すように、シュリンク率が１倍の場合、バイアス電圧ＮＢｉａｓを上限から下限まで変化させると、バイアス電流はＩＢ から０．５ＩＢ まで変化する。また、シュリンク率が０．５倍の場合、バイアス電圧ＮＢｉａｓを上限から下限まで変化させると、バイアス電流ＩＢ は０．５ＩＢ から０．２５ＩＢ まで変化する。さらに、シュリンク率が０．２５倍の場合、バイアス電圧ＮＢｉａｓを上限から下限まで変化させると、バイアス電流ＩＢ は０．２５ＩＢ から０．１２５ＩＢ まで変化する。
【００４０】
このように、３種類のレイアウト情報Ｌａ，Ｌｂ，Ｌｃを用意するとともにバイアス電圧ＮＢｉａｓを変更することにより、ＩＢ から０．１２５ＩＢ までのバイアス電流を実現することができる。また、バイアス電圧ＮＢｉａｓの設定時の各ノード８，９，１０の電圧は３種類のレイアウト情報Ｌａ，Ｌｂ，Ｌｃで等しくなっている。
【００４１】
したがって、要求される特性を満足するバイアス電流ＩＢ からシュリンク率およびバイアス電圧ＮＢｉａｓを容易に決定することができる。この場合、３種類の演算増幅器のレイアウト情報Ｌａ，Ｌｂ，Ｌｃを予め用意することができるため、レイアウト情報の設計時間を短縮することが可能となる。
【００４２】
なお、上記実施の形態では、３種類のシュリンク率を用意し、それに対応して３種類の演算増幅器のレイアウト情報を予めライブラリとして用意し、各シュリンク率においてバイアス電圧を上限から下限まで変化させることにより、バイアス電流を変化させているが、３種類のシュリンク率に限定されず、例えば、４種類または５種類のシュリンク率を用意し、それに対応して４種類または５種類の演算増幅器のレイアウト情報を予め用意し、各シュリンク率においてバイアス電圧を上限から下限まで変化させることにより、バイアス電流を変化させてもよい。
【００４３】
ただし、演算増幅器のレイアウト情報を予め用意するための設計時間を短縮するためには、３種類または４種類のシュリンク率を用意し、それに対応して３種類または４種類の演算増幅器のレイアウト情報を予めライブラリとして用意することが好ましい。
【００４４】
また、本実施の形態の演算増幅器の設計資産の再利用方法は、図２の構成を有する演算増幅器に限らず、他の構成を有する演算増幅器にも同様にして適用することができる。
【００４５】
次に、図１の演算増幅器の設計資産の再利用方法を実現する演算増幅器のレイアウト作成装置について説明する。図３は演算増幅器のレイアウト作成装置の構成を示すブロック図である。
【００４６】
図３において、レイアウト作成装置５００は、ＣＰＵ（中央演算処理装置）５０１、ディスプレイ５０２、入力装置５０３、ＲＯＭ（リードオンリメモリ）５０４、ＲＡＭ（ランダムアクセスメモリ）５０５、記録媒体駆動装置５０６および外部記憶装置５０７を含む。
【００４７】
ディスプレイ５０２は、液晶ディスプレイ、ＣＲＴ（陰極線管）等からなり、各種画像を表示する。入力装置５０３は、キーボード、マウス等からなり、各種情報を入力するために用いられる。
【００４８】
ＲＯＭ５０４には、システムプログラムが記憶される。記録媒体駆動装置５０６は、ＣＤ−ＲＯＭドライブ、フロッピィディスクドライブ等からなり、ＣＤ−ＲＯＭ、フロッピィディスク等の記録媒体５０８に対してデータの読み書きを行う。記録媒体５０８には、レイアウト作成プログラムが記録されている。外部記憶装置５０７は、ハードディスク装置等からなり、記録媒体駆動装置５０６を介して記録媒体５０８から読み込まれたレイアウト作成プログラムを記憶する。
【００４９】
ＣＰＵ５０１は、外部記憶装置５０７に記憶されたレイアウト作成プログラムをＲＡＭ５０５上で実行し、各部を制御する。
【００５０】
レイアウト作成装置５００は、例えば、パーソナルコンピュータと、記録媒体５０８に記録されたレイアウト作成プログラムとにより構成される。
【００５１】
なお、レイアウト作成プログラムを記録する記録媒体５０８として、ＲＯＭ等の半導体メモリ、ハードディスク等の種々の記録媒体を用いることができる。また、レイアウト作成プログラムを通信回線等の通信媒体を介して外部記憶装置５０７にダウンロードし、ＲＡＭ５０５上で実行してもよい。
【００５２】
本実施の形態では、入力装置５０３が第１および第３の入力手段に相当し、外部記憶装置５０７が第２の入力手段に相当し、ＣＰＵ５０１が決定手段、選択手段および実行手段に相当し、ディスプレイ５０２が出力手段に相当する。
【００５３】
図４は図３のレイアウト作成装置を用いたレイアウト作成処理を示すフローチャートである。なお、図４のフローチャートにおいて、ステップＳ１は設計者による処理であり、ステップＳ２〜Ｓ６は図３のレイアウト作成装置５００におけるレイアウト作成プログラムによる処理である。
【００５４】
ライブラリ３０として複数種類のネットリスト３１および複数種類のレイアウト３２を用意する。ネットリスト３１は、演算増幅器の回路の接続情報および演算増幅器を構成する複数のトランジスタのサイズ（チャネル幅）を含む。また、レイアウト３２は、演算増幅器を構成する複数のトランジスタの配置および配線パターンを含む。
【００５５】
まず、設計者は、演算増幅器を含むシステムの全体の要求仕様２１に基づいて演算増幅器への要求仕様を決定し（ステップＳ１）、スルーレート、最大動作周波数等を含む演算増幅器への要求仕様２２を得る。
【００５６】
設計者は、得られた要求仕様２２を入力装置５０３を用いてレイアウト作成装置５００に入力する。レイアウト作成装置５００のＣＰＵ５０１は、入力された要求仕様２２に基づいて演算増幅器の回路構成を選択するとともに演算増幅器のバイアス電流を決定する（ステップＳ２）。
【００５７】
次に、設計者は、演算増幅器のバイアス電流と所定倍率（シュリンク率）およびバイアス生成回路のバイアス電流との関係２３を入力装置５０３を用いてレイアウト作成装置５００に入力する。レイアウト作成装置５００のＣＰＵ５０１は、入力された関係２３に基づいてステップＳ２で決定された演算増幅器のバイアス電流を満足するようにライブラリ３０として用意されている複数のレイアウト３２から所定倍率のレイアウト３２を選択するとともに、バイアス生成回路のバイアス電流（バイアス電圧）を決定する（ステップＳ３）。
【００５８】
さらに、設計者は、電源電圧、温度、入力信号等の検証環境および演算増幅器を構成するトランジスタの特性等のデバイス情報２４を入力装置５０３を用いてレイアウト作成装置５００に入力する。
【００５９】
レイアウト作成装置５００のＣＰＵ５０１は、入力された検証環境およびデバイス情報２４、ライブラリ３０として用意されたネットリスト３１およびアナログ機能記述言語を用いてステップＳ３で選択されたレイアウト３２のシミュレーションを行う（ステップＳ４）。このとき、ＣＰＵ５０１は、回路シミュレータ３３を用いる。
【００６０】
シミュレーション結果が要求仕様を満足していない場合には（ステップＳ５）、ステップＳ３に戻り、演算増幅器のバイアス電流を再度決定する。シミュレーション結果が要求仕様を満足するまで、ステップＳ３〜Ｓ５の処理を繰り返す。シミュレーション結果が要求仕様を満足した場合には（ステップＳ５）、選択されたレイアウト３２をディスプレイ５０２の画面等に出力するとともに外部記憶装置５０７に保存する（ステップＳ６）。
【００６１】
なお、ステップＳ５において、シミュレーション結果が要求仕様を満足していない場合に、ステップＳ１に戻り、演算増幅器への要求仕様を再度決定してもよい。
【００６２】
また、図４の例では、ステップＳ４のシミュレーションを外部の回路シミュレータ３３を用いて行っているが、ステップＳ４のシミュレーションをレイアウト作成プログラム自体が行ってもよい。
【００６３】
図５は図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の構成の一例を示す回路図である。
【００６４】
図５に示すように、図２の演算増幅器１００における電流源トランジスタ５が複数のＮチャネル型電界効果トランジスタ５ａ，５ｂ，５ｃにより構成される。複数のトランジスタ５ａ，５ｂ，５ｃのソース電極は接地端子に接続され、ドレイン電極はそれぞれスイッチ５１，５２，５３を介して共通ノード１０に接続される。複数のトランジスタ５ａ，５ｂ，５ｃのゲート電極には図２のバイアス生成回路２００により生成されたバイアス電圧ＮＢｉａｓが与えられる。スイッチ５１，５２，５３は切り替え信号Ｓ１，Ｓ２，Ｓ３により選択的にオンまたはオフされる。
【００６５】
このように、切り替え信号Ｓ１，Ｓ２，Ｓ３によりスイッチ５１，５２，５３をオンまたはオフさせることにより共通ノード１０と接地端子との間に任意の数のトランジスタ５ａ，５ｂ，５ｃを並列に接続することができる。それにより、電流源トランジスタ５のチャネル幅を複数種類に変更することが可能となる。
【００６６】
図２の演算増幅器１００において、負荷トランジスタ１，２および入力トランジスタ３，４の各々も図５の電流源トランジスタ５と同様に構成することにより、演算増幅器１００を構成する複数のトランジスタ１〜５のチャネル幅を一律に複数種類に変更することが可能となる。
【００６７】
図６は図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の他の例を示す回路図である。
【００６８】
図６に示すように、図２の演算増幅器１００における電流源トランジスタ５は複数のＮチャネル型電界効果トランジスタ５ａ，５ｂ，５ｃにより構成される。複数のトランジスタ５ａ，５ｂ，５ｃのソース電極は接地端子に接続され、ドレイン電極はそれぞれ配線パターンＬ１，Ｌ２，Ｌ３を介して共通ノード１０に接続される。複数のトランジスタ５ａ，５ｂ，５ｃのゲート電極には図２のバイアス生成回路２００により生成されたバイアス電圧ＮＢｉａｓが与えられる。
【００６９】
製造工程で配線パターンＬ１，Ｌ２，Ｌ３の各々を接続状態または切断状態に形成することにより、共通ノード１０と接地端子との間に任意の数のトランジスタ５ａ，５ｂ，５ｃを並列に接続することができる。それにより、電流源トランジスタ５のチャネル幅を複数種類に変更することが可能となる。
【００７０】
図２の演算増幅器１００において、負荷トランジスタ１，２および入力トランジスタ３，４の各々も図６の電流源トランジスタ５と同様に構成することにより、演算増幅器１００を構成する複数のトランジスタ１〜５のチャネル幅を一律に複数種類に変更することが可能となる。
【００７１】
図７は図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の一例を示す回路図である。
【００７２】
図７に示すように、図２のバイアス生成回路２００におけるトランジスタ１０が複数のＮチャネル型電界効果トランジスタ１６ａ，１６ｂ，１６ｃにより構成される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのソース電極は接地端子に接続され、ドレイン電極はスイッチ１６１，１６２，１６３を介して出力ノード１４に接続される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのゲート電極は出力ノード１４に接続される。スイッチ１６１，１６２，１６３は切り替え信号Ｓ１１，Ｓ１２，Ｓ１３により選択的にオンまたはオフされる。
【００７３】
このように、切り替え信号Ｓ１１、Ｓ１２，Ｓ１３によりスイッチ１６１，１６２，１６３をオンまたはオフさせることにより出力ノード１４と接地端子との間に任意の数のトランジスタ１６ａ，１６ｂ，１６ｃを並列に接続することができる。それにより、バイアス電圧ＮＢｉａｓを調整することが可能となる。
【００７４】
図８は図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の他の例を示す回路図である。
【００７５】
図８に示すように、図２のバイアス生成回路２００におけるトランジスタ１６は複数のＮチャネル型電界効果トランジスタ１６ａ，１６ｂ，１６ｃにより構成される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのソース電極は接地端子に接続され、ドレイン電極はそれぞれ配線パターンＬ１１，Ｌ１２，Ｌ１３を介して出力ノード１４に接続される。複数のトランジスタ１６ａ，１６ｂ，１６ｃのゲート電極は出力ノード１４に接続される。
【００７６】
製造工程で配線パターンＬ１１，Ｌ１２，Ｌ１３の各々を接続状態または切断状態に形成することにより、出力ノード１４と接地端子との間に任意の数のトランジスタ１６ａ，１６ｂ，１６ｃを並列に接続することができる。それにより、バイアス電圧ＮＢｉａｓを調整することが可能となる。
【００７７】
なお、演算増幅器１００およびバイアス生成回路２００に図５または図６のチャネル幅変更回路および図７または図８のバイアス電圧調整回路の両方または一方を設けてもよい。
【図面の簡単な説明】
【図１】図１は本発明の一実施の形態における演算増幅器の設計資産の再利用方法を示す模式図である。
【図２】図２は演算増幅器およびバイアス生成回路の構成の一例を示す回路図である。
【図３】演算増幅器のレイアウト作成装置の構成を示すブロック図である。
【図４】図１の演算増幅器の設計資産の再利用方法を示すフローチャートである。
【図５】図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の構成の一例を示す回路図である。
【図６】図１の演算増幅器の設計資産の再利用方法を実現可能なチャネル幅変更回路の構成の他の例を示す回路図である。
【図７】図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の一例を示す回路図である。
【図８】図１の演算増幅器の設計資産の再利用方法を実現可能なバイアス電圧調整回路の構成の他の例を示す回路図である。
【符号の説明】
１，２ 負荷トランジスタ
３，４ 入力トランジスタ
５ 電流源トランジスタ
１００ 演算増幅器
２００ バイアス生成回路
５００ レイアウト作成装置
５０１ ＣＰＵ
５０２ ディスプレイ
５０３ 入力装置
５０４ ＲＯＭ
５０５ ＲＡＭ
５０６ 記録媒体駆動装置
５０７ 外部記憶装置
５０８ 記録媒体
Ｌａ，Ｌｂ，Ｌｃ レイアウト情報
ＩＢ，ＩＢＢ バイアス電流
ＮＢｉａｓ バイアス電圧
Claims (8)
- 演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報を予め用意し、要求される特性を満足するように前記複数種類の演算増幅器のレイアウト情報のうちいずれかを選択するとともに演算増幅器のバイアス電流の値を決定することを特徴とする演算増幅器の設計資産の再利用方法。
- バイアス生成回路により生成されるバイアス電圧を演算増幅器の電流源となるトランジスタに印加することにより前記バイアス生成回路のバイアス電流の定数倍の電流を演算増幅器にバイアス電流として供給する回路構成において、前記要求される特性を満足する演算増幅器のバイアス電流の値に基づいて、前記複数種類の演算増幅器のレイアウト情報から選択する演算増幅器のレイアウト情報およびバイアス生成回路のバイアス電流の値が一意的に決まるように、前記複数種類の演算増幅器のバイアス電流の値と前記バイアス生成回路のバイアス電流の値との関係を予め設定することを特徴とする請求項１記載の演算増幅器の設計資産の再利用方法。
- 演算増幅器のバイアス電流が連続的に変化するように、前記所定種類の倍率および前記バイアス生成回路のバイアス電流の値を予め設定することを特徴とする請求項１または２記載の演算増幅器の設計資産の再利用方法。
- 演算増幅器の電流源トランジスタに印加するバイアス電圧の上限を出力電圧範囲に基づいて決定し、前記バイアス電圧の下限を電流源となるトランジスタのカットオフに基づいて決定することを特徴とする請求項１〜３のいずれかに記載の演算増幅器の設計資産の再利用方法。
- 前記所定種類は３種類または４種類であることを特徴とする請求項１記載の演算増幅器の設計資産の再利用方法。
- 電流源となるトランジスタを含む複数のトランジスタにより構成されるとともに、前記電流源となるトランジスタにバイアス電圧を印加するバイアス生成回路を有し、請求項１〜５のいずれかに記載の演算増幅器の設計資産の再利用方法を実現するために、前記複数のトランジスタのチャネル幅を変更するためのチャネル幅変更回路および前記バイアス生成回路により発生されるバイアス電圧を調整するためのバイアス電圧調整回路のうち少なくとも一方を備えたことを特徴とする演算増幅器。
- 演算増幅器に要求される特性を入力する第１の入力手段と、前記演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報を入力する第２の入力手段と、
前記複数種類の演算増幅器のバイアス電流の値と前記所定種類の倍率およびバイアス生成回路のバイアス電流の値との関係を入力する第３の入力手段と、
前記第１の入力手段により入力された前記特性に基づいて前記演算増幅器のバイアス電流を決定する決定手段と、
前記第２の入力手段により入力された前記関係および前記決定手段により決定された前記演算増幅器のバイアス電流に基づいて前記バイアス生成回路のバイアス電流を決定するとともに、前記複数種類の演算増幅器のレイアウト情報のうちいずれかを選択する選択手段と、
前記選択手段により選択された演算増幅器のレイアウト情報を用いて演算増幅器のシミュレーションを実行する実行手段と、
前記実行手段のシミュレーション結果が前記第１の入力手段により入力された特性を満足する場合に前記選択手段により選択されたレイアウト情報を出力する出力手段とを備えたことを特徴とする演算増幅器のレイアウト作成装置。 - 演算増幅器のレイアウトを作成するためのコンピュータ読み取り可能なレイアウト作成プログラムであって、
演算増幅器に要求される特性の入力を受け付ける処理と、
演算増幅器を構成する複数のトランジスタのチャネル幅を所定種類の倍率で変更した複数種類の演算増幅器のレイアウト情報の入力を受け付ける処理と、
前記複数種類の演算増幅器のバイアス電流の値と前記所定種類の倍率およびバイアス生成回路のバイアス電流との値との関係の入力を受け付ける処理と、
入力された前記特性に基づいて前記演算増幅器のバイアス電流を決定する処理と、
入力された前記関係および決定された前記演算増幅器のバイアス電流に基づいてバイアス生成回路のバイアス電流を決定するとともに、入力された前記複数種類の演算増幅器のレイアウト情報のうちいずれかを選択する処理と、
選択された前記演算増幅器のレイアウト情報を用いて演算増幅器のシミュレーションを実行する処理と、
前記シミュレーションの結果が入力された前記特性を満足する場合に選択された前記演算増幅器のレイアウト情報を出力する処理とを、
前記コンピュータに実行させることを特徴とする演算増幅器のレイアウト作成プログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020755A JP3583997B2 (ja) | 2001-01-29 | 2001-01-29 | 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム |
| US10/053,870 US6727747B2 (en) | 2001-01-29 | 2002-01-24 | Method for reusing resource for designing operational amplifier, layout generating apparatus, and layout generating program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020755A JP3583997B2 (ja) | 2001-01-29 | 2001-01-29 | 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231811A JP2002231811A (ja) | 2002-08-16 |
| JP3583997B2 true JP3583997B2 (ja) | 2004-11-04 |
Family
ID=18886417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001020755A Expired - Fee Related JP3583997B2 (ja) | 2001-01-29 | 2001-01-29 | 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6727747B2 (ja) |
| JP (1) | JP3583997B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006013675A1 (ja) * | 2004-08-02 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | パイプラインａｄｃ開発方法、パイプラインａｄｃ開発装置、パイプラインａｄｃ開発プログラム、及び記録媒体 |
| US7292899B2 (en) * | 2005-08-15 | 2007-11-06 | Praxair Technology, Inc. | Model predictive control having application to distillation |
| US8516410B2 (en) * | 2008-12-30 | 2013-08-20 | International Business Machines Corporation | Method of migrating electronic devices operating in current mode to a target technology |
| US8375349B2 (en) * | 2009-09-02 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for constant power density scaling |
| DE102017205984A1 (de) * | 2017-04-07 | 2018-10-11 | Robert Bosch Gmbh | Drehratensensor und Verfahren zum Betrieb eines Drehratensensors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947063A (en) * | 1987-10-09 | 1990-08-07 | Western Digital Corporation | Method and apparatus for reducing transient noise in integrated circuits |
| JPH06232264A (ja) | 1993-01-30 | 1994-08-19 | Sony Corp | 集積回路のレイアウト方法 |
| JPH07262233A (ja) | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | アナログｌｓｉにおける素子の形状決定方法及びその形状決定装置 |
| KR100298435B1 (ko) * | 1998-06-03 | 2001-08-07 | 김영환 | 온도보상기능을갖는자동이득제어장치 |
| US6298466B1 (en) * | 1998-12-07 | 2001-10-02 | Tritech Microelectronics, Ltd. | Method and system for synthesizing operational amplifiers for amplifying systems with minimal total harmonic distortion |
-
2001
- 2001-01-29 JP JP2001020755A patent/JP3583997B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-24 US US10/053,870 patent/US6727747B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020109543A1 (en) | 2002-08-15 |
| US6727747B2 (en) | 2004-04-27 |
| JP2002231811A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Graeb et al. | The sizing rules method for analog integrated circuit design | |
| Biabanifard et al. | Multi stage OTA design: From matrix description to circuit realization | |
| JP5648887B2 (ja) | 電子デバイスをソース技術からターゲット技術に移行する方法及びコンピュータ・プログラム（電流モード動作電子デバイスをターゲット技術に移行する方法） | |
| Pollissard-Quatremère et al. | A modified gm/ID design methodology for deeply scaled CMOS technologies | |
| JP2008276628A (ja) | 回路最適化情報管理装置およびその方法、並びにプログラム | |
| JP3583997B2 (ja) | 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム | |
| Nikseresht et al. | A new current-mode computational analog block free from the body-effect | |
| Toumazou et al. | ISAID-a methodology for automated analog IC design | |
| JP2001202394A (ja) | 回路解析ツール、及び、回路解析ツールとして機能させるプログラムを記録した記録媒体 | |
| Stefanovic et al. | Procedural analog design (PAD) tool | |
| Pandey et al. | Design and application of a CMOS active inductor at Ku band based on a multi-objective optimizer | |
| JP2008181377A (ja) | 半導体装置の設計システムおよび設計方法 | |
| JP2023516978A (ja) | アナログ回路設計 | |
| Nakura et al. | SPICE simulation | |
| Aguirre et al. | CMOS op-amp power optimization in all regions of inversion using geometric programming | |
| Unno et al. | Automated design of analog circuits accelerated by use of simplified MOS model and reuse of genetic operations | |
| JP4056613B2 (ja) | 集積回路設計方法及び集積回路設計支援装置 | |
| Hashemian | Circuit Biasing Using Fixator-Norator Pairs—A Tutorial | |
| Bruun | CMOS Integrated Circuit Simulation: Solutions | |
| Alarcão et al. | Analysis of a noise canceling LNA using a Si2 OpenAccess based tool—CADIT | |
| JP2016095689A (ja) | 回路シミュレーション方法、回路シミュレーション装置及び記憶媒体 | |
| JP2866057B2 (ja) | Ｍｏｓトランジスタの特性表現方法、半導体回路特性解析方法及び半導体回路特性解析装置 | |
| Tang et al. | Towards high-level analog and mixed-signal synthesis from VHDL-AMS specifications: a case study for a sigma-delta analog-digital converter | |
| Abramson | A mite based translinear fpaa and its practical implementation | |
| Moursy et al. | Automated triangular wave generator design with process corners compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |