TWI223322B - Design method of semiconductor device and recording medium for storing its design program - Google Patents

Design method of semiconductor device and recording medium for storing its design program Download PDF

Info

Publication number
TWI223322B
TWI223322B TW092113344A TW92113344A TWI223322B TW I223322 B TWI223322 B TW I223322B TW 092113344 A TW092113344 A TW 092113344A TW 92113344 A TW92113344 A TW 92113344A TW I223322 B TWI223322 B TW I223322B
Authority
TW
Taiwan
Prior art keywords
layer
wiring
contact
via contact
connection
Prior art date
Application number
TW092113344A
Other languages
English (en)
Other versions
TW200304667A (en
Inventor
Muneaki Maeno
Kenji Kimura
Toshikazu Sei
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200304667A publication Critical patent/TW200304667A/zh
Application granted granted Critical
Publication of TWI223322B publication Critical patent/TWI223322B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1223322 玖、發明說明： 發明所屬之技術領域 本發明係有關半導體裝署 a裝置，其設計方法，及儲存其設計 程式之記錄媒體，特別异扣 “有多層配線構造之半導體裝 置。此外，本發明亦有關一一 里遷過將涵盖（Coverage)配線配 置在連接配線層間的接觸連線（ViaCQntaet)上，以使金屬配 線更為細微並提高密集程度之半導體裝置的設計技術。 先前技術 近年來半導體積體電路的微細加工技術進步快速，半導 體的積體電路的電路（patt叫尺寸也更為料。但是隨著電 路尺寸的縮小，也讓電路形狀上的問題原因更為顯著。 隨著金屬配線電路的縮小，無論光罩（mask)、步進式 ㈣PPM)曝光裝置的精密度如何’電路形成（随。㈣㈣)工 程上的光過度靠近現象都會變得更明顯。例如在金屬配線 的末端上會出現圓當末端呈圓弧形的金屬配線透過接 觸連線（ViaContact)與其他的配線層相連接時，末端呈圓弧 形的金屬配線與接觸連線（Via c〇ntact)的連接接觸面積不 疋會減少，不然就是完全沒有接觸，因此會增大金屬配線 與接觸連線（Via Contact)的接觸阻力，或者可能造成金屬配 線開放（Open)不良的情形發生。 圖1為先前技術金屬配線的電路設計平面圖。上層的金屬 配線（53，54)的末端透過接觸連線（Via C0ntact)(51，52)與 下層的金屬配線（55，56)相連接。圖2係根據圖1之設計圖 所製作出的金屬配線平面圖。圖3為圖2中沿著設計格子 O:\85\85356.DOC • 6- 1223322 V2切開的截面圖。設計格子為各層金屬配線之間與相鄰部 份間的最小間隔。如圖1所示，在設計圖當中，金屬配線的 末端與棱角分明的接觸連線（Via Contact)完全相接在一起 田；’、：根據此„又计圖所構成的光罩其金屬配線電路的末端 也是棱角分明的。但是，如圖2所示，在金屬配線（53，54) 的製造工程（電路形成工程）中，由於光過度靠近現象的關 =、，讓金屬配線（53, 54)的末端出現圓孤。而且當光過度 罪近現象越嚴重時’就會如圖3所示，金屬配線⑺，54)的 末端就會朝箭頭方向移動，與接觸連線…―⑽柳， 52)的接觸面積也隨之減少。圖3中虛線所示部份為設計圖 面上配線的末端。 一般，為了增加金屬配線與接觸連線（Via c〇ntact)的接觸 面積，在光罩描繪資料的製作階段會採用稱作〇pc(〇pticU Proximity Correction)的製作方法，在金屬配線的末端進行 數據（data)校正。這種方法其中的一種做法就是在接觸連線 (Via Contact)所有方向上增加補助電路以增加金屬配線的 涵蓋範圍（coverage)。圖4係一種設計電路，其接觸連線（ν。 Contact)的金屬配線涵蓋範圍在所有方向上都加入了校正 電路（58，59)。按照圖3的設計電路形成金屬配線時，就能 消除金屬配線末端出現圓弧形的問題，增加與接觸連線 (Via Contact)的接觸面積。 發明所欲解決之課題 但是在加入圖4的校正電路（58,59)之後，有接觸連線（via C〇ntact)(51 , 52)的金屬配線的寬度，會比沒有沒有接觸連 O:\85\85356.DOC -7- 1223322 線（Via Contact)(5 1 ’ 52)的邵份寬。因此，相鄰接的接觸連 線（Via Contact)(51，52)在配置上就必須如圖4所示般，將 設計格子H2的部份空下來。而且，接觸連線（via Contact)(51 ，52)隔鄰的設計格子上，也不能配置其他金屬配線及其他 的接觸連線（Via Contact)。或者必須將設計格子的間隔擴大 ，增加校正電路（58，59)所需的空間，以解決上述的問題 。但是任何一種方法都位因為校正電路（58，59)的關係而 降低金屬配線的密度。 此外，加入校正電路也會增加設計電路的資料（data)量，_ 增加光罩描繪數據的製作時間，對縮短半導體積體電路開 發時間產生很大的影響。 發明内容 本發明係為解決上述問題所研發，其目的係在減少金屬 配線與接觸連線（Via c〇ntact)接觸不良之情形，且提供高密 · 集度之半導體裝置，其設計方法，及儲存其設計程式之記 錄媒體。 本發明之另一目的為提供能縮短開發時間之半導體裝置 _ ，其設計方法，及儲存其設計程式之記錄媒體。 課題之解決手段 為達到上述目的，本發明之第丄項特徵為：本發明為一 種半導體裝置，其特徵為具備有接觸連線（Via c〇ntact)、末 歧與接觸連線（Via Contact)相連的主配線、以及從連接在主 配線末端且與主配線拉線方向呈平行之接觸連線（Vh Contact)上配置的涵盍（c〇verage)配線，而此涵蓋配線的線
O:\85\85356.DOC -8. 1223322 寬與主配線相同或者比主配線細。 此「接觸連線（Via Contact)」係在半導體裝置的多層配線 構造中，位於層間膜上，使上下相鄰的金屬配線間能進行 電氣連接所使用的導體插頭（plug)。接觸連線（Via 叫 未必需為平面形狀，也可以是方形、圓形或其他平面形狀 皆可。另外，「主配線」係半導體裝置上之金屬配線，其功 能為進行晶片之機能組（block)、元件、外部端子間的電傳 導、訊號傳達、電力供應。「涵蓋（c〇verage)配線」係連接 在「主配線」末端進行電傳導之配線，其構成材料、製造 万法與製造工程最好與主配線相同。「涵蓋配線」位於接觸 連線（Via Contact)周邊，配置方向與主配線方向呈平行，與 過去遍佈於接觸連線（Via Contact)周邊的校正電路不同。此 外，涵蓋配線的平面形狀也可以是任何形狀，方形、圓形 或其他形狀皆可。 根據本發明之第1項特徵，由於設置了涵蓋配線，該涵蓋 配線係連接於配置方向與主配線方向平行之配線末端，而 其線寬與主配線相同或較細，因此能減少因為光過度靠近 而發生於涵蓋配線、主配線末端等配線末端的圓弧形問題 ，也就得以防止接觸連線（Via Contact)與主配線發生接觸不 量或是開放（open)不良的問題。此外，由於此第1特徵能 減少接觸連線（Via Contact)周邊的主配線線寬擴大問題，因 此在不達反設計規則（design rule)之下，即能將其他主配線 或其他接觸連線（Via Contact)配置在與接觸連線（ν^ Contact)相鄰的設計格子或格子點上。所以在線路配置 二匕 ~^月匕 O:\85\85356.DOC -9- 1223322 密集地配置配線和接觸連線（via C0ntact)，完成高密集度的 配線配置。 本發明之第2項特徵為··本發明為一種半導體裝置，其特 徵為具備有接觸連線（via c〇ntact)，與接觸連線（Vh Contact)末端相連接的主配線，以及從連接在主配線末端且 與主配線拉線方向呈垂直方向之接觸連線（Via Contact)上 配置的涵蓋（Coverage)配線，而此涵蓋配線的線寬與主配線 相同或者比主配線細。 根據本發明之第2項特徵，由於設置了涵蓋配線，該涵蓋 配線係配置於配置方向與主配線方向垂直之配線末端，且 其線寬與主配線相同或較細，因此能減少因為光過度靠近 而發生於涵盍配線、主配線末端等配線末端的圓弧形問題 ，也就得以防止接觸連線（ViaContact)與主配線發生接觸不 量或是開放（open)不良的問題。 本發明之第3種特徵為：本發明為一種由χ層配線構造所 構成的半導體裝置設計方法，其特徵為該χ層配線構造擁 有採用自動配且工具（tool)將機能組（bi〇ck)與元件配置於 晶片上之步進式（stepper)曝光裝置；採用自動配線工具配 置N+1配線層、N配線層之主配線、N層接觸連線
Contact)集合體以开〉成連接機能組與元件間金屬配線之步 進式曝光裝置。此外，本發明亦具備以下之特徵，此特徵 為N層接觸連線（Via C〇ntact)集合體是由以下構成要素所 構成： (1) N層接觸連線（Via Contact)會傳導N+1配線層與N配線
O:\85\85356.DOC -10- 1223322 層之間的電流。 ⑺州層》函蓋（coverage)領域配置於N層接觸連線⑺& C〇ntaCi)上，以及凸出配置於面對 I層配線層配線方 向方向王〇度及180度方向的N層接觸連線（via Contact)上，而其線寬與主配線相同或比主配線窄。 (3) N層涵蓋領域配置於N層接觸連線（ViaC〇ntact)下，以 及凸出配置於面對N層配置配線方向、方向呈〇度及 180度万向的N層接觸連線（Via c〇ntact)上，而其線寬 與主配線相同或比主配線有。 這裡的「N」是指在擁有X層2多層配線構造的半導體裝 置中，旎付合0$Ν$Χ-1條件之任何自然數（又為自然數卜 仁田Ν 0時，Ν配線層即代表基板，Ν+丨配線層代表第工配線 層。在半導體裝置内所有的接觸連線（viaC〇ntact)，也就是 所有的N，最好N層接觸連線（Via Contact)都能具備上述的 特欲仁疋，如果根據設計者的判斷，只需讓特定之配線 層間的接觸連線（ViaContact)上具備上述特徵時，也足以使 本發明產生充分的效果。 根據本發明之第3項特徵，由於接觸連線（Vh c〇ntact)集 。心包3 了涵盍領域，因此當主配線末端與接觸連線（Via Contact)集合體連接時，由於金屬配線末端上所發生的圓弧 y曰出現在涵盍配線上，因此能減少主配線末端發生圓弧 y的問題。因此就得以防止接觸連線（Via Contact)集合體與 主配、、泉間接觸不良或開放不良的問題。此外，由於第3項特 枝^減y接觸連線（Via c⑽“叫集合體周邊主配線線寬擴
O:\85\85356.DOC 1223322 大的問題，因此在不達反設計規則（design rule)之下，即能 將其他主配線或其他接觸連線（Via Contact)集合體配置在 與接觸連線（Via Contact)集合體相鄰的設計格子或格子點 上。所以在線路配置上能密集地配置配線和接觸連線（Via Contact)，完成高密集度的金屬配線配置。此外，在金屬配 線的配置作業上，由於自動配線工具所作的接觸連線（Via Contact)的資料也事先包括了涵蓋領域，因此在製作光罩描 績資料時，可以不需在主配線上加入作為涵蓋領域用的校 正笔路’也就不需增加設計電路的數據（data)量，能縮短開 發半導體裝置的時間。 本發明之第4項特徵為：本發明為一種由X層配線構造所 構成的半導體裝置設計方法，其特徵為該X層配線構造擁 有採用自動配置工具（tool)將機能組（block)或元件配置於 晶片上之步進式（Stepper)曝光裝置；採用自動配線工具配 置N+1配線層、n配線層之主配線、N層接觸連線（via Contact)集合體以形成連接機能組或元件之間金屬配線之 步進式曝光裝置。此外，本發明亦具備以下之特徵，此特 徵為N層接觸連線（Via Contact)集合體是由以下構成要素 所構成： (1) N層接觸連線（Via Contact)會傳導N+1配線層與N配線 層之間的電流。 U) N+1層涵蓋（coverage)領域配置於N層接觸連線（Via Contact)上，以及凸出配置於面對n+1層配線層配線方 向、方向呈90度及270度方向的n層接觸連線（Via O:\85\85356.DOC -12- 1223322
Contact)上，而其線寬與主配線相同或比主配線窄。 (3)N層涵蓋領域配置於n層接觸連線（via contact)下，以 及凸出配置於面對N層配置配線方向、方向呈9〇度及 270度方向的N層接觸連線（via Contact)上，而其線寬與 主配線相同或比主配線有。 根據本發明之第4項特徵，由於接觸連線（Via conuu) 集合體包含了涵蓋領域，因此當主配線末端與接觸連線 (Via Contact)集合體連接時，由於金屬配線末端上所發生的 圓弧形會出現在涵蓋配線上，因此能減少主配線末端發生 圓弧形的問題。因此就得以防止接觸連線（via c〇ntact)集合 體與主配線間接觸不良或開放不良的問題。此外，在金屬 配線的配置作業上，由於自動配線工具所作的接觸連線 (Via Contact)的資料也事先包括了涵蓋領域，因此在製作光 罩描緣資料時，彳以不需在±配線上加入作為涵蓋領域用 的校正電路，也就不需增加設計電路的數據（4以4量，能縮 短開發半導體裝置的時間。 本發明4第5項特徵為：本發明為一種儲存半導體裝置設 计私式足圮錄媒體，其特徵為該儲存半導體裝置設計程式 (记錄媒體係由X層配線構造構成，在該χ層配線構造上擁 有採用自動配置工具（to〇l)將機能組（bl〇ck)或元件配置於 晶片上之步進式（stepper)曝光裝置；採用自動配線工具配 置N+1配線層與N配線層之主配線、配置N層接觸連線（via Contact)集合體以形成連接機能組或元件之間金屬配線之 步進式曝光裝置。此外，本發明亦具備以下之特徵，此特 O:\85\85356.DOC -13- 1223322 徵為N層接觸連線（Via Contact)集合體是由以下構成要素 所構成： (1) N層接觸連線（Via Contact)會傳導N+1配線層與N配線 層之間的電流。 (2) N+1層涵蓋（coverage)領域配置於n層接觸連線（Via Contact)上，以及凸出配置於面對N+1層配線層配線方 向、方向呈0度及180度方向的N層接觸連線（Via Contact)上，而其線寬與主配線相同或比主配線窄。 (3) N層涵蓋領域配置於N層接觸連線（via contact)下，以 及凸出配置於面對N層配置配線方向、方向呈〇度及18〇 度方向的N層接觸連線（via Contact)上，而其線寬與主 配線相同或比主配線有。 本發明之第6項特徵為：本發明為一種儲存半導體裝置設 计程式之記錄媒體，其特徵為該儲存半導體裝置設計程式 < g己錄媒體係由X層配線構造構成，在該χ層配線構造上擁 有採用自動配置工具（to〇l)將機能組（bl〇ck)或元件配置於 晶片上之步進式（stepper)曝光裝置；採用自動配線工具配 置N+1配線層與^^配線層之主配線、配置N層接觸連線（vh
Contact)集合體以形成連接機能組或元件之間金屬配線之 步進式曝光裝置。此外，本發明亦具備以下之特徵，此特 敛為N層接觸連線（Via c〇ntact)集合體是由以下構成要素 所構成： 。 )g接觸連線（Vla Contact)會傳導N+1配線層與N配線 層之間的電流。
O:\85\85356.DOC -14- (2) N+1層涵蓋（coverage)領域配置於N層接觸連線（via Contact)上，以及凸出配置於面對N+1層配線層配線方 向、方向呈90度及270度方向的N層接觸連線（Vi a Contact)上，而其線寬與主配線相同或比主配線窄。 (3) N層涵蓋領域配置於N層接觸連線（via contact)下，以 及凸出配置於面對N層配置配線方向、方向呈9〇度及 270度方向的N層接觸連線（Via Contact)上，而其線寬與 主配線相同或比主配線窄。 對配合圖面說明之具體實施例以及申請專利範圍所示内 么有所了解後，必能更清楚得知本發明之其他及更進一步 之目標及特徵，而熟悉此項技術者在具體實施本發明之後 ’必可獲得此處尚未提及之各種益處。 實施方式 在此將參照附圖述本發明之各種具體實施例。請注意相 同或相似之元件符號適用至相同或相似之部份，而元件將 加以省略或簡化。 第1實施形態 圖5係本發明第1實施形態中半導體裝置的金屬配線圖。 如圖5所示，本發明第丨實施形態中的半導體裝置，在此一 具有接觸連線（Via Contact)(l，2)、在末端與接觸連線（Via Contact)(l，2)相連之主配線（3〜6)的半導體裝置中，在面 對主配線（3〜6)之配線方向呈平行之主配線（3〜6)末端後 ’涵蓋配線（7〜10)凸出配置於接觸連線（Via Contact)(l， 2)上，此涵蓋配線的線寬（7〜1〇)與主配線（3〜6)相同或者 O:\85\85356.DOC -15- 1223322 比主配線（3〜6)窄。 接觸連線（Via Contact)(卜2)在半導體裝置的多層配線構 造中，是形成於層間膜中，用來傳導上下相鄰之金屬配線 層之間電流的導體插頭（plug)。如圖5所示，在第1實施形態 中的Via寸由第1接觸連線（Via c〇ntact) 1以及第2接觸連線 (Via Contact) 2所構成。第i與第2接觸連線（via C0ntact)(1 ’ 2)係配置於設計格子上。設計格子是各層的金屬配線彼 此間相鄰接的最小間隔，在圖5當中，垂直方向的設計格子 (VI〜V4)與水平方向的設計格子（Ηι〜H4)是呈格子狀排 列。垂直方向的設計格子與水平方向的設計格子的交叉點 ’足義為格子點，因此第1接觸連線（Via Contact) 1配置的 位置是在格子點（V2-H3)上，第2接觸連線（Via Contact)2配 置的位置是在格子點（V2-H1)上。此外，在第1實施形態當 中所介紹的第1與第2接觸連線（Via Contact)的口徑，線寬是 與主配線（3〜6)相同，但是其實在本發明中，也可使用線 覓較主配線窄的接觸連線（Via Contact)。而且在圖面中，只 簡略地記載著方形的平面形狀，但是其實也可採用圓形或 其他種類的平面形狀。 主配線（3〜6)係半導體裝置中，連接晶片上機能組或元 件間電流、傳導訊號的金屬配線。如圖5所示，在第1實施 形態中，主配線（3〜6)係由以下結構所構成。此結構為： 第1 N層接觸連線（Via Contact) 1在N+1層配線與第1 N+1層 主配線3相連、在N配線層與第1 N層主配線5相連、第2 N 層接觸連線（Via Contact) 2在N+1配線層與第2 N+1層主配 O:\85\85356.DOC -16- 線4相連、在N配線層與第2 !^層主配線6相連。所有的主配 線（3〜6)都在末端與N層接觸連線（via c〇ntact)(l，2)相連 。此外’所有的主配線（3〜㈨都配置在設計格子上。另外 ，在第1實施形態中，N為X層多層配線構造半導體中，符 合〇 S N S X-1條件之任何自然數。但當N=〇時，N層配線即 代表基板，N+1層配線即代表第i配線層。此外，N配線層 與連接N+1配線層之接觸連線（via c〇ntact)定義為N層接觸 連線（Via Contact)(l，2)。 涵蓋（coverage)配線（7〜1〇)為一種金屬配線，這種金屬 配線即使在末端會出現圓弧狀，該圓弧狀也只會出現在涵 盍配線内的。由於涵蓋配線（7〜1〇)係配置在主配線（3〜6) 末端之後’因此’其構成材料、製造方法與製造工程，最 好都此與主配線（3〜6)相同。涵蓋配線（7〜1 〇)在接觸連線 (Via C〇ntact)(1，2)的周邊上，只會配置在與主配線（3〜6) 配線方向呈平行的方向上，與過去在接觸連線（Via c〇ntact) 周邊全體上都有涵蓋校正電路的情形不同。此外，在圖5 當中，雖然所記載的涵蓋配線（7〜1〇)為方形平面形狀，但 疋其實此一形狀並無特別限制，也可是圓形或其他形狀。 另外，涵蓋配線（7〜1〇)在第丨實施形態中，係由以下結 構所構成。此結構為：配置在第i N+丨層主配線3末端後的 第1 N+1層涵盍配線8、配置在第2 N+1層主配線4末端後的 第2之N+1層涵盍配線丨〇、配置在第i 1^層主配線5末端後的 罘1 N層涵蓋配線7、連接在第2 N層主配線6末端後的第之2 N層涵蓋配線9。在圖5當中，連接在N層接觸連線（via
O:\85\85356.00C -17- 1223322
Contact)(l，2)的主配線（3〜6)的末端雖然全部配置在^^層 接觸連線（ViaContact)〇, 2)上，但是本發明並不限定所有 的主配線末端都需配置在N層接觸連線（via Contact)(l，2) 上。在4個主配線（3〜6)中，主配線中間如果形成有接觸連 線(^1&(：〇1^(：〇也沒關係。中間有接觸連線(^：^(：：〇111^(：〇的 主配線上並不配置涵蓋配線。 圖6係圖5中，沿著設計格子v2切開的截面圖。如圖6所 示’在第1 N層接觸連線（\qa Contact) 1上配置了第1 N+1 層主配線3的末端，在第1 N層接觸連線（Via Contact) 1下配 置了第1 N層主配線5。相同地，在第2 N層接觸連線（via
Contact) 2上配置了第2 N+1層主配線4的末端，在第2 N層 接觸連線（Via Contact) 2下配置了第2 N層主配線6。由於圖 6之截面圖係沿著n+ 1配線層配線方向切開，因此，連接在 第1 N+1層主配線3末端後第} n+1層涵蓋配線8係凸出配置 於罘1 N層接觸連線（via Contact) 1上。相同地，連接在第2 N+1層主配線4末端後的第2 N+1層涵蓋配線1 〇也凸出配置 於第2 N層接觸連線（via Contact) 2上。 圖7 A係沿著圖5中設計格子H3切開的截面圖。此外，圖 7B係沿著圖6中設計格子H1切開的截面圖。由於圖7A與圖 7B所示之截面圖係沿著n配線層之配線方向切開，因此， 配置於第1 N層接觸連線（Via Contact) 1下、接在第1 N層主 配線5末端的第1 N層涵蓋配線7係凸出配置在第1 N層接觸 連線（Via Contact) 1上。此外’接著第2 N層接解連線2下配 置之第2 N層主配線6之末端，第2 N層涵蓋配線9係凸出設 O:\85\85356.DOC -18- 置於第2 N層接觸連線（Via Contact) 2上。 接著要根據第1實施形態中之半導體裝置設計方法加以 說明。 (1) 首先在步驟S 1中，使用一般的l SI自動配置工具，依照 設計規則在晶片上整齊地配置構成LSI之機能組或元 件。由於裝置中配置了傳導電流給各機能組等之金屬 配線’因此在各機能組等當中都有一定的配線空間。 (2) 接著在步驟S2中’使用一般之自動配線工具，將N+i 配線層與N配線層的主配線、1配線層與N配線層間 傳導電流的N層接觸連線（Via Contact)配置在一定的 配線空間上，形成連接各機能組等之金屬配線或是傳 送知入訊5虎與輸出訊號給輸出入塾（P a d )用之配線電 路。 這裡的一般LSI金屬配線的配線方向’在各配線層上都固 定朝垂直方向或水平方向配線。換句話說，一旦配線層固 定了，形成於該配線層的金屬配線方向也就自動決定好。 使用自動配線工具配置的N層接觸連線（via Contact)由於 係為連接N+1層配線與N配線層間的接觸連線（Via c〇ntact) ’因此相連接的主配線配線方向也會自動決定。所以在步 驟S2當中，使用自動配線工具，除了 n層接觸連線（Via Contact)外，就連涵蓋領域都會一併配置好。其配置方向係 與N層接觸連線（Via Contact)相連接的N層配線層以及N+1 層配線層之主配線的配線方向平行。如圖5所示，包含涵蓋 配線在内的金屬配線也可使用自動配線工具製作。也就是 O:\85\85356.DOC -19- 1223322 說，在步驟S2當中，可以配置N+1配線層與N配線層的主配 、’泉、以及N層接觸連線（via Contact)集合體。 圖8係由本發明之半導體裝置設計方法所製作出的金屬 配線平面電路。如圖8所示，N層接觸連線（Via c〇ntact)集 合體包含以下内容： (A) 傳導N+1配線層與N配線層間電流層接觸連線（via Contact)(l，2)， (B) 凸出配置於n層接觸連線（via c〇ntact)(i，2)上以及面 對N+1層配線之配線方向呈〇度方向以及18〇度方向之 N層接觸連線（via Contact)(l，2)上之N+1層涵蓋領域 (12 ’ 14) ’該涵蓋領域（丨2，14)的線寬與主配線（3，4) 相同，或者較主配線（3，4)窄， (c)凸出配置於N層接觸連線（Via contact)(i，2)下以及面 對N+1層配線之配線方向呈〇度方向以及18〇度方向之 N層接觸連線（Via Contact)(l，2)上之N+1層涵蓋領域 (U，13)，該涵蓋領域（U，13)的線寬與主配線（5，6) 相同，或者較主配線（3，4)窄。 在第1實施形態中，N層接觸連線（Via Contact)係由第1 N 層接觸連線（Via Contact) 1與第2 N層接觸連線（Via Contact) 2構成。在第in層接觸連線（Via Contact) 1上，第 1 N層涵蓋領域12係凸出配置於n+1配線層的配線方向上 ’在第1 N層接觸連線（Via Contact) 1下，第1 N層涵蓋領域 11係凸出配置於N配線層的配線方向上。相同地，在第2 N 層接觸連線（Via Contact) 2上，第2 N+1層涵蓋領域14係凸 O:\85\85356.DOC • 20- 1223322 出配置於N+ 1配線層的配線方向，在第2 N層接觸連線（Via Contact) 2下，第2 N層涵蓋領域13係凸出配置於N配線層的 配線方向。此外，第1 N+1層主配線3與第1 N層主配線5在 其末端上，分別連接著第1 N層接觸連線（Via Contact) 1， 在第2 N+1層主配線4與第2 N層主配線6上的末端上，分別 連接著第2 N層接觸連線（Via Contact) 2。 圖9係沿著圖8中設計格子V 2切開之截面圖。如圖9所示 ，第1 N層接觸連線（Via Contact) 1上配置了第i Ν+ι層涵蓋 領域12 ’在第1 N層接觸連線（via Contact) 1下配置了第in 層涵蓋領域11。相同地，在第2 N層接觸連線（Via Contact) 2 上配置了第2 N+1層涵蓋領域14，在第2 N層接觸連線（Via Contact) 2下配置了第2 N層涵蓋領域π。在沿著N+1配線層 之配線方向切開的截面圖圖9當中，第1與第2 N+1層涵蓋領 域（12，14)雖然凸出形成在第丨與第2 n層接觸連線（Via Contact)(l，2)兩側，但是第！與第2 n層涵蓋領域（u，13) 並非屬於凸出之配置。此外，在第1 N+1層涵蓋領域12右側 凸出之邵份係與第1 N+1層主配線3相重疊，在第2 1層涵 蓋領域14左側凸出的部份係與第2 N+1層主配線4相重疊。 因此’ N+1配線層的配線構造結果到最後就會與圖$相同。 圖10A係沿著圖8之設計格子H3切開之截面圖。此外，圖 10B係沿著圖8之H1格子切開之截面圖。如圖1〇A所示，在 第1 N層接觸連線（Via Contact) 1下方，配置了 N層涵蓋領域 11 ’在第1 N層接觸連線（via Contact) 1上方配置了第1 N+1 層涵蓋領域12。此外，如圖10B所示，在第2 N層接觸連線 O:\85\85356.DOC -21- 1223322 (Via Contact) 2下方配置了第2N層涵蓋領域13，在第2^^層 接觸連線（Via Contact) 2上方配置了第2 N+1層涵蓋領域 14圖1 〇 A與圖1 〇 B都是沿奢N配線層配線方向切開的截面 圖，因此，第1與第2 N層涵蓋領域（u，13)雖然凸出形成 於第1與第2 N層接觸連線（Via Contact)兩侧，但是第1與第2 N+1層涵蓋領域（12，14)卻非屬於凸出之配置。此外，在第 1 N層涵蓋領域丨丨左側凸出之部份係與第1 N層主配線相重 璺，在第2 N層涵蓋領域13右側凸出的部份係與第2 N層主 配線6相重疊。因此，N配線層的配線構造結果到最後就會 與圖7A與圖7B相同。 執行此半導眼裝置设计方法之程式亦可儲存於電腦可讀 取之記錄媒體。電腦系統從該記錄媒體將資料讀入，然後 執行程式，以執行此一有關第丨實施形態之半導體裝置的設 計万法。這裡所指的記錄媒體有半導體記憶體、磁碟、光 碟、光磁碟、磁帶等等各種可儲存程式之媒體。 圖11係顯示此一電腦系統80的概觀鳥瞰圖。此一電腦系 細能讀取儲存在這類記錄媒體中的程式，依照所描述的 私序執仃-連串的設計方法。在電腦系、統的機體前面 有兹莱機81以及CD-R〇M讀取機82，磁碟片或光碟片料 可仗各使用機$人π插人，執行_定的讀取動作，將該記 =媒體内所儲存的程式安裝於系統内。此外，也可外接某 、裝 例如遊戲機等所使用的半導體記憶體ROM85 , 或是磁帶等卡帶86來使用。 第U她形怨所不，N+1層與Ν層涵蓋配線（？〜1〇)或
O:\85\85356.DOC •22- N+ 1層與N層涵蓋領域（11〜i 4)係分別配置在N+丨層主配線 (3 ’ 4)與N層主配線（5 ’ 6)的末端後，由於係凸出配置於N 層接觸連線（Via Contact) (1，2)上，因尺即使在金屬配線末 端上發生圓弧形情形，由於圓弧形問題的發生只會發生在 N+1層與N層涵蓋領域（11〜14)上，因此能夠減少N+i層主 配線（3 ’ 4)與N層主配線（5，6)末端上發生圓弧形的情形。 此外，N+1層涵蓋配線（8，10)或N+1層涵蓋領域（12，14) 係面對設計格子H2方向凸出設計在N層接觸連線（via
Contact)(l，2)上，因此第1 N層主配線5與第2 N層主配線6 都不在設計格子H2上，而必須分別配置在設計格子Ή1與設 計格子Η3上。但是由於第1與第2 Ν層主配線（5，6)的線寬 在第1與第2 Ν層接觸連線（Via Contact)( 1，2)上也不會擴大 開來，因此其他N層主配線也可通過格子H2。相同地其他N 層主配線也能通過設計格子H4。 而且第1與第2 N+1層主配線（3，4)的線寬在第1與第2 ν 層接觸連線（Via Contact)(l，2)上也不會擴散開，因此其他 N+1層主配線也能通過位於第}與第2 N+1層主配線（3，4) 所在設計格子V2旁的其他設計格子（VI，V3)。 此外’涵蓋配線（7〜10)或涵蓋領域（11，14)由於係凸出配 置於N層接觸連線（Via Contact)上，因此在3個格子點（νι_Η1 ，V2-H2，V3-H3)上無法配置其他的N層接觸連線（Via Contact)。但是，由於接觸連線（via Contact)的涵蓋僅限於配 線方向而已，在N層接觸連線（Via Contact)(l，2)所在的格子 點（V2-H1，V2-H3)的斜鄰格子點（V1-H2，V3，H2，V1-H4 O:\85\85356.DOC -23- 1223322 ，V3-H4)上可以配置其他的接觸連線（via Contact)。 所以基於涵蓋配線只配置在與主配線之配線方向平行方 兩的配線末端後’而且其線寬與主配線相同或者比主配線 窄，因此即使在金屬末端有圓弧形問題發生，也只會發生 在涵蓋配線上’也夠減少金屬配線末端出現圓孤形的情形 ，故能防止接觸連線（Via Contact)與主配線接觸不良或開放 不良的問題。此外，由於這也能減少接觸連線（via c〇ntact) 周邊主配線線寬擴大的問題，因此在與Vi a相鄰的設計格子 或設計點上’也能在符合設計規則下配置其他主配線或其 他的接觸連線（Via Contact)。所以也就能密集地配置金屬配 線與接觸連線（Via Contact) ’冗成高密集度的金屬配線配置 (lay out)。此外，在金屬配線的配置作業上，自動配線工具 中的接觸連線（Via Contact)的資料也預先包含了涵蓋領域 ，因此在製作光罩描繪資料時，不需再給予主配線涵蓋領 域的校正電路，所以不會增加設計電路的數據量，能減少 製作光罩描繪資料的時間，縮短半導體裝置的開發時間。 第2實施形態 前述係為本發明在第1實施形態下，涵蓋配線或涵蓋領域 只配置在與主配線之配線方向平行的方向上時的情形，但 是涵蓋配線或涵蓋領域也可只配置在面對主配線之配線方 向的垂直方向上。圖12係本發明之第2實施形態中，半導體 裝置金屬配線的平面圖。 圖12所示係本發明第2實施形態中之半導體裝置，在此一 具有接觸連線（Via Contact)(1，2)、在末端與接觸連線 O:\85\85356.DOC -24- 1223322
Contact)(l，2)相連之主配線（3〜6)的半導體裝置中，在面 對主配線（3〜6)之配線方向呈垂直之主配線（3〜6)末端後 ，涵蓋配線（15〜18)凸出配置於接觸連線（via c〇ntact)(1， 2)上’此涵蓋配線（1 5〜1 8)的線寬與主配線（3〜6)相同或者 比主配線（3〜6)窄。 在第2實施形態中，接觸連線（Via c〇ntact)(1，2)係由第1 N層接觸連線（Via Contact) 1與第2 N層接觸連線（Via Contact) 2構成，主配線（3〜6)係由第1與第2 N+1層主配線 (3 ’ 4)與第1及第2 N層主配線（5，6)構成。接觸連線（via Contact)(l ’ 2)與主配線（3〜6)之使用由於與第1實施形態相 同，因此在此省略說明不談。 此外，涵蓋配線（15〜18)係由配置在第1 N+1層主配線3 末端後的第1 N+1層涵蓋配線16、配置在第2 N+1層主配線4 末端後的第2 N+1層涵蓋配線1 8、配置在第1 n層主配線5 末端後的第1 N層涵蓋配線15、配置在第2 N層主配線6末端 後的第2 N層涵蓋配線17所構成。在圖2當中，與N層接觸連 線（Via Contact)(l，2)相連的主配線（3〜6)末端雖然全部都 配置在N層接觸連線（Via Contact)(l，2)上，但是此不意味 著本發明之主配線末端只限定於配置在N層接觸連線（via
Contact)(l，2)上而已。在圖12中的4條主配線（3〜6)上，也 可包含中間配置有接觸連線（Via Contact)的主配線。當主配 線（3〜6)中間設置有接觸連線Contact)(l，2)時，在與 主配線（3〜6)之配線方向垂直方向上的接觸連線（Via Contact)(l，2)上突出配置涵蓋配線（15〜18)亦無影響。此 O:\85\85356.DOC -25- 1223322 外，在圖12當中所記載之涵蓋配線（15〜18)的平面形狀雖 然為方形，但並不僅限於此，涵蓋配線（15〜18)的平面形 狀也可為圓形或其他形狀。 圖1 3係圖12中沿著設計格子v 2切開之截面圖。如圖丨3所 示’在第1 N層接觸連線（via Contact) 1上方配置了第1 N+1 層主配線3的末端’在第1 n層接觸連線（Via Contact) 1下方 配置了第1 N層主配線5。相同地，在第2 N層接觸連線（Via Contact) 2上方配置了第2 N+1層主配線4的末端，在第2 N 層接觸連線（Via Contact) 2上下方，配置了第2 N層主配線6 。設計格子V2之方向係與面對N配線層配線方向垂直，而 且位於配置有N層主配線（5，6)末端的接觸連線（Via
Contact)〇, 2)上。因此，第1 N層主配線5末端後之第1 N 層涵蓋配線15係凸出配置在第1 N層接觸連線（Via Contact) 上。相同地，第2 N層主配線6的末端後之第2 N層涵蓋配線 17也係凸出配置於第2 N層接觸連線（Via Contact) 2上。 圖14A係沿著圖12中設計格子H3切開之截面圖，圖14B 係圖沿著12中設計格子H1切開之截面圖。設計格子的方向 係面對N+1配線層之配線方向呈垂直，而且位於配置有第1 N+1層主配線3末端之第1 N層接觸連線（Via Contact) 1上， 因此，第1 N+1層主配線3末端後之第1 N+1層涵蓋配線16 係凸出配置於第1 N層接觸連線（Via Contact) 1上。相同地 ，設計格子H1的方向係面對N+1配線層配線方向呈垂直， 而且位於配置有第2之第1 N+1層主配線4末端的第2 N層接 觸連線（Via Contact) 2上。因此，第2 N+1層主配線4末端後 O:\85\85356.DOC -26· 1223322 之第2 Ν+l層涵蓋配線1 8係凸出配置於第2 N層接觸連線 (Via Contact) 2上。 此外，第2實施形態與第1實施形態相同地，由於和N層 接觸連線（Via Contact)(l，2)—起，事先就包含了與N層接 觸連線（Via Contact)(卜2)相連之金屬配線配線方向方向垂 直的涵盖領域’因此可以圖12所不之自動配線工且設叶一 種半導體裝置’這種半導體裝置具有包含涵蓋配線（15〜 18)之金屬配線。換句話說，可使用自動配線工具配置Ν+ι 配線層與N配線層的主配線（3〜6)、N層接觸連線（via
Contact)集合體。N層接觸連線（Via Contact)集合體如圖12 所示，包含以下内容： (A) 傳導N+1配線層與n配線層間電流的N層接觸連線（Via Contact)( 1，2)， (B) 凸出配置於N層接觸連線（via Contact)(l，2)上以及面 對N+1層配線之配線方向呈9〇度方向以及27〇度方向 之N層接觸連線（via Contact)(l，2)上之N+1層涵蓋領 域（16，18)，該涵蓋領域（16，18)的線寬與主配線（3 , 4)相同’或者較主配線（3，4)窄， (C) 凸出配置於N層接觸連線（Via c〇ntact)(l，2)下以及面 對N+1層配線之配線方向呈9〇度方向以及27〇度方向 之N層接觸連線（via c〇ntact)(l，2)上之N+1層涵蓋領 域（15，Π)，該涵蓋領域（15，π)的線寬與主配線（5， 6)相同，或者較主配線（3 , 4)窄。 此處，第2實施形態之涵蓋領域係與涵蓋配線同義。 O:\85\85356.DOC -27- 1223322 此外，執行第2實施形態之半導體裝置設計方法所用之程 式，與第1實施形態相同地，可儲存於電腦可讀取之記錄媒 體中。電腦系統從該記錄媒體讀取資料，執行該程式，即 能芫成第2實施形態之半導體裝置設計方法。此外，也能使 用圖11所示之電腦系統，讀取這些記錄在記錄媒體中的程 式，依照一定程序執行一連串設計方法。 根據第2實施形態，與第1實施形態相同地，由於Ν+ι層 與N層涵盍配線（15-18)分別配置在N+1層主配線（3，句與n 層王配線（5，6)末端後，凸出形成於N層接觸連線（Via Contact)(l ’ 2)上，因此即使金屬配線末端發生圓弧形問題 ，由於圓弧形問題會出現在N+1層與N層涵蓋領域（i5〜i8) 上，因此能減少N+1層主配線（3，4)與N層主配線（5，6)末 端出現圓弧形問題的情形。 因此，由於在製作光罩描繪資料時，不需給予主配線涵 1 V、或的;U正包路，所以也就不會增加設計電路的數據量 ，犯減少製作光罩描繪資料所需時間，縮短半導體裝置的 開發時間。 根據以上所說明之本項發明，金屬配線與接觸連線（Via Contact)接觸不良的情形就能減少，且能提供一種高密集度 (半導把裝置’以及其設計方法、儲存其設計程式之電腦 可讀取記錄媒體。 根據本員發明’能提供一種能縮短開發時間之半導體裝 置以及其叹计万法、儲存其設計程式之電腦可讀取記錄媒 體。 -
O:\85\85356.DOC -28. 圖式簡單說明 圖1係先前技術之金屬配線設計電路平面圖。 圖2係根據圖1所製造之金屬配線電路的平面圖。 圖3係沿著圖2中設計格子V2切開之截面圖。 圖4係形成於接觸連線（Via Contact)周邊整體上涵蓋範圍 之金屬配線平面圖。 圖5係本發明第1實施形態中，半導體裝置金屬配線平面圖。 圖6係沿著圖5之設計格子V2切開之截面圖。 圖7A係沿著圖5中設計格子H3切開之截面圖。 圖7B係沿著圖5中設計格子H1切開之截面圖。 圖8係本發明第1實施形態中，半導體裝置設計方法之平 面圖。 圖9係沿著圖8中設計格子V2切開之截面圖。 圖1 0 A係沿著圖8中設計格子H3切開之截面圖。 圖1 0B係沿著圖8中設計格子H1切開之截面圖。 圖11係本發明第1實施形態中，完成半導體裝置設計方法 之電腦系統的概略鳥瞰圖。 圖12係本發明第2實施形態中，半導體裝置之金屬配線之 平面圖。 圖13係沿著圖12中設計格子V2切開之截面圖。 圖1 4 A係沿著圖1 2中設計格子H3切開之截面圖。 圖14B係沿著圖12中設計格子H1切開之截面圖。 符號說明 1，2接觸連線 O:\85\85356.DOC -29- 1223322 3〜 6 主配線 7〜 10、 1 5〜1 8涵蓋配線 11- -14 涵蓋領域 51， 52 接觸連線 53 〜56 金屬配線 58, 59 校正電路 80 電腦系統 81 磁碟機 82 CD-ROM讀取機 83 磁碟片 84 光碟片 85 ROM 86 卡帶 87 外接裝置 O:\85\85356.DOC - 30 -

Claims (1)

  1. 專利範圍： 1. 一種半導體裝置之設計方法，該半導體裝置係包含X層配 線構造者，其特徵在於該設計方法具有下述步驟： 採用自動配置工具（tool)將機能組（block)與元件配置於 晶片上之步驟； 採用自動配線工具配置N+1配線層與N配線層之主配 線，及N層接觸連線（Via Contact)集合體，以形成連接前 述機能組或前述元件間之金屬配線之步騾； 前述N層接觸連線（Via Contact)集合體係包含： N層接觸連線（Via Contact)，其係電性連接該N+1配線 層與該N配線層； N+1層涵蓋（coverage)區域，其係配置於N層接觸連線 (Via Contact)上，且自該N層接觸連線（Via Contact)伸出 配置，其線寬與主配線相同或比主配線窄；及 N層涵蓋區域，其係配置於N層接觸連線（Via Contact) 下，且自該N層接觸連線（Via Contact)伸出配置，其線寬 與主配線相同或比主配線窄。 2. 如申請專利範圍第1項之半導體裝置之設計方法，其中 前述N+1層涵蓋（coverage)區域只從相對N+1層配線層 配線方向呈0度及180度方向的該N層接觸連線（Via Contact)伸出配置； 前述N層涵蓋區域只從相對前述N層配線方向呈0度方 向或1 80度方向之該N層接觸連線（Via Contact)伸出配置。 3. 如申請專利範圍第1項所記載之半導體裝置的設計方法 O:\85\85356.DOC 1223322 ，其中 前述Ν+l層涵蓋（coverage)區域只從相對N+1層配線層 配線方向呈90度及270度方向之該n層接觸連線（Via Contact)伸出配置； 削述N層涵盍區域只從相對前述n層配線方向呈9〇度 方向或270度方向之該N層接觸連線（Via c〇ntact)伸出配 置。 4· 一種儲存半導體裝置之設計程式之記錄媒體，該半導體 裝置係包含X層配線構造者，其特徵在於該設計程式具有 下述步驟： 採用自動配置工具（tool)將機能組（bl〇ck)或元件配置 於晶片上之步驟； 採用自動配線工具配置N+1配線層與n配線層之主配 線’及N層接觸連線（via Contact)集合體，以形成連接前 述機能組或前述元件間之金屬配線之步驟； 前述N層接觸連線（via Contact)集合體係包含： N層接觸連線（via Contact)，其係電性連接N+1配線層 與N配線層； N+1層涵蓋（coverage)區域，配置於n層接觸連線（Via Contact)上，以及從該n層接觸連線（Via Contact)伸出配 置’其線寬與主配線相同或比主配線窄；及 N層涵蓋區域，配置於n層接觸連線（Via Contact)下， 以及從該N層接觸連線（via Contact)伸出配置，其線寬與 主配線相同或比主配線窄。 O:\85\85356.DOC -2- 1223322 5. 如申請專利範圍第4項之儲存半導體裝置之設計程式之 記錄媒體，其中 前述N +1層涵蓋區域係只從相對N +1層配線層配線方向 呈0度及180度方向之該N層接觸連線（Via Contact)伸出配 置； 前述N層涵蓋區域係只從相對前述N配線層配線方向 呈0度及180度之該N層接觸連線（Via Contact)伸出配置。 6. 如申請專利範圍第4項之儲存半導體裝置之設計程式之 記錄媒體，其中 前述N+1層涵蓋區域係只從相對N+1層配線層配線方 向呈90度及270度方向之該N層接觸連線（Via Contact)伸 出配置； 前述N層涵蓋區域係只從相對前述N配線層配線方向 呈90度及270度之該N層接觸連線（Via Contact)伸出配置。 O:\85\85356.DOC
TW092113344A 1999-09-10 2000-09-05 Design method of semiconductor device and recording medium for storing its design program TWI223322B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25797999A JP4008629B2 (ja) 1999-09-10 1999-09-10 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
TW200304667A TW200304667A (en) 2003-10-01
TWI223322B true TWI223322B (en) 2004-11-01

Family

ID=17313872

Family Applications (2)

Application Number Title Priority Date Filing Date
TW092113344A TWI223322B (en) 1999-09-10 2000-09-05 Design method of semiconductor device and recording medium for storing its design program
TW092217566U TW576544U (en) 1999-09-10 2000-09-05 Semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW092217566U TW576544U (en) 1999-09-10 2000-09-05 Semiconductor device

Country Status (4)

Country Link
US (3) US6753611B1 (zh)
JP (1) JP4008629B2 (zh)
KR (1) KR100384805B1 (zh)
TW (2) TWI223322B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US7076750B1 (en) * 2001-02-06 2006-07-11 Advanced Micro Devices, Inc. Method and apparatus for generating trenches for vias
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
JP3977246B2 (ja) 2002-12-27 2007-09-19 富士通株式会社 半導体装置及びその製造方法
JP3924550B2 (ja) * 2003-05-22 2007-06-06 Ｎｅｃエレクトロニクス株式会社 半導体装置及びレイアウト装置及び方法並びにプログラム
JP2005093575A (ja) * 2003-09-16 2005-04-07 Nec Electronics Corp 半導体集積回路装置と配線レイアウト方法
JP4509521B2 (ja) * 2003-10-01 2010-07-21 東芝マイクロエレクトロニクス株式会社 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム
JP4481731B2 (ja) * 2004-06-07 2010-06-16 株式会社東芝 自動設計方法及び半導体集積回路
JP4768980B2 (ja) * 2004-10-28 2011-09-07 ルネサスエレクトロニクス株式会社 露光用マスク及び配線層マスクのパターン設計方法
JP2006165376A (ja) * 2004-12-09 2006-06-22 Fujitsu Ltd 電子装置及びその設計方法
JP4377342B2 (ja) * 2005-01-18 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
JP4602112B2 (ja) * 2005-02-17 2010-12-22 株式会社東芝 半導体集積回路の製造方法及び半導体集積回路
US7332812B2 (en) * 2005-04-14 2008-02-19 Infineon Technologies Ag Memory card with connecting portions for connection to an adapter
JPWO2007066411A1 (ja) * 2005-12-09 2009-05-14 富士通株式会社 半導体装置などの回路の設計装置、その設計方法、及びプログラム
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
WO2008020266A1 (en) * 2006-08-16 2008-02-21 Freescale Semiconductor, Inc. Method and apparatus for designing an integrated circuit
JP2008078467A (ja) 2006-09-22 2008-04-03 Toshiba Corp 特定用途向け半導体集積回路及びその製造方法
JP2008205122A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp 半導体装置およびその製造方法
US20080312845A1 (en) * 2007-05-14 2008-12-18 Abbott Diabetes Care, Inc. Method and apparatus for providing data processing and control in a medical communication system
WO2009025015A1 (ja) * 2007-08-17 2009-02-26 Fujitsu Microelectronics Limited フォトマスクの形成方法および半導体装置の製造方法
JP4998561B2 (ja) * 2007-12-27 2012-08-15 富士通株式会社 マクロ用レイアウト検証装置及び検証方法
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices
RU2469515C1 (ru) * 2008-10-10 2012-12-10 Шарп Кабусики Кайся Осветительное устройство и жидкокристаллическое дисплейное устройство, содержащее такое осветительное устройство
CN101960583B (zh) 2009-02-17 2014-05-07 松下电器产业株式会社 半导体装置、基本单元以及半导体集成电路
JP2011014576A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体チップ、半導体ウエハ、及び半導体チップの製造方法
JP2010187005A (ja) * 2010-03-30 2010-08-26 Fujitsu Semiconductor Ltd 複数の配線層を有する半導体回路の端子層設定に用いられる端子延長用コンポーネント
US20130018705A1 (en) 2011-03-07 2013-01-17 Intelligent Imaging Systems, Inc. Vehicle traffic and vehicle related transaction control system
US8421237B2 (en) * 2011-07-07 2013-04-16 Cisco Technology, Inc. Stacked memory layers having multiple orientations and through-layer interconnects
US10741489B2 (en) * 2011-09-19 2020-08-11 Texas Instruments Incorporated Rectangular via for ensuring via yield in the absence of via redundancy
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
KR102029645B1 (ko) * 2013-01-14 2019-11-18 삼성전자 주식회사 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법
KR102661932B1 (ko) * 2016-12-16 2024-04-29 삼성전자주식회사 멀티플 패터닝 리소그래피를 위한 집적 회로, 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
US10964639B2 (en) 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651827A (en) * 1979-10-05 1981-05-09 Seiko Epson Corp Preparation of semiconductor device
JPS6072257A (ja) * 1983-09-28 1985-04-24 Nec Corp 半導体集積回路
US4722060A (en) * 1984-03-22 1988-01-26 Thomson Components-Mostek Corporation Integrated-circuit leadframe adapted for a simultaneous bonding operation
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
JPS63237436A (ja) * 1987-03-26 1988-10-03 Toshiba Corp 半導体集積回路装置の配線方法
US5119313A (en) * 1987-08-04 1992-06-02 Texas Instruments Incorporated Comprehensive logic circuit layout system
US5014110A (en) * 1988-06-03 1991-05-07 Mitsubishi Denki Kabushiki Kaisha Wiring structures for semiconductor memory device
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
DE4115909C1 (zh) * 1991-05-15 1992-11-12 Siemens Ag, 8000 Muenchen, De
JPH05226331A (ja) 1991-10-04 1993-09-03 Toshiba Corp 半導体集積回路装置
JPH06314692A (ja) 1993-04-27 1994-11-08 Intel Corp 集積回路におけるビア／接点被覆範囲を改善する方法
JPH0737979A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5581475A (en) * 1993-08-13 1996-12-03 Harris Corporation Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules
US5510999A (en) * 1993-10-06 1996-04-23 Nsoft Systems, Inc. Multiple source equalization design for gate arrays and embedded arrays
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
JPH08330434A (ja) * 1994-12-09 1996-12-13 Mitsubishi Electric Corp 半導体集積回路装置およびその配置配線方法並びにレイアウト方法
JPH08213576A (ja) * 1995-02-03 1996-08-20 Kawasaki Steel Corp 半導体装置
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
US5861673A (en) 1995-11-16 1999-01-19 Taiwan Semiconductor Manufacturing Company Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
JP2798049B2 (ja) 1996-03-28 1998-09-17 日本電気株式会社 半導体装置
CN1474452A (zh) * 1996-04-19 2004-02-11 松下电器产业株式会社 半导体器件
JP3093692B2 (ja) * 1996-09-12 2000-10-03 松下電器産業株式会社 半導体集積回路，その設計方法及び記録媒体
JP3352895B2 (ja) 1996-12-25 2002-12-03 株式会社東芝 半導体集積回路、半導体集積回路の設計方法および製造方法
JP3634596B2 (ja) * 1997-10-31 2005-03-30 三洋電機株式会社 半導体装置
JPH11145137A (ja) * 1997-11-07 1999-05-28 Fujitsu Ltd 半導体装置及びその製造方法
DE19824400C2 (de) * 1998-05-30 2000-05-18 Bosch Gmbh Robert Leiterbahn-Kontaktierungsanordnung
US6262487B1 (en) * 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
US6343369B1 (en) * 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
JP3628541B2 (ja) * 1999-03-01 2005-03-16 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
JP3390393B2 (ja) * 1999-12-21 2003-03-24 エヌイーシーマイクロシステム株式会社 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体
JP2001306640A (ja) * 2000-04-17 2001-11-02 Mitsubishi Electric Corp 自動配置配線手法、自動配置配線装置、および半導体集積回路
US6507930B1 (en) * 2000-06-30 2003-01-14 International Business Machines Corporation Method and system for improving yield of semiconductor integrated circuits
JP3998169B2 (ja) * 2000-09-14 2007-10-24 株式会社ルネサステクノロジ 回路の設計方法および回路の設計支援プログラム並びに回路設計装置
JP4112244B2 (ja) * 2002-03-04 2008-07-02 富士通株式会社 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法

Also Published As

Publication number Publication date
KR100384805B1 (ko) 2003-05-22
US20060012050A1 (en) 2006-01-19
US6826742B2 (en) 2004-11-30
US20040065907A1 (en) 2004-04-08
KR20010030379A (ko) 2001-04-16
TW200304667A (en) 2003-10-01
US6753611B1 (en) 2004-06-22
TW576544U (en) 2004-02-11
JP2001085614A (ja) 2001-03-30
US7444614B2 (en) 2008-10-28
JP4008629B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
TWI223322B (en) Design method of semiconductor device and recording medium for storing its design program
KR100402222B1 (ko) 자동 설계 방법, 노광용 마스크 세트, 반도체 집적 회로장치, 반도체 집적 회로 장치의 제조 방법 및 자동 설계프로그램을 기록한 기록 매체
US7124389B2 (en) Automated wiring pattern layout method
JP3311244B2 (ja) 基本セルライブラリ及びその形成方法
US6338972B1 (en) Off-grid metal layer utilization
US7859111B2 (en) Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device
CN107239588B (zh) 集成电路设计的定制布局
TWI460747B (zh) 半導體電感器及其方法
US20060203531A1 (en) Method of manufacturing a semiconductor integrated circuit, a program for a computer automated design system, and a semiconductor integrated circuit
JP4349742B2 (ja) 回路設計装置、および回路設計方法
JP2005208473A (ja) 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
US20050179134A1 (en) Semiconductor device having multilayer structure and method for manufacturing thereof
US5840627A (en) Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development
US8916463B2 (en) Wire bond splash containment
US6487712B1 (en) Method of manufacturing mask for conductive wirings in semiconductor device
TWI253144B (en) Automatic design method, automatic design device, reticule set, semiconductor integrated circuit and recording media
US5985518A (en) Method of customizing integrated circuits using standard masks and targeting energy beams
US6913989B2 (en) Method of exposing a semiconductor integrated circuit including device regions and global routing region
JPH10223508A (ja) 部分一括露光マスク及び部分一括露光パターンの形成方 法
JPH05258017A (ja) 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法
JP2004117741A (ja) 描画データの作成方法
CN115440660A (zh) 集成电路及其制造方法
JP2001210717A (ja) 大規模集積回路装置の自動配置配線方法
KR100365743B1 (ko) 반도체소자의콘택형성방법
JPH0589203A (ja) 半導体装置及び配線配置設計方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent