JPH0589203A - 半導体装置及び配線配置設計方法 - Google Patents
半導体装置及び配線配置設計方法Info
- Publication number
- JPH0589203A JPH0589203A JP3246244A JP24624491A JPH0589203A JP H0589203 A JPH0589203 A JP H0589203A JP 3246244 A JP3246244 A JP 3246244A JP 24624491 A JP24624491 A JP 24624491A JP H0589203 A JPH0589203 A JP H0589203A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- layer
- patterns
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、半導体装置及び配線配置設計方法に
関し、配線の高低を低減することにより、信頼性を向上
させ、配線のより微細化を可能にすることを目的とす
る。 【構成】基板３０上に上下に隣合う上層配線パターン２
１、２２と下層配線パターン１１〜３、１５とが形成さ
れ、上層配線パターン２１、２２の下層領域かつ下層配
線パターン１１〜３、１５とクロスしていない領域に、
両配線パターンと絶縁したダミー配線パターン４１〜４
６が配置されている。
関し、配線の高低を低減することにより、信頼性を向上
させ、配線のより微細化を可能にすることを目的とす
る。 【構成】基板３０上に上下に隣合う上層配線パターン２
１、２２と下層配線パターン１１〜３、１５とが形成さ
れ、上層配線パターン２１、２２の下層領域かつ下層配
線パターン１１〜３、１５とクロスしていない領域に、
両配線パターンと絶縁したダミー配線パターン４１〜４
６が配置されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及び配線配
置設計方法に関する。
置設計方法に関する。
【０００２】
【従来の技術】半導体集積回路の大規模化、高集積化に
伴い、配線の微細化が進んでいる。
伴い、配線の微細化が進んでいる。
【０００３】図４（Ａ）は、配線パターン図であり、基
板側の第１配線層に第１層配線パターン１１〜１６が配
置され、第１配線層の上層の第２配線層に第２層配線パ
ターン２１及び２２が配置されている。図中、×印はＣ
ＡＤで配線を配置設計する際にディスプレイユニットの
画面に表示されるグリッドであり、グリッドに沿って配
線することにより配線間隔がデザインルールを満たすよ
うになっている。
板側の第１配線層に第１層配線パターン１１〜１６が配
置され、第１配線層の上層の第２配線層に第２層配線パ
ターン２１及び２２が配置されている。図中、×印はＣ
ＡＤで配線を配置設計する際にディスプレイユニットの
画面に表示されるグリッドであり、グリッドに沿って配
線することにより配線間隔がデザインルールを満たすよ
うになっている。
【０００４】例えば第２層配線パターン２２は、第１層
配線パターン１１、１３及び１５とクロスしているの
で、その断面形状は図４（Ｂ）に示す如くなり、半導体
基板３０に対する高さに高低が生ずる。このため、第２
層配線パターン２２の屈曲部での、その表面に垂直方向
の厚さは、平坦な部分での厚さよりも小さくなり、エレ
クトロマイグレーション等により断線の虞が生ずる。ま
た、配線パターンを露光する際に光照射点が焦点深度外
となったりする。したがって、半導体集積回路装置の信
頼性が低下し、また、配線の微細化が妨げられる。
配線パターン１１、１３及び１５とクロスしているの
で、その断面形状は図４（Ｂ）に示す如くなり、半導体
基板３０に対する高さに高低が生ずる。このため、第２
層配線パターン２２の屈曲部での、その表面に垂直方向
の厚さは、平坦な部分での厚さよりも小さくなり、エレ
クトロマイグレーション等により断線の虞が生ずる。ま
た、配線パターンを露光する際に光照射点が焦点深度外
となったりする。したがって、半導体集積回路装置の信
頼性が低下し、また、配線の微細化が妨げられる。
【０００５】図中、３１は絶縁膜である。また、互いに
隣合う配線パターン１１と配線パターン１３との間の上
方の配線パターン２２の部分が平坦になっているのは、
最近の絶縁膜埋め込み技術による。
隣合う配線パターン１１と配線パターン１３との間の上
方の配線パターン２２の部分が平坦になっているのは、
最近の絶縁膜埋め込み技術による。
【０００６】第１配線層の全未配線領域にダミー配線パ
ターンを配置すれば、第２層配線パターンの高低を防止
することができるが、配線容量が増加し過ぎたり、ダミ
ー配線と通常の配線との間に付着した塵等により短絡故
障が生じ易くなるという新たな問題点が生ずる。また、
特開平２−１８４０３５号公報には、ダミー配線が提案
されているが、これは、封止用モールド樹脂と半導体チ
ップの配線部の熱膨張率差により配線部に熱応力が加わ
って上層配線と下層配線とが短絡するのを防止するため
のものであり、配線の高低を低減するものではない。
ターンを配置すれば、第２層配線パターンの高低を防止
することができるが、配線容量が増加し過ぎたり、ダミ
ー配線と通常の配線との間に付着した塵等により短絡故
障が生じ易くなるという新たな問題点が生ずる。また、
特開平２−１８４０３５号公報には、ダミー配線が提案
されているが、これは、封止用モールド樹脂と半導体チ
ップの配線部の熱膨張率差により配線部に熱応力が加わ
って上層配線と下層配線とが短絡するのを防止するため
のものであり、配線の高低を低減するものではない。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
問題点に鑑み、配線の高低を低減することにより、信頼
性を向上させ、配線のより微細化を可能にした半導体装
置及びこれを得るための配線配置設計方法を提供するこ
とにある。
問題点に鑑み、配線の高低を低減することにより、信頼
性を向上させ、配線のより微細化を可能にした半導体装
置及びこれを得るための配線配置設計方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段及びその作用】本発明に係
る半導体装置及び配線配置設計方法を、実施例図中の対
応する構成要素の符号を引用して説明する。
る半導体装置及び配線配置設計方法を、実施例図中の対
応する構成要素の符号を引用して説明する。
【０００９】この半導体装置は、例えば図１に示す如
く、基板３０上に上下に隣合う上層配線パターン２１、
２２と下層配線パターン１１〜１３、１５とが形成さ
れ、上層配線パターン２１、２２の下層領域かつ下層配
線パターン１１〜１３、１５とクロスしていない領域
に、両配線パターンと絶縁したダミー配線パターン４１
〜４６が配置されている
く、基板３０上に上下に隣合う上層配線パターン２１、
２２と下層配線パターン１１〜１３、１５とが形成さ
れ、上層配線パターン２１、２２の下層領域かつ下層配
線パターン１１〜１３、１５とクロスしていない領域
に、両配線パターンと絶縁したダミー配線パターン４１
〜４６が配置されている
【００１０】このようにダミー配線パターンを配置すれ
ば、上層配線パターンの断面形状は、例えば図１（Ｂ）
に示す如く、高低なく平坦になる。このため、エレクト
ロマイグレーション等による断線の虞が低減する。ま
た、配線パターンを露光する際に光照射点が焦点深度外
となるのを防止することができる。したがって、半導体
集積回路装置の信頼性が向上し、また、配線をより微細
化することが可能となる。
ば、上層配線パターンの断面形状は、例えば図１（Ｂ）
に示す如く、高低なく平坦になる。このため、エレクト
ロマイグレーション等による断線の虞が低減する。ま
た、配線パターンを露光する際に光照射点が焦点深度外
となるのを防止することができる。したがって、半導体
集積回路装置の信頼性が向上し、また、配線をより微細
化することが可能となる。
【００１１】本装置発明の第１態様では、上記ダミー配
線パターンは、例えば図３に示す如く、矩形パターン５
１〜６０が並設されて構成されている。
線パターンは、例えば図３に示す如く、矩形パターン５
１〜６０が並設されて構成されている。
【００１２】この構成の場合、ダミー配線パターンの総
面積がより狭くなるので、矩形パターンを連ねた場合よ
りも配線容量の増加を抑えることができる。
面積がより狭くなるので、矩形パターンを連ねた場合よ
りも配線容量の増加を抑えることができる。
【００１３】上記半導体装置を得るために、本発明に係
る配線配置設計方法では、基板上の上下に隣合う上配線
層と下配線層にそれぞれ上層配線パターン及び下層配線
パターンを配置設計した後に、該上層配線パターンに沿
って該上層配線パターンの下層に、該下層配線パターン
と短絡しないようにダミー配線パターンを配置設計す
る。
る配線配置設計方法では、基板上の上下に隣合う上配線
層と下配線層にそれぞれ上層配線パターン及び下層配線
パターンを配置設計した後に、該上層配線パターンに沿
って該上層配線パターンの下層に、該下層配線パターン
と短絡しないようにダミー配線パターンを配置設計す
る。
【００１４】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【００１５】（１）第１実施例 図１（Ａ）は半導体装置の配線パターン図であり、図１
（Ｂ）は（Ａ）の１Ｂ−１Ｂ線断面図である。図４と同
一構成要素には、同一符号を付してその説明を省略す
る。なお、図１では第２配線層の配線パターン２１及び
２２を点線で表している。
（Ｂ）は（Ａ）の１Ｂ−１Ｂ線断面図である。図４と同
一構成要素には、同一符号を付してその説明を省略す
る。なお、図１では第２配線層の配線パターン２１及び
２２を点線で表している。
【００１６】この半導体装置では、第１配線層の未配線
領域のうち、第２配線層の配線の下方部のみダミー配線
を配置している。すなわち、第２層配線パターン２１の
下方にダミー配線パターン４１、４２及び４３を配置
し、第２層配線パターン２２の下方にダミー配線パター
ン４４、４５及び４６を配置している。これらダミー配
線パターン４１〜４６は通常の配線と短絡しないよう、
通常の配線ルールに従って配置されている。
領域のうち、第２配線層の配線の下方部のみダミー配線
を配置している。すなわち、第２層配線パターン２１の
下方にダミー配線パターン４１、４２及び４３を配置
し、第２層配線パターン２２の下方にダミー配線パター
ン４４、４５及び４６を配置している。これらダミー配
線パターン４１〜４６は通常の配線と短絡しないよう、
通常の配線ルールに従って配置されている。
【００１７】このようなダミー配線により、例えば第２
層配線パターン２２の断面形状は、図１（Ｂ）に示す如
く、高低なく平坦になる。このため、エレクトロマイグ
レーション等による断線の虞が低減する。また、配線パ
ターンを露光する際に光照射点が焦点深度外となるのを
防止することができる。したがって、半導体集積回路装
置の信頼性が向上し、また、配線をより微細化すること
が可能となる。
層配線パターン２２の断面形状は、図１（Ｂ）に示す如
く、高低なく平坦になる。このため、エレクトロマイグ
レーション等による断線の虞が低減する。また、配線パ
ターンを露光する際に光照射点が焦点深度外となるのを
防止することができる。したがって、半導体集積回路装
置の信頼性が向上し、また、配線をより微細化すること
が可能となる。
【００１８】図２は、図１の配線の配置設計手順を示
す。この配置設計には、通常の配線のレイアウト設計に
用いられるＣＡＤが使用される。以下、括弧内の数値
は、図中のステップ識別番号を表す。
す。この配置設計には、通常の配線のレイアウト設計に
用いられるＣＡＤが使用される。以下、括弧内の数値
は、図中のステップ識別番号を表す。
【００１９】（７０）第１配線層及び第２配線層の配線
を配置設計し、例えば、第１配線層の配線パターンデー
タを第１ファイルに格納し、第２配線層の配線パターン
データを第２ファイルに格納する。次に、これら第１フ
ァイル及び第２ファイルをオープンし、以下のステップ
７２〜７６の処理を行う。
を配置設計し、例えば、第１配線層の配線パターンデー
タを第１ファイルに格納し、第２配線層の配線パターン
データを第２ファイルに格納する。次に、これら第１フ
ァイル及び第２ファイルをオープンし、以下のステップ
７２〜７６の処理を行う。
【００２０】（７２）第２ファイルから読み出すべき配
線パターン配置データが終了していれば処理を終了し、
そうでなければ次のステップ７４へ進む。
線パターン配置データが終了していれば処理を終了し、
そうでなければ次のステップ７４へ進む。
【００２１】（７４）第２ファイルから配線パターン配
置データを読み出す。
置データを読み出す。
【００２２】（７６）読み出した第２配線層の配線パタ
ーンに沿って、第１配線層にダミー配線パターンを配置
する。この配置は、グリッドの格子点（第１図中の×
印）単位で第１層の通常配線と短絡しないように行う。
次に、上記ステップ７２へ戻る。
ーンに沿って、第１配線層にダミー配線パターンを配置
する。この配置は、グリッドの格子点（第１図中の×
印）単位で第１層の通常配線と短絡しないように行う。
次に、上記ステップ７２へ戻る。
【００２３】（２）第２実施例 図３（Ａ）は第２実施例の半導体装置の配線パターン図
であり、図３（Ｂ）は（Ａ）の３Ｂ−３Ｂ線断面図であ
る。図１と同一構成要素には、同一符号を付してその説
明を省略する。
であり、図３（Ｂ）は（Ａ）の３Ｂ−３Ｂ線断面図であ
る。図１と同一構成要素には、同一符号を付してその説
明を省略する。
【００２４】この第２実施例では、ダミー配線パターン
を配線片の集合で構成し、配線片の形状を、グリッドの
１格子点のみを含む正方形としている。ダミー配線パタ
ーンを配置する箇所は上記第１実施例と同一である。
を配線片の集合で構成し、配線片の形状を、グリッドの
１格子点のみを含む正方形としている。ダミー配線パタ
ーンを配置する箇所は上記第１実施例と同一である。
【００２５】すなわち、第２層配線パターン２１の下方
の第１配線層に、ダミー配線パターン５１〜５５を配置
し、第２層配線パターン２２の下方の第１配線層に、ダ
ミー配線パターン５６〜６０を配置している。
の第１配線層に、ダミー配線パターン５１〜５５を配置
し、第２層配線パターン２２の下方の第１配線層に、ダ
ミー配線パターン５６〜６０を配置している。
【００２６】このように配置すれば、例えば第２層配線
パターン２２の下方の配線の間隔は、図３（Ｂ）に示す
如く、絶縁層３１の上面を平坦にするのに必要な間隔以
下となり、第２層配線パターン２２を平坦に配置するこ
とが可能となる。また、ダミー配線の総面積が上記第１
実施例の場合よりも狭くなるので、第１実施例よりも配
線容量の増加を抑えることができる。
パターン２２の下方の配線の間隔は、図３（Ｂ）に示す
如く、絶縁層３１の上面を平坦にするのに必要な間隔以
下となり、第２層配線パターン２２を平坦に配置するこ
とが可能となる。また、ダミー配線の総面積が上記第１
実施例の場合よりも狭くなるので、第１実施例よりも配
線容量の増加を抑えることができる。
【００２７】
【発明の効果】以上説明した如く、本発明に係る半導体
装置及び配線配置設計方法によれば、上層配線パターン
の断面形状が高低なく平坦になり、このため、エレクト
ロマイグレーション等による断線の虞が低減し、また、
配線パターンを露光する際に光照射点が焦点深度外とな
るのを防止することができ、したがって、半導体集積回
路装置の信頼性が向上し、また、配線をより微細化する
ことが可能となるという優れた効果を奏し、半導体集積
回路の大規模化、高集積化に寄与するところが大きい。
装置及び配線配置設計方法によれば、上層配線パターン
の断面形状が高低なく平坦になり、このため、エレクト
ロマイグレーション等による断線の虞が低減し、また、
配線パターンを露光する際に光照射点が焦点深度外とな
るのを防止することができ、したがって、半導体集積回
路装置の信頼性が向上し、また、配線をより微細化する
ことが可能となるという優れた効果を奏し、半導体集積
回路の大規模化、高集積化に寄与するところが大きい。
【００２８】本装置発明の上記第１態様によれば、ダミ
ー配線パターンの総面積がより狭くなるので、矩形パタ
ーンを連ねた場合よりも配線容量の増加を抑えることが
できるという効果を奏する。
ー配線パターンの総面積がより狭くなるので、矩形パタ
ーンを連ねた場合よりも配線容量の増加を抑えることが
できるという効果を奏する。
【図１】本発明に係る半導体装置の第１実施例の配線配
置図であり、（Ａ）は配線パターン図、（Ｂ）は（Ａ）
の１Ｂ−１Ｂ線断面図である。
置図であり、（Ａ）は配線パターン図、（Ｂ）は（Ａ）
の１Ｂ−１Ｂ線断面図である。
【図２】図１の配線の配置設計手順を示すフローチャー
トである。
トである。
【図３】本発明に係る半導体装置の第２実施例の配線配
置図であり、（Ａ）は配線パターン図、（Ｂ）は（Ａ）
の３Ｂ−３Ｂ線断面図である。
置図であり、（Ａ）は配線パターン図、（Ｂ）は（Ａ）
の３Ｂ−３Ｂ線断面図である。
【図４】従来の半導体装置の配線配置図であり、（Ａ）
は配線パターン図、（Ｂ）は（Ａ）の４Ｂ−４Ｂ線断面
図である。
は配線パターン図、（Ｂ）は（Ａ）の４Ｂ−４Ｂ線断面
図である。
１１〜１６ 第１層配線パターン ２１、２２ 第２層配線パターン ３０ 半導体基板 ３１ 絶縁層 ４１〜４６、５１〜６０ ダミー配線パターン
Claims (3)
- 【請求項１】 基板（３０）上に上下に隣合う上層配線
パターン（２１、２２）と下層配線パターン（１１〜１
３、１５）とが形成され、該上層配線パターンの下層領
域かつ該下層配線パターンとクロスしていない領域に、
該両配線パターンと絶縁したダミー配線パターン（４１
〜４６）が配置されていることを特徴とする半導体装
置。 - 【請求項２】 前記ダミー配線パターンは、矩形パター
ン（５１〜６０）が並設されて構成されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 基板（３０）上の上下に隣合う上配線層
と下配線層にそれぞれ上層配線パターン（２１、２２）
及び下層配線パターン（１１〜１６）を配置設計した後
に、該上層配線パターンに沿って該上層配線パターンの
下層に、該下層配線パターンと短絡しないようにダミー
配線パターンを配置設計することを特徴とする配線配置
設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246244A JPH0589203A (ja) | 1991-09-25 | 1991-09-25 | 半導体装置及び配線配置設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246244A JPH0589203A (ja) | 1991-09-25 | 1991-09-25 | 半導体装置及び配線配置設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0589203A true JPH0589203A (ja) | 1993-04-09 |
Family
ID=17145653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3246244A Withdrawn JPH0589203A (ja) | 1991-09-25 | 1991-09-25 | 半導体装置及び配線配置設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0589203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6884670B2 (en) | 1993-07-16 | 2005-04-26 | Fujitsu Limited | Dry etching with reduced damage to MOS device |
-
1991
- 1991-09-25 JP JP3246244A patent/JPH0589203A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6884670B2 (en) | 1993-07-16 | 2005-04-26 | Fujitsu Limited | Dry etching with reduced damage to MOS device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063828B2 (ja) | 集積回路の自動概略配線方法 | |
| KR940004997B1 (ko) | 비아홀을 가지는 반도체 장치의 제조방법 | |
| KR20020001582A (ko) | 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법 | |
| JP2001085614A (ja) | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JP3522144B2 (ja) | 容量回路および半導体集積回路装置 | |
| JPS60263491A (ja) | 配線相互接続構造体 | |
| EP1421620B1 (en) | Integrated circuit with signal lines and mesh layer | |
| EP0926736B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| JP4469539B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6892372B2 (en) | Wiring layout method of integrated circuit | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| EP0021661A1 (en) | Semiconductor master-slice device | |
| JPH0589203A (ja) | 半導体装置及び配線配置設計方法 | |
| JP3534093B2 (ja) | 半導体装置の設計方法並びに設計プログラム | |
| JP4731336B2 (ja) | 半導体装置 | |
| JPH04218918A (ja) | 半導体装置及びその製造方法 | |
| JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH0379059A (ja) | 半導体集積回路装置およびその製造方法 | |
| WO2012160736A1 (ja) | 半導体装置 | |
| JPH05258017A (ja) | 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法 | |
| JPS601859A (ja) | 樹脂封止型半導体装置 | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JP3398710B2 (ja) | 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法 | |
| JP2002261162A (ja) | 半導体集積回路装置、およびそのレイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |