JPH11145137A

JPH11145137A - 半導体装置及びその製造方法

Info

Publication number: JPH11145137A
Application number: JP30518097A
Authority: JP
Inventors: Takashi Suzuki; 貴志鈴木; Noriyoshi Shimizu; 紀嘉清水
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-11-07
Filing date: 1997-11-07
Publication date: 1999-05-28

Abstract

(57)【要約】【課題】エレクトロマイグレーションによる配線の劣
化を抑制し、信頼性の高い半導体装置及びその製造方法
を提供する。【解決手段】端部領域１６における配線方向に垂直な
断面積が、端部領域１６に接続する配線領域における配
線方向に垂直な断面積より大きい第１の配線１４と、第
１の配線１４上に形成され、第１の配線１４に達するコ
ンタクトホール２４が形成された絶縁膜１２ｂと、コン
タクトホール２４内に形成され、第１の配線１４に接続
された接続導体１８と、絶縁膜１２ｂ上に形成され、接
続導体１８に接続された第２の配線２０とを有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にエレクトロマイグレーションに
よる配線の劣化を抑制しうる半導体装置及びその製造方
法に関する。

【０００２】

【従来の技術】近年、半導体装置、特にＬＳＩ（Large
Scale Integration）の集積化や素子の微細化に伴い、
これらに用いられる配線の幅はますます細くなってい
る。そして、配線の幅が細くするほど配線に欠陥や劣化
が生じやすくなる傾向にある。特に、エレクトロマイグ
レーションによる配線の劣化は、深刻な問題となってい
る。エレクトロマイグレーションによる配線の劣化のメ
カニズムを、図１０を用いて説明する。図１０は従来の
半導体装置の配線の一部を示す上面図及びＥ−Ｅ′線断
面図である。

【０００３】図１０に示すように、シリコン基板１１０
上にシリコン酸化膜１１２ａが形成されており、そのシ
リコン酸化膜１１２ａ上には、膜厚４００ｎｍ、幅０．
５μｍのＡｌ膜より成る第１の配線１１４が形成されて
いる。第１の配線１１４上及びシリコン酸化膜１１２ａ
上には、更にシリコン酸化膜１１２ｂが形成されてい
る。そして、シリコン酸化膜１１２ｂには、第１の配線
１１４に達するコンタクトホール１２４が形成されてい
る。そしてコンタクトホール１２４内には、Ｗ（タング
ステン）より成る高さ５００ｎｍ、外径４００ｎｍの円
柱状の接続導体１１８が形成されている。

【０００４】一方、シリコン酸化膜１１２ｂ上及び接続
導体１１８上には、膜厚４００ｎｍ、幅０．５μｍのＡ
ｌ膜より成る第２の配線１２０が形成されており、第２
の配線１２０は接続導体１１８を介して第１の配線１１
４に接続されている。そして、第２の配線１２０上及び
シリコン酸化膜１１２ｂ上には、シリコン酸化膜１１２
ｃが形成されている。

【０００５】このような従来の半導体装置において、例
えば、電流が第１の配線１１４から接続導体１１８を介
して第２の配線１２０に流れるとする。矢印の向きは電
流の向きを示している。すると、電流の流れとともに配
線材料の原子の空孔の流れ、いわゆるエレクトロマイグ
レーションが生じる。ここでは配線材料はＡｌであるの
でＡｌ原子の空孔の流れが生じる。そして、第１の配線
１１４の材料と接続導体１１８の材料とが異なる場合
や、第１の配線１１４と接続導体１１８との界面に異種
不純物が存在している場合などでは、第１の配線１１４
中に生じた空孔が接続導体１１８を通過できずに第１の
配線１１４の接続導体１１８近傍に集積してしまう。そ
して、この空孔の多くは、第１の配線１１４の端まで拡
散して第１の配線１１４の端に集まり、そこにボイド１
１５を生じる。ボイド１１５の生じる範囲は徐々に広が
っていき、これにより第１の配線１１４と接続導体１１
８とのコンタクト抵抗が上昇し、ひいては第１の配線１
１４が断線に至ってしまう。

【０００６】従って、半導体装置の寿命を長くするため
には、上記のようなエレクトロマイグレーションによる
配線の劣化を抑制することが必要である。エレクトロマ
イグレーションによる配線の劣化を抑制する方法とし
て、下記に示すような方法が提案されている。第１の方
法は、配線材料として用いられるＡｌにＣｕやＴｉを添
加して合金化するものであり、この方法は一般的に用い
られているものである。この方法による寿命向上の原因
はいくつかの説があるが、Ａｌのグレインバウンダリに
Ｃｕが析出してＡｌの移動が抑えられるため、又はＡｌ
の移動開始時間がＣｕの移動によって遅延化されるため
と考えられている。

【０００７】第２の方法は、Ａｌ金属又はＡｌ合金の結
晶方位を＜１１１＞方位に揃えるものであり、第１の方
法と同様に一般的に用いられているものである。この方
法によれば、グレイン間での結合が高くなるので、エレ
クトロマイグレーションが発生しにくくなる。第３の方
法は、配線のパターンを工夫するものである。例えば、
特開昭６２−１５０７４４号公報に開示された方法で
は、図１１のようにＡｌ配線１１４の一部に配線幅の太
い領域１２２が設けられており、配線幅の細い領域で発
生したボイドが配線幅の太い領域１２２に達する。そし
て、Ａｌ配線１１４に流れる電流の電流密度が急激に低
下するためにこの配線幅の太い領域１２２にボイドが集
まる。そのため、配線幅の太い領域１２２より先の配線
幅の細い領域にボイドが移動しにくくなり、これにより
配線の劣化を抑制することができる。

【０００８】

【発明が解決しようとする課題】しかしながら、第１及
び第２の方法は、エレクトロマイグレーションを一定程
度抑制する効果はあるものの、いくつかの問題点・欠点
があった。即ち、第１の方法では、例えばＡｌ中にＣｕ
を添加する場合、Ｃｕの量が重量比で数％を超えると配
線の加工条件が変化してしまい、配線を所望の形状に形
成することが困難となる場合があった。また、配線をパ
ターニングする際に、通常の金属のエッチング工程で用
いられるＲＩＥ（Reactive Ion Etching、反応性イオン
エッチング）によりエッチングを行うと、ＲＩＥではＣ
ｕが取り除かれないため、Ａｌに添加したＣｕのみが基
板表面上に残ってしまうことがあった。また、Ａｌに添
加する材料や添加量によってＡｌ合金のグレインサイズ
が変化し、これに伴いＡｌ合金の結晶方位が＜１１１＞
方位から大きくずれてしまうことがあるため、第１の方
法と第２の方法の両方を同時に用いることが困難な場合
もあった。

【０００９】また、第３の方法は、以下の理由により必
ずしも有効ではなかった。即ち、ＬＳＩ等の半導体装置
は多層配線構造であるため、配線層の高さの異なる配線
同士がＷ等より成る接続導体を介して電気的に接続され
ており、Ａｌ又はＡｌ合金より成る配線中の空孔は、Ｗ
等の別の金属で形成された接続導体を通過することがで
きないため、配線端部に設けられた接続導体近傍に空孔
が集中する場合が多い。このような場合には、細い配線
幅の領域で生じたボイドが移動して配線幅の太い領域１
２２に集まるとは限らず、配線端部の接続導体近傍に空
孔が集積して、その後接続導体近傍の配線内にボイドが
生じることもあり得る。このため、単に配線幅の太い領
域１２２を形成する第３の方法は、必ずしもＬＳＩ等の
多層配線構造の半導体装置には有効ではなかった。

【００１０】本発明の目的は、エレクトロマイグレーシ
ョンによる配線の劣化を抑制し、信頼性の高い半導体装
置及びその製造方法を提供することにある。

【００１１】

【課題を解決するための手段】上記目的は、端部領域に
おける配線方向に垂直な断面積が、前記端部領域に接続
する配線領域における配線方向に垂直な断面積より大き
い第１の配線と、前記第１の配線上に形成され、前記第
１の配線に達するコンタクトホールが形成された絶縁膜
と、前記コンタクトホール内に形成され、前記第１の配
線に接続された接続導体と、前記絶縁膜上に形成され、
前記接続導体に接続された第２の配線とを有することを
特徴とする半導体装置により達成される。これにより、
第１の配線の端部領域における配線方向に垂直な断面積
を大きくしたので、エレクトロマイグレーションによる
抵抗値の上昇、又は断線に至るまでの時間を長くするこ
とができ、これにより信頼性の高い半導体装置を提供す
ることができる。

【００１２】また、上記の半導体装置において、前記端
部領域は、前記第１の配線の電流が流れ出す側に位置す
ることが望ましい。また、上記の半導体装置において、
前記端部領域における前記第１の配線の幅は、前記端部
領域以外の前記第１の配線の幅より大きいことが望まし
い。また、上記の半導体装置において、前記端部領域に
おける前記第１の配線の厚さは、前記端部領域以外の前
記第１の配線の厚さより厚いことが望ましい。

【００１３】また、上記の半導体装置において、前記接
続導体は、前記第１の配線の前記端部領域上に形成され
ていることが望ましい。また、上記の半導体装置におい
て、前記接続導体は、前記第１の配線の端から離間した
前記端部領域以外の前記第１の配線上に形成されている
ことが望ましい。

【００１４】また、上記目的は、第１の配線と、前記第
１の配線上に形成され、前記第１の配線に達するコンタ
クトホールが形成された絶縁膜と、前記コンタクトホー
ル内に形成され、前記第１の配線に接続された接続導体
と、前記絶縁膜上に前記接続導体に接続して形成され、
端部領域における配線方向に垂直な断面積が、前記端部
領域に接続する配線領域における配線方向に垂直な断面
積より大きい第２の配線とを有することを特徴とする半
導体装置により達成される。これにより、第２の配線の
端部領域における配線方向に垂直な断面積を大きくした
ので、エレクトロマイグレーションによる抵抗値の上
昇、又は断線に至るまでの時間を長くすることができ、
これにより信頼性の高い半導体装置を提供することがで
きる。

【００１５】また、上記目的は、下地基板上に第１の絶
縁膜を形成する第１絶縁膜形成工程と、前記第１の絶縁
膜の所定の領域に凹部を形成する凹部形成工程と、前記
第１の絶縁膜上に、前記凹部が形成された領域に端部領
域が位置し、前記端部領域の膜厚が前記端部領域以外の
膜厚より厚い第１の配線を形成する第１配線形成工程
と、全面に第２の絶縁膜を形成する第２絶縁膜形成工程
と、前記第２の絶縁膜に前記第１の配線層に達するコン
タクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に導電膜より成る接続導体を形
成する接続導体形成工程と、前記第２の絶縁膜上に、前
記接続導体を介して第１の配線に接続された第２の配線
を形成する第２配線形成工程とを有することを特徴とす
る半導体装置の製造方法により達成される。これによ
り、第１の配線の端部領域における断面積を大きくした
ので、エレクトロマイグレーションによる抵抗値の上
昇、又は断線に至るまでの時間を長くすることができ、
これにより信頼性の高い半導体装置の製造方法を提供す
ることができる。

【００１６】また、上記の半導体装置の製造方法におい
て、前記第１配線形成工程は、前記第１の配線の表面を
平坦化する平坦化工程を有することが望ましい。

【００１７】

【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置を図１乃至図３を用いて説明す
る。図１は、本実施形態による半導体装置の配線の一部
を示す上面図及びＡ−Ａ′線断面図である。図２は、エ
レクトロマイグレーションによる配線劣化の例を示す上
面図及びＡ−Ａ′線断面図である。図３は、寿命試験の
結果を示すグラフである。なお、ここでは便宜上、電流
が第１の配線から第２の配線に向って流れることを前提
として説明する。

【００１８】図１に示すように、シリコン基板１０上に
は、膜厚５００ｎｍのシリコン酸化膜１２ａが形成され
ている。シリコン酸化膜１２ａ上には、膜厚２０ｎｍの
ＴｉＮ膜１４ａ、膜厚４００ｎｍのＡｌ膜１４ｂ、膜厚
２０ｎｍのＴｉＮ膜１４ｃを順に積層した第１の配線１
４が形成されている。第１の配線１４は、端部領域１６
を除いて０．５μｍの配線幅で形成されている。そし
て、第１の配線１４のカソード側（陰極側）の端から
１．２μｍの端部領域１６においては、配線幅が１．２
μｍで形成されている。

【００１９】そして、第１の配線１４上及びシリコン酸
化膜１２ａ上には、更にシリコン酸化膜１２ｂが形成さ
れている。また、第１の配線１４の端部領域１６上のシ
リコン酸化膜１２ｂには、第１の配線１４に達するコン
タクトホール２４が形成されている。そしてコンタクト
ホール２４内には、Ｗより成る高さ５００ｎｍ、外径４
００ｎｍの円柱状の接続導体１８が形成されている。

【００２０】一方、第１の配線１４の上層には、膜厚２
０ｎｍのＴｉＮ膜２０ａ、膜厚４００ｎｍのＡｌ膜２０
ｂ、膜厚２０ｎｍのＴｉＮ膜２０ｃを順に積層した第２
の配線２０が形成されている。そして、第２の配線２０
のアノード側（陽極側）は、接続導体１８を介して第１
の配線１４に接続されている。なお、第２の配線２０
は、０．５μｍの配線幅で形成されている。そして、第
２の配線２０上及びシリコン酸化膜１２ｂ上には、シリ
コン酸化膜１２ｃが形成されている。

【００２１】なお、第１の配線１４のカソード側に配線
幅の太い端部領域１６を設け、第２の配線２０のアノー
ド側では配線幅を太くしていないのは、配線材料がＡｌ
であるためボイド１５が第１の配線１４のカソード側に
生じるためである。次に、本実施形態による半導体装置
におけるエレクトロマイグレーションによる配線劣化の
例について図２を用いて説明する。

【００２２】便宜上、電流が第１の配線１４から第２の
配線２０に向って流れることを前提として説明する。矢
印の向きは電流の向きを示している。電流が第１の配線
１４から第２の配線２０に向かって流れると、電流の流
れとともに第１の配線１４の材料であるＡｌの空孔の流
れ、いわゆるエレクトロマイグレーションが生じる。本
実施形態による半導体装置では、接続導体１８の材料は
Ｗであるので、第１の配線１４の材料であるＡｌとは異
なる。従って、第１の配線１４中に生じた空孔は接続導
体１８を通過できずに接続導体１８近傍に集積する。そ
して、空孔の多くは第１の配線１４の端まで拡散し、第
１の配線１４の端からボイド１５が徐々に広がってい
く。

【００２３】ところが本実施形態による半導体装置で
は、第１の配線１４の端部領域１６において配線幅を太
くしているので、配線の断面積が大きくなっている。こ
のため、例えば図１０に示す従来の半導体装置のボイド
１１５と同じ体積のボイド１５が第１の配線１４の端に
生じた場合でも、端部領域１６の断面積が大きいので第
１の配線１４の端からわずかの距離にしかボイド１５が
生じないことになる。従って、従来の半導体装置の場合
と比べて、第１の配線１４と接続導体１８との間のコン
タクト抵抗が上昇し始めるまでの時間、第１の配線１４
の抵抗値が上昇し始めるまでの時間、及び第１の配線１
４が断線に至るまでの時間を長くすることが可能とな
る。

【００２４】また、本実施形態では、第１の配線１４と
して、ＴｉＮ膜１４ａ、Ａｌ膜１４ｂ、ＴｉＮ膜１４ｃ
より成る積層膜を用いている。従って、Ａｌ膜１４ｂの
一部にボイド１５が発生してそこに電流が流れなくなっ
たとしても、電流はＴｉＮ膜１４ａ、１４ｃを通じて流
れる。このため、端部領域１６にボイド１５が生じて広
がっていったとしても、端部領域１６ではＴｉＮ膜１４
ａ、１４ｃの断面積が大きいため第１の配線１４の抵抗
値の急激な上昇が防止される。

【００２５】次に、本実施形態による半導体装置におけ
る配線の信頼性を評価すべく、従来の半導体装置の配線
との比較で寿命試験を行った。寿命試験の結果を図３を
用いて説明する。図３は、横軸に時間（ｈｏｕｒ）を示
し、縦軸に配線の抵抗値を示したものである。従来の半
導体装置の配線としては、図１０に示した従来の半導体
装置の場合と同様の配線を用いた。即ち、第１の配線１
１４及び第２の配線１２０の配線幅は、ともに０．５μ
ｍとした。試験条件は、周囲温度２５０℃、電流値４．
４ｍＡとした。この電流値の場合、第１の配線１４、１
１４の０．５μｍ幅の領域においては、電流密度は２×
１０⁶Ａ／ｃｍ²となる。

【００２６】図３からわかるように、従来の半導体装置
では、約１６時間後から抵抗値が増加し始めている。こ
れに対し、本実施形態による半導体装置では、約３４時
間後から抵抗値が増加し始めている。即ち、本実施形態
による半導体装置では、抵抗値が増加し始めるまでの時
間が長くなっており約２．１倍となっている。抵抗値が
上昇し始めるまでの時間は、第１の配線１４、第２の配
線２０、及び接続導体１８に用いられる材料や、これら
の構造、また発生するボイド１５の形状にもよると考え
られるが、図３から容易に推測されるように、例えば端
部領域１６の断面積を２倍、更に好ましくは３倍とすれ
ば、抵抗値が上昇し始めるまでの時間を従来に対して平
均的には２倍以上に長くすることができると考えられ
る。

【００２７】また、図３からわかるように、本実施形態
による半導体装置では、従来の半導体装置に比べて抵抗
値の上昇する傾きが緩やかになっている。従って、本実
施形態によれば、配線の寿命を大幅に延ばすことが可能
となる。このように、本実施形態によれば、配線の端部
領域の配線幅を太くし、配線の端部領域における断面積
を大きくしたので、エレクトロマイグレーションによる
抵抗値の上昇、又は断線に至るまでの時間を長くするこ
とができ、これにより信頼性の高い半導体装置を提供す
ることができる。

【００２８】また、本実施形態によれば、第１の配線の
端部領域における配線幅を太くしたので、接続導体の位
置ずれに対する許容度を大きくすることができ、これに
より信頼性の高い半導体装置を提供することができる。［第２実施形態］本発明の第２実施形態による半導体装
置及びその製造方法を図４乃至図７を用いて説明する。
図４は、本実施形態による半導体装置の配線の一部を示
す上面図及びＢ−Ｂ′線断面図である。図５乃至図７
は、本実施形態による半導体装置の製造方法を示す工程
断面図である。図１乃至図３に示す第１実施形態による
半導体装置と同一の構成要素には、同一の符号を付して
説明を省略または簡潔にする。

【００２９】本実施形態による半導体装置は、図４に示
すように、第１の配線１４の端部領域１６において、第
１の配線１４の膜厚が厚く形成されていることに主な特
徴がある。本実施形態による半導体装置によれば、端部
領域１６において第１の配線１４の膜厚を厚くすること
により断面積を大きくしたので、エレクトロマイグレー
ションによる抵抗値の上昇、又は断線に至るまでの時間
を長くすることができ、これにより信頼性の高い半導体
装置を提供することができる。

【００３０】本実施形態による半導体装置の製造方法を
図５乃至図７を用いて説明する。まず、図５（ａ）に示
すように、シリコン基板１０上に、熱酸化により膜厚約
５００ｎｍのシリコン酸化膜１２ａを形成する。次に、
凹部２２の形状にパターニングしたフォトレジストマス
ク（図示せず）を用いてシリコン酸化膜１２ａをエッチ
ングし、シリコン酸化膜１２ａの表面から深さ約２００
ｎｍの凹部２２を形成する（図５（ｂ）参照）。

【００３１】次に、シリコン酸化膜１２ａ上に、スパッ
タ法又はＣＶＤ（Chemical Vapor Deposition）法によ
り、膜厚２０ｎｍのＴｉＮ膜１４ａを形成し、この後、
スパッタ法又はＣＶＤ法により膜厚７００ｎｍのＡｌ膜
１４ｂを形成する（図５（ｃ）参照）。次に、ＣＭＰ
（Chemical Mechanical Polishing）法又はリフロー（r
eflow）法により、Ａｌ膜１４ｂの表面を平坦化する
（図５（ｄ）参照）。

【００３２】次に、Ａｌ膜１４ｂ上に、スパッタ法又は
ＣＶＤ法により、膜厚約２０ｎｍのＴｉＮ膜１４ｃを形
成する（図６（ａ）参照）。次に、第１の配線１４の形
状にパターニングしたフォトレジストマスク（図示せ
ず）を用いて、ＲＩＥによりＴｉＮ膜１４ｃ、Ａｌ膜１
４ｂ、ＴｉＮ膜１４ａをエッチングし、第１の配線１４
を形成する（図６（ｂ）参照）。

【００３３】この後、シリコン酸化膜１２ｂを形成し、
この後、直径４００ｎｍのコンタクトホール２４の形状
にパターニングしたフォトレジストマスクを用いて、シ
リコン酸化膜１２ｂ表面から第１の配線１４表面まで達
するコンタクトホール２４を形成する（図６（ｃ）参
照）。次に、全面にスパッタ法又はＣＶＤ法によりＷ膜
（図示せず）を形成し、Ｗ膜を異方性エッチングにより
シリコン酸化膜１２ｂ表面までエッチングすることによ
り、Ｗ膜より成る接続導体１８を形成する（図７（ａ）
参照）。

【００３４】次に、全面に、スパッタ法又はＣＶＤ法に
より、膜厚２０ｎｍのＴｉＮ膜２０ａ、膜厚７００ｎｍ
のＡｌ膜２０ｂ、膜厚２０ｎｍのＴｉＮ膜２０ｃを順に
形成し、第２の配線の形状２０にパターニングしたフォ
トレジストマスク（図示せず）を用いてＲＩＥによりＴ
ｉＮ膜２０ｃ、Ａｌ膜２０ｂ、ＴｉＮ膜２０ａをエッチ
ングし、第２の配線２０を形成する。更にこの後、通常
の多層配線の形成プロセスに従って所定の多層配線（図
示せず）が形成され、これに伴い第２の配線２０上にシ
リコン酸化膜１２ｃが形成される（図７（ｂ）参照）。

【００３５】このようにして形成した本実施形態による
半導体装置を、第１実施形態と同様にして寿命試験を行
った。試験結果を図３に示す。なお、試験条件は第１実
施形態の場合と同様である。図３からわかるように、従
来の半導体装置では約１６時間後から抵抗値が増加し始
めたのに対し、本実施形態による半導体装置では約２１
時間後から抵抗値が増加し始めている。即ち、本実施形
態による半導体装置では、抵抗値が増加し始めるまでの
時間が長くなり約１．３倍となっている。従って、本実
施形態によれば、従来の半導体装置に比べて配線の寿命
を長くすることが可能となる。

【００３６】更に、上記の配線と同様のＴＥＧ（Test E
lement Group）を２０組形成して寿命試験を行ったとこ
ろ、抵抗値が初期値より２０％高くなるまでの時間は、
従来の半導体装置における配線の場合に比べて平均で約
２０％長くなることがわかった。このように本実施形態
によれば、第１の配線の端部領域において膜厚を厚くす
ることにより断面積を大きくしたので、エレクトロマイ
グレーションによる抵抗値の上昇、又は断線に至るまで
の時間を長くすることができ、これにより信頼性の高い
半導体装置を提供することができる。

【００３７】［第３実施形態］本発明の第３実施形態に
よる半導体装置を図８を用いて説明する。図８は、本実
施形態による半導体装置の配線の一部を示す上面図及び
Ｃ−Ｃ′線断面図である。図１乃至図７に示す第１又は
第２実施形態による半導体装置と同一の構成要素には、
同一の符号を付して説明を省略または簡潔にする。

【００３８】本実施形態による半導体装置は、図８に示
すように、第１の配線１４の端部領域１６において、第
１の配線１４の配線幅が太く形成されており、更に膜厚
も厚く形成されていることに主な特徴がある。本実施形
態による半導体装置によれば、端部領域１６において第
１の配線１４の配線幅を太くし、更に膜厚を厚くするこ
とにより断面積を大きくしたので、エレクトロマイグレ
ーションによる抵抗値の上昇、又は断線に至るまでの時
間を長くすることができ、これにより信頼性の高い半導
体装置を提供することができる。

【００３９】［第４実施形態］本発明の第４実施形態に
よる半導体装置を図９を用いて説明する。図９は、本実
施形態による半導体装置の配線の一部を示す上面図及び
Ｄ−Ｄ′線断面図である。図１乃至図８に示す第１乃至
第３実施形態による半導体装置と同一の構成要素には、
同一の符号を付して説明を省略または簡潔にする。

【００４０】本実施形態による半導体装置は、図９に示
すように、ボイドが生じ始める第１の配線１４の端から
十分に離間した第１の配線１４の配線幅の細い領域に、
接続導体１８が形成されていることに主な特徴がある。
本実施形態による半導体装置によれば、端部領域１６に
おいて第１の配線１４の配線幅を太くして断面積を大き
くし、更にボイドが生じ始める第１の配線１４の端から
十分に離間した領域に接続導体１８を設けるようにした
ので、エレクトロマイグレーションによる抵抗値の上
昇、又は断線に至るまでの時間を長くすることができ、
これにより信頼性の高い半導体装置を提供することがで
きる。

【００４１】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。例えば、第１、第３、
及び第４実施形態では、第１の配線の端部領域を４角形
にしたが、４角形に限定されるものではなく、第１の配
線の断面積を大きくできるならば丸形、楕円形等でもよ
い。

【００４２】また、第１乃至第３実施形態では第１の配
線の一方の端部領域のみの断面積を大きくしたが、第１
の配線の両側の端部領域の断面積を大きくしてもよい。
更に第２の配線の端部領域の断面積を大きくしてもよ
い。この場合、電流がどちらの方向に流れても上記の効
果を得ることができる。また、第１乃至第３実施形態に
おいて、電流が第２の配線から第１の配線に向かって流
れる場合には、第２の配線の端部領域のみの断面積を大
きくしてもよい。

【００４３】また、第１乃至第３実施形態では、第１の
配線及び第２の配線にＡｌ膜を用いたが、Ａｌ膜に限定
されるものではなく、例えばＣｕ膜を用いてもよいし、
Ｃｕ、Ｔｉ、又はＳｉを含有するＡｌ膜等他の膜を用い
てもよい。また、第１乃至第３実施形態では、ＴｉＮ膜
を用いたが、ＴｉＮ膜に限定されるものではなくＴｉ膜
などの高融点金属膜を用いてもよい。

【００４４】また、第１乃至第３実施形態では、接続導
体の材料としてＷを用いたが、Ｗに限定されるものでは
なく、例えばＣｕ、Ａｌでもよいし、Ｃｕ、Ｔｉ、又は
Ｓｉを含有するＡｌ等を用いてもよい。

【００４５】

【発明の効果】以上の通り、本発明によれば、配線の端
部領域の配線幅を太くすることにより、また配線の端部
領域の膜厚を厚くすることにより、配線の端部領域にお
ける断面積を大きくしたので、エレクトロマイグレーシ
ョンによる抵抗値の上昇、又は断線に至るまでの時間を
長くすることができ、これにより信頼性の高い半導体装
置を提供することができる。

【００４６】また、本発明によれば、配線の端部領域に
おける配線幅を太くしたので、接続導体の位置ずれに対
する許容度を大きくすることができ、これにより信頼性
の高い半導体装置を提供することができる。また、本発
明によれば、配線の端部領域における断面積を大きく
し、更にボイドが生じ始める配線の端部領域の端から十
分に離間した領域に接続導体を設けるようにしたので、
エレクトロマイグレーションによる抵抗値の上昇、又は
断線に至るまでの時間を長くすることができ、これによ
り信頼性の高い半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置の配線
の一部を示す上面図及びＡ−Ａ′線断面図である。

【図２】エレクトロマイグレーションによる配線劣化の
例を示す上面図及びＡ−Ａ′線断面図である。

【図３】寿命試験の結果を示すグラフである。

【図４】本発明の第２実施形態による半導体装置の配線
の一部を示す上面図及びＢ−Ｂ′線断面図である。

【図５】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。

【図６】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。

【図７】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。

【図８】本発明の第３実施形態による半導体装置の配線
の一部を示す上面図及びＣ−Ｃ′線断面図である。

【図９】本発明の第４実施形態による半導体装置の配線
の一部を示す上面図及びＤ−Ｄ′線断面図である。

【図１０】従来の半導体装置の配線の一部を示す上面図
及びＥ−Ｅ′線断面図である。

【図１１】提案されている半導体装置の配線の一部を示
す上面図及びＦ−Ｆ′線断面図である。

【符号の説明】

１０…シリコン基板１２ａ、１２ｂ、１２ｃ…シリコン酸化膜１４…第１の配線１４ａ…ＴｉＮ膜１４ｂ…Ａｌ膜１４ｃ…ＴｉＮ膜１５…ボイド１６…端部領域１８…接続導体２０…第２の配線２０ａ…ＴｉＮ膜２０ｂ…Ａｌ膜２０ｃ…ＴｉＮ膜２２…凹部２４…コンタクトホール１１０…シリコン基板１１２ａ、１１２ｂ、１１２ｃ…シリコン酸化膜１１４…第１の配線、Ａｌ配線１１５…ボイド１１８…接続導体１２０…第２の配線１２２…配線幅の太い領域１２４…コンタクトホール

Claims

【特許請求の範囲】

【請求項１】端部領域における配線方向に垂直な断面
積が、前記端部領域に接続する配線領域における配線方
向に垂直な断面積より大きい第１の配線と、前記第１の配線上に形成され、前記第１の配線に達する
コンタクトホールが形成された絶縁膜と、前記コンタクトホール内に形成され、前記第１の配線に
接続された接続導体と、前記絶縁膜上に形成され、前記接続導体に接続された第
２の配線とを有することを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、前記端部領域は、前記第１の配線の電流が流れ出す側に
位置することを特徴とする半導体装置。
【請求項３】請求項１又は２記載の半導体装置におい
て、前記端部領域における前記第１の配線の幅は、前記端部
領域以外の前記第１の配線の幅より大きいことを特徴と
する半導体装置。
【請求項４】請求項１乃至３のいずれか１項に記載の
半導体装置において、前記端部領域における前記第１の配線の厚さは、前記端
部領域以外の前記第１の配線の厚さより厚いことを特徴
とする半導体装置。
【請求項５】請求項１乃至４のいずれか１項に記載の
半導体装置において、前記接続導体は、前記第１の配線の前記端部領域上に形
成されていることを特徴とする半導体装置。
【請求項６】請求項１乃至４のいずれか１項に記載の
半導体装置において、前記接続導体は、前記第１の配線の端から離間した前記
端部領域以外の前記第１の配線上に形成されていること
を特徴とする半導体装置。
【請求項７】第１の配線と、前記第１の配線上に形成され、前記第１の配線に達する
コンタクトホールが形成された絶縁膜と、前記コンタクトホール内に形成され、前記第１の配線に
接続された接続導体と、前記絶縁膜上に前記接続導体に接続して形成され、端部
領域における配線方向に垂直な断面積が、前記端部領域
に接続する配線領域における配線方向に垂直な断面積よ
り大きい第２の配線とを有することを特徴とする半導体
装置。
【請求項８】下地基板上に第１の絶縁膜を形成する第
１絶縁膜形成工程と、前記第１の絶縁膜の所定の領域に凹部を形成する凹部形
成工程と、前記第１の絶縁膜上に、前記凹部が形成された領域に端
部領域が位置し、前記端部領域の膜厚が前記端部領域以
外の膜厚より厚い第１の配線を形成する第１配線形成工
程と、全面に第２の絶縁膜を形成する第２絶縁膜形成工程と、前記第２の絶縁膜に前記第１の配線層に達するコンタク
トホールを形成するコンタクトホール形成工程と、前記コンタクトホール内に導電膜より成る接続導体を形
成する接続導体形成工程と、前記第２の絶縁膜上に、前記接続導体を介して第１の配
線に接続された第２の配線を形成する第２配線形成工程
とを有することを特徴とする半導体装置の製造方法。
【請求項９】請求項８記載の半導体装置の製造方法に
おいて、前記第１配線形成工程は、前記第１の配線の表面を平坦
化する平坦化工程を有することを特徴とする半導体装置
の製造方法。