JP2001306640A - 自動配置配線手法、自動配置配線装置、および半導体集積回路 - Google Patents

自動配置配線手法、自動配置配線装置、および半導体集積回路

Info

Publication number
JP2001306640A
JP2001306640A JP2000115580A JP2000115580A JP2001306640A JP 2001306640 A JP2001306640 A JP 2001306640A JP 2000115580 A JP2000115580 A JP 2000115580A JP 2000115580 A JP2000115580 A JP 2000115580A JP 2001306640 A JP2001306640 A JP 2001306640A
Authority
JP
Japan
Prior art keywords
wiring
upper limit
layout pattern
filling rate
limit value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000115580A
Other languages
English (en)
Inventor
Genichi Tanaka
玄一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000115580A priority Critical patent/JP2001306640A/ja
Priority to US09/672,790 priority patent/US6505334B1/en
Publication of JP2001306640A publication Critical patent/JP2001306640A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 上限値以上の配線充填率をもつ配線の厚さを
薄くすると、配線抵抗が高くなり断線し易くなって信頼
性に欠け、また、配線の再配置には人手を要し設計時間
が長くなるという課題があった。 【解決手段】 配線のレイアウトパターン上の所定の測
定領域内を走査して配線充填率をチエックする。配線充
填率が上限値を越える場合、自動的に配線充填率が上限
値未満となるように配線間隔を広げ、あるいは配線間に
配線禁止領域を挿入し、あるいは分割して複数の幅の狭
い配線と置き換え、あるいは、コンタクトホールを介し
て配線の一部を異なる層内に形成して、配線充填率が上
限値未満のレイアウトパターンを得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体集積回路
の設計で用いられ、配線充填率が上限値未満となるよう
に配線のレイアウトパターンを自動的に修正する自動配
置配線手法、自動配置配線装置、および半導体集積回路
に関するものである。
【0002】
【従来の技術】従来の半導体集積回路の設計において、
配線充填率を上限値未満に保持させながら、自動的に半
導体集積回路の全配線のレイアウトパターンを生成する
という自動配置配線手法はなかった。ここで配線充填率
とは、所定の測定領域を走査して得られた各配線の面
積、即ち、配線の幅×配線の長さで得られる値を、測定
領域内に存在する配線総数分だけ加算したものから、測
定領域の面積で割った値を指す。ここで走査対象として
いる測定領域のサイズは、例えば、300μm×300
μmの領域である。従って、配線充填率を式で表すと、
測定領域内の全配線の面積÷測定領域の面積となる。こ
こで、全配線の面積=Σ(各配線の幅×各配線の長さ)
である。
【0003】
【発明が解決しようとする課題】従来の半導体集積回路
の配線手法は以上のように構成されていたので、半導体
集積回路の設計時に配線充填率の上限値を越えた場合
は、配線の厚みが薄くなってしまい、人手を介して配線
の幅や配置を変えるようにして修正していたので、多く
の人手を必要とし、その分設計時間が長くなりコストも
増大するという課題があった。また、上限値を越えた配
線充填率を持つ半導体集積回路の場合、配線抵抗が高く
なって断線し易く、信頼性に欠けるといった課題があっ
た。
【0004】この発明は上記のような課題を解決するた
めになされたもので、半導体集積回路の配線設計におい
て、自動的に配線充填率をチエックし、この配線充填率
が上限値を越えた場合、配線充填率が上限値未満となる
ように配線のレイアウトパターンを修正し、配線のレイ
アウトパターンの設計効率を向上することが可能な、即
ち、配線充填率を自動的に制御する自動配置配線手法、
自動配置配線装置、および半導体集積回路を得ることを
目的とする。
【0005】
【課題を解決するための手段】この発明に係る自動配置
配線手法は、半導体集積回路のゲートレベルの回路情報
に基づいて自動配置配線ツールを用いて、配線のレイア
ウトパターンを作成するステップと、前記配線のレイア
ウトパターン内の所定の測定領域を走査するステップ
と、前記走査の結果、前記測定領域内の前記配線の配線
充填率が前記上限値を超えていないかチェックし、前記
上限値を超えていた場合は、前記配線充填率が上限値未
満となるように前記配線のレイアウトパターンを修正し
て、前記上限値未満の配線充填率を有する配線のレイア
ウトパターンを得るステップとを備え、配線充填率を自
動的に制御するものである。
【0006】この発明に係る自動配置配線手法は、半導
体集積回路のゲートレベルの回路情報に基づいて自動配
置配線ツールを用いて、概略の配線のレイアウトパター
ンを作成するステップと、前記概略の配線のレイアウト
パターン内の所定の測定領域を走査するステップと、前
記走査の結果、前記測定領域内での前記概略の配線の配
線充填率が上限値を超えていないかチェックし、前記上
限値を超えていた場合は、前記配線充填率が上限値未満
となるように、前記概略の配線のレイアウトパターンを
修正するステップと、修正された前記概略の配線のレイ
アウトパターンに対して、前記半導体集積回路の全ての
配線に関する詳細のレイアウトパターンを作成するステ
ップとを備え、配線充填率を自動的に制御するものであ
る。
【0007】この発明に係る自動配置配線手法は、測定
領域内での走査の結果、同層内に形成された配線の配線
充填率が上限値を超えていた場合、前記配線充填率が前
記上限値未満となるように、予め設定した一定値で、あ
るいは一定割合で、あるいは前記配線充填率が前記上限
値未満の最小限の配線間隔で前記配線の間隔を拡張する
ように修正することを特徴とするものである。
【0008】この発明に係る自動配置配線手法は、測定
領域内での走査の結果、同層内に形成された配線の配線
充填率が上限値を超えていた場合、前記配線充填率が前
記上限値未満となるように、それぞれの前記配線間に所
定幅の配線禁止領域を挿入することを特徴とするもので
ある。
【0009】この発明に係る自動配置配線手法は、測定
領域内での走査の結果、同層内に形成された配線の配線
充填率が上限値を超えていた場合、前記配線充填率が前
記上限値未満となるように、コンタクトホールを介して
異なる層に前記配線の一部を形成することを特徴とする
ものである。
【0010】この発明に係る自動配置配線手法は、測定
領域内での走査の結果、同層内の配線の配線充填率が上
限値を超えており、かつ、配線幅が所定値より広い配線
を移動することで配線充填率を下げることが出来ない場
合、前記配線充填率が前記上限値未満となるように、配
線幅が所定値より広い前記配線を配線幅の狭い複数の配
線に分割して置き換えるように修正することを特徴とす
るものである。
【0011】この発明に係る自動配置配線手法は、同層
内に形成された配線の配線充填率が上限値を超えてお
り、かつ、配線幅が所定値より広い配線を、前記所定値
より狭い幅を持つ前記複数の配線と置き換える場合に、
前記配線充填率が前記上限値未満となるように、前記複
数の配線からなる配線群の両端までの長さを、配線幅が
所定値より広い前記配線の幅と同一か、あるいはそれ以
下となるように修正することを特徴とするものである。
【0012】この発明に係る自動配置配線手法は、同層
内に形成された配線の配線充填率が上限値を超えてお
り、かつ、配線幅が所定値より広い配線を、前記所定値
より狭い幅を持つ前記複数の配線と置き換える場合に、
前記配線充填率が前記上限値未満となるように、前記複
数の配線内の各配線の幅の総和を、前記配線の幅と同じ
とするように修正することを特徴とするものである。
【0013】この発明に係る半導体集積回路は、上記の
自動配置配線手法で得られた配線充填率が上限値未満の
配線のレイアウトパターンを有するものである。
【0014】この発明に係る自動配置配線装置は、メモ
リ内に格納された半導体集積回路のゲートレベルの回路
情報を入力し、自動配置配線ツールを用いて配線のレイ
アウトパターンを作成する手段と、前記配線のレイアウ
トパターン内の所定の測定領域を走査する手段と、走査
の結果、前記測定領域内の前記配線の配線充填率が所定
の上限値を超えていないかチェックし、上限値を超えて
いた場合は、所定幅の配線領域を指定し、分割後の各配
線群の両端までの長さが分割前の配線の幅と同じかそれ
未満となるように前記配線を分割して、前記配線充填率
が前記上限値未満となるように前記配線のレイアウトパ
ターンを修正する手段と、前記上限値未満の配線充填率
を有する配線のレイアウトパターンを生成する手段とを
備え、配線充填率を自動的に制御するものである。
【0015】この発明に係る自動配置配線装置は、配線
のレイアウトパターンを修正する手段が、分割後の各配
線群の幅の総和が分割前の配線の幅と同じ長さとなるよ
うに前記配線を分割することを特徴とするものである。
【0016】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態1.以下の説明において、配線充
填率とは、配線の面積、即ち、半導体集積回路上に形成
されている配線の幅×配線の長さで得られる値を、測定
領域内の全配線数分だけ加算して得られた値から、測定
領域の面積で割った値を指す。従って、配線充填率を式
で表すと、測定領域内の全配線の面積÷測定領域の面積
となる。ここで、全配線の面積=Σ(各配線の幅×各配
線の長さ)である。
【0017】図1は、この発明の実施の形態1〜6によ
る自動配置配線手法の動作を示すフローチャートであ
る。図2は、実施の形態1の自動配置配線手法を適用す
る前の配線のレイアウトパターンであり、即ち、配線充
填率の制約を付加しない場合を示している。図におい
て、101は同層内に形成され、配線充填率の高い配線
群である。102は配線群101と離れた位置に配置さ
れているが、配線群101内の各配線と同層内に形成さ
れた配線である。103は、配線群101や配線102
と異なる層内に形成された配線群である。そして、10
4は配線群103と同層内に形成された配線であり、配
線群103と離れた位置に配置されている。
【0018】105は配線充填率を測定するための測定
領域を示している。この測定領域は半導体集積回路の設
計プロセス段階で適宜決定されるが、例えば、100μ
m×100μmの領域である。また、測定領域105
は、半導体集積回路の面積に基づいて決定されるもので
はないが、例えば、半導体集積回路の面積の1/100
0程度の領域等と相対的に決定される場合もある。尚、
この測定領域の大きさは、以下の実施の形態2〜7の説
明においても同様のものとする。
【0019】図3は、実施の形態1の自動配置配線手法
を、図2に示す配線のレイアウトパターンに適用して得
られた修正後の配線のレイアウトパターンであり、配線
充填率の制約を付加した場合を示している。図におい
て、106は配線充填率が上限値未満となるように、配
線群101内の配線間隔を拡張して得られた同層の配線
群である。107は図2における配線102に相当する
配線である。108は配線充填率が上限値未満となるよ
うに、配線群103内の配線間隔を拡張して得られた配
線群である。そして、109は図2における配線104
に相当する配線である。
【0020】次に、動作について説明する。実施の形態
1に係る自動配置配線手法では、先ず、ハードウェア記
述言語HDLで記述された半導体集積回路の機能および
構造の仕様に従って得られたゲートレベルの回路情報を
入力し、自動配置配線ツールを用いて、配線のレイアウ
トパターンを作成する(ステップST1)。
【0021】次に、得られた配線のレイアウトパターン
をメモリ内に格納する(ステップST2)。図2が、こ
のレイアウトパターンを示す。その後、図2に示す配線
のレイアウトパターンに対して、配線充填率の測定を行
う。配線充填率の測定では、測定領域105内を走査し
て、配線充填率が上限値を超えていないかチェックす
る。さらに、測定領域105を半導体集積回路上で移動
して同様のチェックを行う。一般に、測定領域105の
サイズは、例えば、300μm×300μmの領域であ
り、半導体集積回路上の測定個所は約数万カ所となる
(ステップST3)。
【0022】図2に示す配線のレイアウトパターン内の
測定領域105の走査の結果、配線充填率が上限値を越
えていることが検出された場合、配線充填率が上限値未
満の配線間隔となるように、配線群101内の各配線の
間隔、および、異なる層の配線群103内の各配線の間
隔を拡張する。拡張する間隔は、予め設定した一定値、
一定割合、あるいは、配線充填率が上限値未満の最小限
の配線間隔となるように決定して、配線のレイアウトパ
ターンを修正する(ステップST4)。
【0023】その結果、図3に示すような修正された配
線のレイアウトパターンが得られ、このレイアウトパタ
ーンをメモリ(図示せず)内に格納する(ステップST
5)。図3に示す配線群106に示すように、図2の配
線群101内の各配線の間隔が拡張されている。同様
に、図3の配線群108に示すように、図2の配線群1
03内の配線間隔が拡張されている。配線107は配線
102と同一のものであり、配線109は配線104と
同一のものである。ここで、配線群101および配線群
103の配線間隔の拡張に伴って、配線102や配線1
04の位置が、適宜移動されることもあるが、図3に示
す配線のレイアウトパターンでは、配線107および1
09に示すように同一位置となっている。
【0024】以上説明したように、実施の形態1によれ
ば、半導体集積回路のゲートレベルの回路情報を基にし
て得られた配線のレイアウトパターン上の測定領域内を
走査し、各配線層の充填率が所定の配線充填率の上限値
を超えていないかチェックし、上限値を超えていた場合
は、配線充填率が上限値未満の配線間隔となるように、
予め設定した一定値、一定割合、あるいは、配線充填率
が上限値未満の最小限の配線間隔となるよう各配線の間
隔を拡張するように構成したので、配線充填率が上限値
未満となるように、配線のレイアウトパターンを自動的
に修正することができ、配線の設計効率を向上させるこ
とができる。また、この自動配置配線手法で得られた半
導体集積回路の信頼性も向上する。
【0025】実施の形態2.実施の形態2による自動配
置配線手法の動作は、図1に示したフローチャートに示
した動作と同じである。図4は、実施の形態2による自
動配置配線手法を適用する前の配線のレイアウトパター
ンであり、配線充填率の制約を付加しない場合を示して
いる。図において、201は同層に形成された配線充填
率の高い配線群である。202は配線群201と離れた
位置に配置されているが、配線群201内のそれぞれの
配線と同層内に形成された配線である。203は、配線
群201や配線202と異なる層に形成された配線群で
ある。そして、204は配線群203と同層内に形成さ
れた配線であり、配線群203と離れた位置に配置され
ている。205は配線充填率を測定するための測定領域
を示している。
【0026】図5は、実施の形態2の自動配置配線手法
を、図4に示す配線のレイアウトパターンに適用して得
られた配線のレイアウトパターンであり、配線充填率の
制約を付加した場合を示している。図において、208
は配線充填率が上限値未満となるように、配線群208
内の配線間隔を拡張して得られた同層の配線群である。
配線群201内の各配線間には配線禁止領域206が形
成されている。210は配線充填率が上限値未満となる
ように、配線群203内の配線間隔を拡張して得られた
配線群である。配線群210内の各配線間には配線禁止
領域207が形成されている。209は図4における配
線202に相当する配線である。そして、211は図4
における配線204に相当する配線である。
【0027】次に、動作について説明する。図1に示す
フローチャートにおいて、ステップST1〜3までは実
施の形態1の動作と同じである。次に、ステップST3
における測定領域205での走査の結果、配線充填率が
上限値以上であった場合、配線充填率が上限値未満の配
線間隔となるように、配線群201および203内の各
配線の間に配線禁止領域206および207をそれぞれ
設ける。配線禁止領域206,207の挿入後、配線経
路の修正を行う。その結果、図5に示すような配線のレ
イアウトパターンが得られる。得られた配線群208内
の各配線の間には、配線禁止領域206が設けられ、さ
らに、配線群208と異なる層内の配線群210の各配
線間には、配線禁止領域207が設けられるように配線
のレイアウトパターンを修正する(ステップST4)。
【0028】尚、実施の形態1の場合と同様に、配線群
201および配線群203の配線間隔の拡張に伴って、
配線202や配線204の位置が、適宜移動されること
もあるが、図5に示すレイアウトパターンでは、配線2
09および211に示すように同一位置となっている。
【0029】以上説明したように、実施の形態2によれ
ば、半導体集積回路のゲートレベルの回路情報を入力
し、自動配置配線ツールを用いて得られた配線のレイア
ウトパターン内の測定領域を走査し、各配線層の充填率
が所定の配線充填率の上限値を超えていないかチェック
し、上限値を超えていた場合は、配線充填率が上限値未
満の配線間隔となるように、配線間に配線禁止領域を挿
入するように構成したので、配線充填率が上限値未満と
なるように、配線のレイアウトパターンを自動的に修正
することができ、配線の設計効率を向上させることがで
きる。また、この自動配置配線手法で得られた半導体集
積回路の信頼性も向上する。
【0030】実施の形態3.実施の形態3による自動配
置配線手法の動作は、図1に示したフローチャートに示
した動作と同じである。図6は、実施の形態3による自
動配置配線手法を適用する前の配線のレイアウトパター
ンであり、配線充填率の制約を付加しない場合を示して
いる。図において、301は配線充填率の高い同層の配
線群であり、302は、配線群301と異なる層に形成
された配線群であり、配線充填率が上限値を越えていな
い配線群である。303は配線充填率を測定するための
測定領域を示している。
【0031】図7は、実施の形態3の自動配置配線手法
を、図6に示す配線のレイアウトパターンに適用して得
られた配線のレイアウトパターンであり、配線充填率の
制約を付加した場合を示している。図において、304
は配線が形成される層を変えるために、配線群301内
の各配線の一部に挿入されたコンタクトホールである。
305は、配線群301内の各配線と異なる層に形成さ
れた配線であるが、コンタクトホールで配線群301内
の対応する各配線と接続されている。
【0032】次に、動作について説明する。図1に示す
フローチャートにおいて、ステップST1〜3までは実
施の形態1の動作と同じである。次に、ステップST3
における測定領域303での走査の結果、配線充填率が
上限値以上であった場合、配線充填率が上限値未満の配
線のレイアウトパターンとなるように、配線群301内
の各配線の一部にコンタクトホール304を形成し、配
線群301内の各配線が形成されている層と異なる層内
に配線305を形成する(ステップST4)。尚、配線
群302は、配線充填率が上限値未満の配線間隔となっ
ているので何もしない。
【0033】以上説明したように、実施の形態3によれ
ば、半導体集積回路のゲートレベルの回路情報を入力
し、自動配置配線ツールを用いて得られた配線のレイア
ウトパターン内の測定領域を走査し、各配線層の充填率
が所定の配線充填率の上限値を超えていないかチェック
し、上限値を超えていた場合は、配線充填率が上限値未
満の配線のレイアウトパターンとなるように、コンタク
トホールを介して、各配線の一部を異なる層内に形成す
るように構成したので、配線充填率が上限値未満となる
ように、配線のレイアウトパターンを自動的に修正する
ことができ、配線の設計効率を向上させることができ
る。また、この自動配置配線手法で得られた半導体集積
回路の信頼性も向上する。
【0034】実施の形態4.実施の形態4による自動配
置配線手法の動作は、図1に示したフローチャートに示
した動作と同じである。図8は、実施の形態4による自
動配置配線手法を適用する前の配線のレイアウトパター
ンであり、配線充填率の制約を付加しない場合を示して
いる。図において、401は同層内に形成された配線充
填率の高い配線であり、配線の幅が大きいものである。
402は、配線401と異なる層の配線であり、配線4
01と同様に、幅の広い配線、即ち、配線充填率の高い
配線である。403は配線充填率を測定するための測定
領域を示している。
【0035】図9は、実施の形態4の自動配置配線手法
を、図8に示す配線のレイアウトパターンに適用して得
られた配線のレイアウトパターンであり、配線充填率の
制約を付加した場合を示している。図において、404
は配線充填率が上限値未満となるように、幅の広い配線
401を、幅の狭い複数の配線に分割して置き換えて得
られた同層の配線群である。同様に、405は配線充填
率が上限値未満となるように、幅の広い配線402を、
幅の狭い複数の配線に置き換えて得られた同層の配線群
である。
【0036】次に、動作について説明する。図1に示す
フローチャートにおいて、ステップST1〜3までは実
施の形態1の動作と同じである。次に、ステップST3
における測定領域403での走査の結果、配線充填率が
上限値以上であった場合、配線充填率が上限値未満の配
線となるように、幅の広い配線401を、幅の狭い複数
の配線に分割して置き換え、配線群404を得るように
修正し、同様に、幅の広い配線402を、幅の狭い複数
の配線に分割して置き換え、配線群405を得るように
修正する(ステップST4)。
【0037】以上説明したように、実施の形態4によれ
ば、半導体集積回路のゲートレベルの回路情報を入力
し、自動配置配線ツールを用いて得られた配線のレイア
ウトパターン内の測定領域を走査し、各配線の充填率が
所定の配線充填率の上限値を超えていないかチェック
し、上限値を超えていた場合は、配線充填率が上限値未
満の配線のレイアウトパターンとなるように、幅の広い
配線を、幅の狭い複数の配線に分割して置き換えるよう
に構成したので、配線充填率が上限値未満の配線のレイ
アウトパターンへ自動的に修正することができ、配線の
設計効率を向上させることができる。また、この自動配
置配線手法で得られた半導体集積回路の信頼性も向上す
る。
【0038】実施の形態5.実施の形態5による自動配
置配線手法の動作は、図1に示したフローチャートに示
した動作と同じである。図10は、実施の形態5による
自動配置配線手法を適用する前の配線のレイアウトパタ
ーンであり、配線充填率の制約を付加しない場合を示し
ている。図において、501は配線充填率の高い配線で
あり、配線の幅が大きいものである。502は配線50
1と異なる層内に形成された配線であり、配線501と
同様に、幅の広い配線、即ち、配線充填率の高い配線で
ある。503は配線充填率を測定するための測定領域を
示している。
【0039】図11は、実施の形態5の自動配置配線手
法を、図10に示す配線のレイアウトパターンに適用し
て得られた配線のレイアウトパターンであり、配線充填
率の制約を付加した場合を示している。図において、5
04は配線充填率が上限値未満となるように、幅の広い
配線501を、幅の狭い複数の配線に分割し置き換えて
得られた同層の配線群である。同様に、505は配線充
填率が上限値未満となるように、幅の広い配線502
を、幅の狭い複数の配線に分割し置き換えて得られた同
層の配線群である。
【0040】次に、動作について説明する。図1に示す
フローチャートにおいて、ステップST1〜3までは実
施の形態1の動作と同じである。次に、ステップST3
における測定領域503での走査の結果、配線充填率が
上限値以上であった場合、配線充填率が上限値未満の配
線のレイアウトパターンとなるように、幅の広い配線5
01を、幅の狭い複数の配線に分割し置き換え配線群5
04を得るように修正し、同様に、幅の広い配線502
を、幅の狭い複数の配線に分割し置き換え配線群505
を得るように修正する(ステップST4)。
【0041】実施の形態5では、図12に示すように、
分割後の配線群504,505のそれぞれの両端までの
長さ(図12では、400μmの幅)を、分割前の配線
501,502の幅と同じか、あるいはそれ以下にす
る。即ち、配線充填率が上限値未満の配線のレイアウト
パターンとなるように配線領域の幅を指定する。従っ
て、他の配線を移動して再配置する必要はなく、幅の広
い配線501,502を分割して複数の配線群504,
505と置き換える場合に他の配線への影響は少ない。
【0042】尚、上記で説明したように、配線の充填率
が上限値未満となるように配線領域の幅を指定して、配
線のレイアウトパターンを自動的に生成する自動配置配
線方法を実行する装置としては、以下の機能を備えた手
段から構成されるコンピュータシステムで実現すること
ができる。このコンピュータシステムでは、例えば、メ
モリ内に格納された半導体集積回路のゲートレベルの回
路情報を入力し、自動配置配線ツールを用いて配線のレ
イアウトパターンを作成する手段と、配線のレイアウト
パターン内の所定の測定領域を走査する手段と、走査の
結果、測定領域内の配線の配線充填率が所定の上限値を
超えていないかチェックし、上限値を超えていた場合
は、配線領域を指定し(例えば、図12に示す例では、
分割後の各配線群504,505の両端までの長さが4
00μmの幅となる配線領域を指定する。)、分割後の
各配線群の両端までの長さが、分割前の配線の幅と同じ
かそれ未満となるように配線を分割し、配線領域内に分
割した配線群を配置して、配線充填率が上限値未満とな
るように配線のレイアウトパターンを修正する手段と、
上限値未満の配線充填率を有する配線のレイアウトパタ
ーンを生成する手段とを備えたものとなる。
【0043】以上説明したように、実施の形態5によれ
ば、半導体集積回路のゲートレベルの回路情報を入力
し、自動配置配線ツールを用いて得られた配線のレイア
ウトパターン内の測定領域を走査し、各配線層の充填率
が所定の配線充填率の上限値を超えていないかチェック
し、上限値を超えていた場合は、配線充填率が上限値未
満の配線のレイアウトパターンとなるように、幅の広い
配線を分割し、幅の狭い複数の配線と置き換えるように
修正し、特に、分割後の各配線群の両端までの長さが、
分割前の配線の幅と同じかそれ未満となるように修正す
るので、配線充填率が上限値未満となるように、配線の
レイアウトパターンを自動的に修正することができる。
また、配線充填率を満足する他の配線への影響が少な
く、配線の設計効率を向上させることができる。また、
この自動配置配線手法および自動配置配線装置で得られ
た半導体集積回路の信頼性も向上する。
【0044】実施の形態6.実施の形態6による自動配
置配線手法の動作は、図1に示したフローチャートに示
した動作と同じである。図13は、実施の形態6による
自動配置配線手法を適用する前の配線のレイアウトパタ
ーンであり、配線充填率の制約を付加しない場合を示し
ている。図において、601は配線充填率の高い配線で
あり、配線の幅が広いものである。602は、配線60
1と異なる層の配線であり、配線601と同様に、幅の
広い配線、即ち、配線充填率の高い配線である。603
は配線充填率を測定するための測定領域を示している。
【0045】図14は、実施の形態6の自動配置配線手
法を、図13に示す配線のレイアウトパターンに適用し
て得られた配線のレイアウトパターンであり、配線充填
率の制約を付加した場合を示している。図において、6
04は配線充填率が上限値未満となるように、幅の広い
配線601を、幅の狭い複数の配線に分割し置き換えて
得られた同層の配線群である。同様に、605は配線充
填率が上限値未満となるように、幅の広い配線602
を、幅の狭い複数の配線に分割し置き換えて得られた同
層の配線群である。
【0046】次に、動作について説明する。図1に示す
フローチャートにおいて、ステップST1〜3までは実
施の形態1の動作と同じである。次に、ステップST3
における測定領域603での走査の結果、配線充填率が
上限値以上であった場合、配線充填率が上限値未満の配
線レイアウトパターンとなるように、幅の広い配線60
1を、幅の狭い複数の配線に分割して置き換え、配線群
604を得るように修正する。同様に、幅の広い配線6
02を、幅の狭い複数の配線に分割して置き換え、配線
群605を得るように修正する(ステップST4)。
【0047】実施の形態6では、図15に示すように、
分割後の配線群604,605内の各配線の幅の総和
が、分割前の配線601,602の幅と同じになるよう
に修正する(ステップST4)。従って、配線群60
4,605内の配線の幅の総和は、元の配線601,6
02の幅と同じであるので、流れる電流量を修正前と同
一に設定することができ、半導体集積回路の設計におけ
る消費電力の制御が容易となる。
【0048】さらに、ステップST2でメモリ内に格納
された配線のレイアウトパターンの設計時に、配線群の
占有幅を指定する、例えば、配線群604や605の幅
を400μmと指定することで、配線充填率が占有幅を
越えないように配線を分割する。即ち、配線幅を400
μmと指定した場合、分割された配線群内の各配線の幅
の総和が400μmとなるように修正される。
【0049】尚、上記の様な所定の配線充填率を満足す
る配線のレイアウトパターンを自動的に生成する自動配
置配線方法を実行する装置としては、以下の機能を備え
た手段から構成されるコンピュータシステムで実現する
ことができる。このコンピュータシステムでは、例え
ば、メモリ内に格納された半導体集積回路のゲートレベ
ルの回路情報を入力し、自動配置配線ツールを用いて配
線のレイアウトパターンを作成する手段と、配線のレイ
アウトパターン内の所定の測定領域を走査する手段と、
走査の結果、測定領域内の配線の配線充填率が所定の上
限値を超えていないかチェックし、上限値を超えていた
場合は、配線領域を指定し配線を分割して(例えば、図
15に示す例では、分割後の各配線の幅の合計が、分割
前の配線の幅と等しい400μmの幅となるように配線
を分割し)配線充填率が上限値未満となるように配線の
レイアウトパターンを修正する手段と、上限値未満の配
線充填率を有する配線のレイアウトパターンを生成する
手段とを備えるものとなる。
【0050】以上説明したように、実施の形態6によれ
ば、半導体集積回路のゲートレベルの回路情報を入力
し、自動配置配線ツールを用いて得られた配線のレイア
ウトパターン内の測定領域を走査し、各配線層の充填率
が所定の配線充填率の上限値を超えていないかチェック
し、上限値を超えていた場合は、配線充填率が上限値未
満の配線のレイアウトパターンとなるように、配線を分
割して得られる複数の幅の狭い配線群と置き換え、分割
後の各配線の幅の総和が、分割前の配線の幅と同じにな
るように修正するので、流れる電流量を修正前と同じに
設定することができ、従って、半導体集積回路の設計に
おける消費電力の制御を容易にすることができる。さら
に、配線充填率が上限値未満となるように、配線のレイ
アウトパターンを自動的に修正することができるので、
配線の設計効率を向上させることができる。また、この
自動配置配線手法および自動配置配線装置で得られた半
導体集積回路の信頼性も向上する。
【0051】実施の形態7.図16は、この発明の実施
の形態7による自動配置配線手法の動作を示すフローチ
ャートである。実施の形態7による自動配置配線手法
は、実施の形態1〜6の説明で用いた図2〜図15に示
した配線のレイアウトパターンに適用可能である。
【0052】次に、動作について説明する。実施の形態
7に係る自動配置配線手法では、先ず、ハードウェア記
述言語HDLで記述された半導体集積回路の機能および
構造の仕様に従って得られた半導体集積回路のゲートレ
ベルの回路情報を入力し、自動配置配線ツールを用い
て、概略の配線を行い、概略配線に基づいて得られたレ
イアウトパターンを作成する(ステップST11)。
【0053】概略の配線とは、所定規模の面積、例え
ば、5トラック×5トラックの範囲で、何本の配線が配
置可能かを見積もり、配線の経路を決め、概略の配線の
レイアウトパターンを生成する。
【0054】次に、概略の配線のレイアウトパターンを
メモリ(図示せず)内に格納する(ステップST1
2)。その後、概略の配線のレイアウトパターンに対し
て配線充填率の測定を行う。測定方法は、実施の形態1
での測定方法と同じである。即ち、測定領域内を走査し
て、各配線層の充填率が所定の配線充填率の上限値を超
えていないかチェックする。さらに、実施の形態1で説
明したものと同じように、測定領域105を半導体集積
回路上で移動し、複数の測定領域でチェックを実行する
(ステップST13)。
【0055】ステップST13での測定の結果、配線充
填率が上限値を越えていることが検出された場合、配線
充填率が上限値未満の配線のレイアウトパターンとなる
ように配線を配置したり、分割して複数の配線群と置き
換えて修正する(ステップST14)。この修正の方法
は、実施の形態1〜6で説明した方法を適宜適用する。
これにより、配線充填率が上限値未満となる概略の配線
のレイアウトパターンが得られる。
【0056】次に、配線充填率が上限値未満の概略の配
線のレイアウトパターンに対して、詳細配線を実行す
る。詳細配線とは、全配線を半導体集積回路のレイアウ
トパターンに対して行うものである(ステップST1
5)。次に、得られた半導体集積回路の詳細の配線のレ
イアウトパターンをメモリ(図示せず)内に格納する
(ステップST16)。
【0057】以上説明したように、実施の形態7によれ
ば、ゲートレベルの回路を基にして概略の配線を行い、
得られた概略の配線のレイアウトパターン内で所定の測
定領域を走査し、概略の配線のレイアウトパターンの配
線充填率が上限値を超えていないかをチェックし、配線
充填率が上限値を超えていた場合は、配線充填率が上限
値未満のレイアウトパターンとなるように修正し、修正
された概略の配線のレイアウトパターンに対して詳細配
線を実行するように構成したので、配線充填率が上限値
未満の概略の配線のレイアウトパターンを生成する作業
が簡単となり、その後、全配線を配置するので、配線の
再配置に伴う時間を削減し、配線の設計効率を向上させ
ることができる。また、この自動配置配線手法で得られ
た半導体集積回路の信頼性も向上する。
【0058】
【発明の効果】以上のように、この発明によれば、半導
体集積回路のゲートレベルの回路情報を基にして得られ
た配線のレイアウトパターン内の所定の測定領域を走査
し、配線のレイアウトパターンが配線充填率の上限値を
超えていないかをチェックし、上限値を超えていた場合
は、配線充填率が上限値未満の配線のレイアウトパター
ンとなるように、(a)予め設定した一定値、一定割
合、あるいは、配線充填率が上限値未満の最小限の配線
間隔となるよう各配線の間隔を拡張するように修正す
る、(b)配線間に配線禁止領域を挿入するように修正
する、(c)コンタクトホールを介して異なる層に配線
を形成するように修正する、(d)幅の広い配線を幅の
狭い複数の配線に分割して置き換えるように修正する、
(e)幅の広い配線を、幅の狭い複数の配線と置き換
え、特に、分割後の配線群の両端までの長さを、分割前
の配線の幅と同じになるように修正する、(f)分割後
の各配線の幅の総和が、分割前の配線の幅と同じになる
ように修正する、のいずれかに基づいて修正するように
構成したので、配線充填率が上限値未満となるように自
動的に配線のレイアウトパターンを修正することがで
き、また、この発明で得られた半導体集積回路の信頼性
が向上し、かつ、半導体集積回路の配線の設計効率を向
上させることができるという効果がある。
【0059】この発明によれば、半導体集積回路のゲー
トレベルの回路情報を基にして概略の配線を行い、得ら
れた概略の配線のレイアウトパターン内の所定の測定領
域を走査し、概略の配線のレイアウトパターンが配線充
填率の上限値を超えていないかをチェックし、上限値を
超えていた場合は、配線充填率が上限値未満の配線間隔
となるように概略の配線のレイアウトパターンを修正
し、その後、修正された概略の配線のレイアウトパター
ンに対して詳細配線を実行するように構成したので、配
線充填率が上限値未満の概略の配線のレイアウトパター
ンを生成する作業が簡単となり、その後、全配線を配置
するので、配線の再配置に伴う時間を削減することがで
き、配線の設計効率を向上させることができる。また、
この発明で得られた半導体集積回路の信頼性も向上す
る。
【図面の簡単な説明】
【図1】 この発明の実施の形態1〜6による自動配置
配線手法の動作を示すフローチャートである。
【図2】 実施の形態1の自動配置配線手法を適用する
前の配線のレイアウトパターンである。
【図3】 実施の形態1の自動配置配線手法を適用した
後の修正された配線のレイアウトパターンである。
【図4】 実施の形態2の自動配置配線手法を適用する
前の配線のレイアウトパターンである。
【図5】 実施の形態2の自動配置配線手法を適用した
後の修正された配線のレイアウトパターンである。
【図6】 実施の形態3の自動配置配線手法を適用する
前の配線のレイアウトパターンである。
【図7】 実施の形態3の自動配置配線手法を適用した
後の修正された配線のレイアウトパターンである。
【図8】 実施の形態4の自動配置配線手法を適用する
前の配線のレイアウトパターンである。
【図9】 実施の形態4の自動配置配線手法を適用した
後の修正された配線のレイアウトパターンである。
【図10】 実施の形態5の自動配置配線手法を適用す
る前の配線のレイアウトパターンである。
【図11】 実施の形態5の自動配置配線手法を適用し
た後の修正された配線のレイアウトパターンである。
【図12】 実施の形態5の自動配置配線手法で用いる
制約条件を示す説明図である。
【図13】 実施の形態6の自動配置配線手法を適用す
る前の配線のレイアウトパターンである。
【図14】 実施の形態6の自動配置配線手法を適用し
た後の修正された配線のレイアウトパターンである。
【図15】 実施の形態6の自動配置配線手法で用いる
制約条件を示す説明図である。
【図16】 この発明の実施の形態7による自動配置配
線手法の動作を示すフローチャートである。
【符号の説明】
101,103,106,108,201,203,2
08,210,301,302,404,405,50
4,505,604,605 配線群、102,10
4,107,109,202,204,209,21
1,305,401,402,501,502,60
1,602 配線、105,205,303,403,
503,603 測定領域、206,207 配線禁止
領域、304コンタクトホール。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路のゲートレベルの回路情
    報に基づいて自動配置配線ツールを用いて、配線のレイ
    アウトパターンを作成するステップと、 前記配線のレイアウトパターン内の所定の測定領域を走
    査するステップと、 前記走査の結果、前記測定領域内の前記配線の配線充填
    率が上限値を超えていないかチェックし、前記上限値を
    超えていた場合は、前記配線充填率が前記上限値未満と
    なるように前記配線のレイアウトパターンを修正して、
    前記上限値未満の配線充填率を有する配線のレイアウト
    パターンを得るステップとを備え、配線充填率を自動的
    に制御する自動配置配線手法。
  2. 【請求項2】 半導体集積回路のゲートレベルの回路情
    報に基づいて自動配置配線ツールを用いて、概略の配線
    のレイアウトパターンを作成するステップと、 前記概略の配線のレイアウトパターン内の所定の測定領
    域を走査するステップと、 前記走査の結果、前記測定領域内での前記概略の配線の
    配線充填率が上限値を超えていないかチェックし、前記
    上限値を超えていた場合は、前記配線充填率が前記上限
    値未満となるように、前記概略の配線のレイアウトパタ
    ーンを修正するステップと、 修正された前記概略の配線のレイアウトパターンに対し
    て、前記半導体集積回路の全ての配線に関する詳細のレ
    イアウトパターンを作成するステップとを備え、配線充
    填率を自動的に制御する自動配置配線手法。
  3. 【請求項3】 測定領域内での走査の結果、同層内に形
    成された配線の配線充填率が上限値を超えていた場合、
    前記配線充填率が前記上限値未満となるように、予め設
    定した一定値で、あるいは一定割合で、あるいは配線充
    填率が前記上限値未満の最小限の配線間隔で前記配線の
    間隔を拡張するように修正することを特徴とする請求項
    1または請求項2記載の自動配置配線手法。
  4. 【請求項4】 測定領域内での走査の結果、同層内に形
    成された配線の配線充填率が上限値を超えていた場合、
    前記配線充填率が前記上限値未満となるように、それぞ
    れの前記配線間に所定幅の配線禁止領域を挿入すること
    を特徴とする請求項1記載または請求項2記載の自動配
    置配線手法。
  5. 【請求項5】 測定領域内での走査の結果、同層内に形
    成された配線の配線充填率が上限値を超えていた場合、
    前記配線充填率が前記上限値未満となるように、コンタ
    クトホールを介して異なる層に前記配線の一部を形成す
    ることを特徴とする請求項1または請求項2記載の自動
    配置配線手法。
  6. 【請求項6】 測定領域内での走査の結果、同層内の配
    線の配線充填率が上限値を超えており、また、配線幅が
    所定値より広い配線を移動することで配線充填率を下げ
    ることが出来ない場合、前記配線充填率が前記上限値未
    満となるように、配線幅が所定値より広い前記配線を配
    線幅の狭い複数の配線に分割して置き換えるように修正
    することを特徴とする請求項1または請求項2記載の自
    動配置配線手法。
  7. 【請求項7】 同層内に形成された配線の配線充填率が
    上限値を超えており、かつ、配線幅が所定値より広い配
    線を、前記所定値より狭い幅を持つ前記複数の配線と置
    き換える場合に、前記配線充填率が前記上限値未満とな
    るように、前記複数の配線からなる配線群の両端までの
    長さを、配線幅が所定値より広い前記配線の幅と同一
    か、あるいはそれ以下となるように修正することを特徴
    とする請求項6記載の自動配置配線手法。
  8. 【請求項8】 同層内に形成された配線の配線充填率が
    上限値を超えており、かつ、配線幅が所定値より広い配
    線を、前記所定値より狭い幅を持つ前記複数の配線と置
    き換える場合に、前記複数の配線内の各配線の幅の総和
    を、前記配線の幅と同じとするように修正することを特
    徴とする請求項6記載の自動配置配線手法。
  9. 【請求項9】 請求項1から請求項8のうちのいずれか
    1項記載の自動配置配線手法で得られた半導体集積回
    路。
  10. 【請求項10】 メモリ内に格納された半導体集積回路
    のゲートレベルの回路情報を入力し、自動配置配線ツー
    ルを用いて配線のレイアウトパターンを作成する手段
    と、 前記配線のレイアウトパターン内の所定の測定領域を走
    査する手段と、 走査の結果、前記測定領域内の前記配線の配線充填率が
    所定の上限値を超えていないかチェックし、上限値を超
    えていた場合は、所定幅の配線領域を指定し、分割後の
    各配線群の両端までの長さが分割前の配線の幅と同じか
    それ未満となるように前記配線を分割し、前記配線充填
    率が前記上限値未満となるように前記配線のレイアウト
    パターンを修正する手段と、前記上限値未満の配線充填
    率を有する配線のレイアウトパターンを生成する手段と
    を備え、配線充填率を自動的に制御する自動配置配線装
    置。
  11. 【請求項11】 配線のレイアウトパターンを修正する
    手段は、分割後の各配線群の幅の総和が分割前の配線の
    幅と同じ長さとなるように前記配線を分割することを特
    徴とする請求項10記載の自動配置配線装置。
JP2000115580A 2000-04-17 2000-04-17 自動配置配線手法、自動配置配線装置、および半導体集積回路 Pending JP2001306640A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000115580A JP2001306640A (ja) 2000-04-17 2000-04-17 自動配置配線手法、自動配置配線装置、および半導体集積回路
US09/672,790 US6505334B1 (en) 2000-04-17 2000-09-29 Automatic placement and routing method, automatic placement and routing apparatus, and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000115580A JP2001306640A (ja) 2000-04-17 2000-04-17 自動配置配線手法、自動配置配線装置、および半導体集積回路

Publications (1)

Publication Number Publication Date
JP2001306640A true JP2001306640A (ja) 2001-11-02

Family

ID=18627193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000115580A Pending JP2001306640A (ja) 2000-04-17 2000-04-17 自動配置配線手法、自動配置配線装置、および半導体集積回路

Country Status (2)

Country Link
US (1) US6505334B1 (ja)
JP (1) JP2001306640A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165487A (ja) * 2005-12-12 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
JP4929437B2 (ja) * 2001-08-03 2012-05-09 富士通セミコンダクター株式会社 集積回路の配線レイアウト方法
JP2003108622A (ja) * 2001-09-27 2003-04-11 Nec Corp 配線モデル化手法、配線モデル、配線モデルの抽出方法及び配線設計手法
JP2004013552A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 集積回路装置の配線設計方法,そのシステムおよびそのプログラム
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
US7392497B2 (en) * 2004-07-20 2008-06-24 International Business Machines Corporation Regular routing for deep sub-micron chip design
US7191425B1 (en) * 2004-11-18 2007-03-13 Sun Microsystems, Inc. Method and apparatus for inserting extra tracks during library architecture migration
US7472366B1 (en) * 2005-08-01 2008-12-30 Cadence Design Systems, Inc. Method and apparatus for performing a path search
US7478348B2 (en) * 2006-03-27 2009-01-13 International Business Machines Corporation Method and apparatus of rapid determination of problematic areas in VLSI layout by oriented sliver sampling
US7689964B2 (en) * 2007-12-19 2010-03-30 Suvolta, Inc. System and method for routing connections
CN101539953B (zh) * 2008-03-18 2012-01-18 奇景光电股份有限公司 集成电路布局的检验方法
JP2015072556A (ja) * 2013-10-02 2015-04-16 富士通セミコンダクター株式会社 設計支援方法、設計支援プログラム、設計支援装置、および半導体集積回路
CN112906343A (zh) * 2019-11-19 2021-06-04 英业达科技有限公司 差分信号线脚位及钻孔的自动检查方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567178A (ja) 1991-07-10 1993-03-19 Toshiba Corp 自動配線処理方法
JP3351651B2 (ja) * 1995-04-07 2002-12-03 富士通株式会社 会話型回路設計装置
JPH09213805A (ja) 1996-01-30 1997-08-15 Nec Corp 半導体集積回路のレイアウト方法
US6226560B1 (en) * 1996-03-04 2001-05-01 International Business Machines Corporation Method and apparatus for optimizing the path of a physical wire
JP4128251B2 (ja) * 1997-10-23 2008-07-30 富士通株式会社 配線密度予測方法およびセル配置装置
JPH11145297A (ja) 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd 集積回路のレイアウト設計方法及びレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3564295B2 (ja) * 1998-05-22 2004-09-08 富士通株式会社 セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165487A (ja) * 2005-12-12 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法

Also Published As

Publication number Publication date
US6505334B1 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP2001306640A (ja) 自動配置配線手法、自動配置配線装置、および半導体集積回路
US8006205B2 (en) Semiconductor device layout method, a computer program, and a semiconductor device manufacture method
US6581195B2 (en) Method and apparatus for extracting parasitic element of semiconductor circuit
CN105378565A (zh) 使用直写光刻的集成电路制造
CN111428435B (zh) 一种集成电路版图功耗优化方法及装置
JP2010040661A (ja) 半導体装置の設計方法、プログラム及び半導体装置
JPH09246391A (ja) 配線設計方法および配線設計装置
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
US6202196B1 (en) Method for optimizing routing mesh segment width
US7171641B2 (en) Voltage change reflecting delay calculation method, and voltage change reflecting delay calculation system
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
JP2009182056A (ja) 半導体装置の設計方法、設計装置及びプログラム
US5872719A (en) Method of wiring semiconductor integrated circuit and semiconductor integrated circuit
JP3485311B2 (ja) ダミーパターンレイアウト方法
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JP2715931B2 (ja) 半導体集積回路設計支援方法
JP2008257377A (ja) 半導体集積回路の設計方法
JP2972713B2 (ja) 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム
JP2005129869A (ja) 半導体集積回路設計方法
JP2737620B2 (ja) 半導体集積回路の配線方法
JP2003017568A (ja) 電源接続セル、半導体集積回路のレイアウト方法及び半導体集積回路のレイアウト用装置
JPH0962725A (ja) 半導体装置の自動配線方法および半導体装置
JP2973970B2 (ja) 指定長パターンの自動配線方法及び方式
JP5326360B2 (ja) 配線レイアウト方法及び配線レイアウト装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123