CN111428435B - 一种集成电路版图功耗优化方法及装置 - Google Patents
一种集成电路版图功耗优化方法及装置 Download PDFInfo
- Publication number
- CN111428435B CN111428435B CN201910020189.3A CN201910020189A CN111428435B CN 111428435 B CN111428435 B CN 111428435B CN 201910020189 A CN201910020189 A CN 201910020189A CN 111428435 B CN111428435 B CN 111428435B
- Authority
- CN
- China
- Prior art keywords
- power consumption
- parasitic capacitance
- integrated circuit
- circuit
- line graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005457 optimization Methods 0.000 title claims abstract description 31
- 230000003071 parasitic effect Effects 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 63
- 238000004088 simulation Methods 0.000 claims abstract description 29
- 230000009467 reduction Effects 0.000 abstract description 9
- 230000000875 corresponding effect Effects 0.000 description 46
- 238000005516 engineering process Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种集成电路版图功耗优化方法及装置，通过集成电路的版图数据，获得具有寄生电容与连线图形对应关系的电路网表，进而进行电路网表的仿真，通过仿真结果中寄生电容产生的功耗，确定出由于金属连线而产生的影响功耗的连线寄生电容，进而，通过电路网表可以确定出该影响功耗的寄生电容对应的金属连线，之后，可以对该金属连线进行功耗优化。该方法中，在集成电路版图设计时，从寄生电容产生的功耗方面进行功耗的优化，实现版图设计层面上的功耗优化，有助于持续降低功耗。
Description
技术领域
本发明涉及集成电路自动化设计领域，特别涉及一种集成电路版图功耗优化方法及装置。
背景技术
集成电路的功耗一直是集成电路设计中的关注焦点，持续降低集成电路的功耗，是集成电路设计的目标。目前，在电路设计时，通过采用多阈值、多电压岛、电源门控技术、低功耗电路结构技术或动态电压和频率调节技术等方法降低电路功耗，而这些都是在器件或电路单元设计上降低功耗，随着工艺特征尺寸的不断缩小，寄生效应导致的功耗逐步成为功耗的主要因素，仅在器件、电路及以上层面降低功耗是不够的，需要提出可进一步降低功耗的设计方法。
发明内容
有鉴于此，本发明的目的在于提供一种集成电路版图功耗优化方法及装置，通过寄生电容进行功耗优化，进一步降低电路功耗。
为实现上述目的，本发明有如下技术方案：
一种集成电路版图功耗优化方法，包括：
根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；
进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；
确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；
对所述对应的连线图形进行功耗优化。
可选地，所述根据集成电路的版图数据，获得所述集成电路的包含寄生电容与连线图形对应关系的电路网表，包括：
从集成电路的版图数据中提取寄生电容；
获得所述集成电路的电路网表；
将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。
可选地，所述对所述对应的连线图形进行功耗优化，包括：
增加所述对应的连线图形的宽度；或者，
将所述对应的连线图形中连线的间距增大。
可选地，所述对所述对应的连线图形进行功耗优化，包括：
根据所述对应的连线图形在其上层的投影，确定上层投影区域；
对所述投影区域中的连线图形在其他区域进行重新布局。
可选地，在所述进行重新布局之后，还包括：
在所述投影区域中填充非导线功能的哑金属图形。
可选地，所述哑金属图形为等间距排布的线条。
可选地，所述哑金属图形用于形成空气桥结构，所述哑金属图形为等宽度且等间距阵列排布，且所述排布使得所述哑金属图形满足最多空气桥结构排布。
一种集成电路版图功耗优化装置，包括：
电路网表获取单元，用于根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；
功耗寄生电容确定单元，用于进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；
连线图形确定单元，用于确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；
功耗优化单元，用于对所述对应的连线图形进行功耗优化。
可选地，所述电路网表获取单元中，所述根据集成电路的版图数据，获得所述集成电路的包含寄生电容与连线图形对应关系的电路网表，包括：
从集成电路的版图数据中提取寄生电容；
获得所述集成电路的电路网表；
将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。
可选地，所述功耗优化单元中，所述对所述对应的连线图形进行功耗优化，包括：根据所述对应的连线图形在其上层的投影，确定上层投影区域；
对所述投影区域中的连线图形在其他区域进行重新布局；
在所述投影区域中填充非导线功能的哑金属图形。
本发明实施例提供的集成电路版图功耗优化方法及装置，通过集成电路的版图数据，获得具有寄生电容与连线图形对应关系的电路网表，进而进行电路网表的仿真，通过仿真结果中寄生电容产生的功耗，确定出由于金属连线而产生的影响功耗的连线寄生电容，进而，通过电路网表可以确定出该影响功耗的寄生电容对应的金属连线，之后，可以对该金属连线进行功耗优化。该方法中，在集成电路版图设计时，从寄生电容产生的功耗方面进行功耗的优化，实现版图设计层面上的功耗优化，有助于持续降低功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的集成电路版图功耗优化方法的流程示意图；
图2示出了根据本发明实施例的集成电路版图功耗优化装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术中的描述，集成电路的功耗一直是集成电路设计中的关注焦点，持续降低集成电路的功耗，是集成电路设计的目标。目前，在电路设计时，通过采用多阈值、多电压岛、电源栅控技术、低功耗电路结构技术或动态电压和频率调节技术等方法降低电路功耗，而这些都是在器件或电路单元设计上降低功耗，随着工艺特征尺寸的不断缩小，寄生效应导致的功耗逐步成为功耗的主要因素，仅在器件、电路及以上层面降低功耗是不够的，需要提出可进一步降低功耗的设计方法。
为此，本申请提出了一种集成电路版图功耗优化方法及装置，在集成电路版图设计时，从寄生电容产生的功耗方面进行功耗的优化，实现版图设计层面上的功耗优化，有助于持续降低功耗。为了更好地理解本申请的技术方案和技术效果，以下将结合流程图对具体的实施例进行详细的描述。
参考图1所示，在步骤S01，根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表。
集成电路的版图数据为描述版图每一物理层图形的位置及其大小的数据，图形为版图中器件和连线在每一层上的结构图形。对于MOS电路的版图，可以包括有源区图形、栅极图形、源漏图形、接触图形、连线图形等。
在本申请实施例中，电路网表中除了电路连接方面的信息，还包括了寄生电容的信息，该寄生电容的信息与连线图形相对应，也即连线图形对应的寄生电容，也就是说，电路网表中不仅包含有电路连接的描述信息，还包含有寄生电容与连线图形的对应关系。
在具体的实施例中，可以通过以下方法来获得该电路网表。
首先，在步骤S011，从集成电路的版图数据中提取寄生电容。
可以通过工具进行寄生参数的提取，寄生参数中可以包括寄生电阻、寄生电容和寄生电感等，本申请实施例中，寄生参数中至少包括有寄生电容。
而后，在步骤S012，获得所述集成电路的电路网表。
电路网表，是以电路仿真器所能接受的电路网表格式进行描述的电路连接情况的描述方式，格式例如可以为SPICE格式，其传递了电路连接方面的信息。
之后，在步骤S013，将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。
由于预先通过版图数据获得了连线图形的寄生电容，在获得电路网表之后，将电路网表中的连线图形与寄生电容进行映射，这样，就将连线图形与其对应的寄生电容对应起来，从而，在电路网表中增加了寄生电容的信息，以便于进一步进行仿真分析以及功耗分析。
在步骤S02，进行所述电路网表的仿真，进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容。
寄生电容是金属连线产生的不希望有的电容，在电路正常工作时，该寄生电容的充放电效应同样会产生功耗，从而会使得电路功耗增加，本申请方案中，希望对该部分功耗进行优化，从而在版图设计阶段降低电路的功耗。
需要说明的是，在版图数据中，金属连线表示为连线图形，而最终制造的集成电路中则为金属连线，仿真过程中，可以从仿真结果中体现实际的金属连线的寄生电容所产生的功耗。
具体的，可以利用EDA(Electronics Design Automation，电子设计自动化)的工具进行仿真，仿真时选择电路网表为仿真对象并输入仿真激励，仿真之后，输出仿真结果，仿真结果中包含有寄生参数对电路性能影响的数据，本申请中，主要关注功耗信息相关数据，尤其由寄生电容产生的功耗信息。
通过仿真的结果中的功耗信息，可以确定出由金属连线产生的影响功耗的寄生电容，在一些实施例中，可以通过与无寄生电容时驱动该金属连线上的负载所需的功耗进行对比，来确定金属连线寄生电容对功耗的影响，可以以无寄生电容时的功耗与有寄生电容时的功耗比值进行计算，当该比值大于预定阈值时，则认为该寄生电容为影响功耗的寄生电容。在另一些实施例中，可以通过对寄生电容产生的功耗进行排序，将排序靠前的预定数量的寄生电容产生的功耗作为影响功耗的寄生电容。
在步骤S03，确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形。
由于获得了具有寄生电容与连线图形对应关系的电路网表，通过电路网表中寄生电容与连线图形的对应关系，可以知道影响功耗的寄生电容所对应的连线图形，也就是物理连线的在版图中的实际位置，进而可以对该部分进行功耗优化。
在步骤S04，对所述对应的连线图形进行功耗优化。
在进行功耗优化之前，基于该对应的连线图形，可以进行是否存在可调节的连线图形的判断，若存在，则继续对连线图形进行功耗的优化。可以理解的是，功耗优化是一个修改与仿真不断迭代的过程，通过修改连线图形，进行功耗判断，若不满足条件，则继续进行修改，直到满足功耗要求，从而完成该连线图形的功耗优化。在功耗优化之后，可以输出新的版图数据。
具体的，在进行对应的连线图形的功耗优化时，在一些实施例中，可以通过增大对应的连线图形的宽度，来进行功耗优化，这样，可以扩大实际的金属连线的宽度，达到降低功耗的目的。
在另一些实施例中，可以通过增大对应的连线图形与其他连线图形之间的间距，来进行功耗优化，这样，可以扩大实际的金属连线与其他相邻的金属连线之间的间距，从而达到降低功耗的目的。
在又一些实施例中，可以通过重新布局连线图形，来进行优化，具体的，包括：根据所述对应的连线图形在其上层的投影，确定上层投影区域；对所述投影区域中的连线图形在其他区域进行重新布局。进一步地，如有需要，还可以在所述投影区域中填充非导线功能的哑金属图形。
在该实施例中，把对应的连线图形在其上层进行投影，确定出上层投影区域，该上层投影区域可以大于、小于或等于投影所覆盖的区域，可以是上层投影区域收缩或放大后的区域，这样，可以确定出该对应的连线图形相关联的上层连线区域。进而，可以对该上层投影区域内的连线图形进行重新布局，具体应用中，可以保持该上层投影区域内无连线图形，并以此作为布局布线的约束条件，对该区域内原有的连线图形进行重新布局，也就是在其他的区域进行实现相同连接的连线图形的布局布线。这样，通过重新布局避免在此处布局而导致的由于寄生电容产生的功耗。
更进一步地，根据需要，对该投影区域填充非导电功能的哑金属图形，该哑金属图形也即伪图形(dummy pattern)，并不用作连线使用，通常是为了制造工艺时的平坦化或其他需要而放置的。
具体的应用中，可以根据该对应的连线图形之间的间距进行哑金属图形的填充，可以选用最小线宽的哑金属图形进行该投影区域的金属填充，最小线宽为该版图的设计工艺中所支持的金属连线的最小宽度。此外，在进行哑金属图形填充时，可以采用等间距的填充方式，即哑金属图形为等间距排布的线条。
在更优的实施例中，哑金属图形用于形成空气桥结构，所述哑金属图形为等宽度且等间距阵列排布，且所述排布使得所述哑金属图形满足最多空气桥结构排布。这样，在确保集成电路可靠性的同时，布局尽可能多的空气桥结构，进一步降低寄生电容产生的功耗。
具体的，要使得哑金属图形满足最多空气桥结构排布，哑金属图形的各参数由以下条件确定：
Wair*(n+1)+n*Wmetal≤Swire_to_wire；
Wair≤Wair_max；
Wair≥Wair_min；
Wmetal≥Wmetal_min；
其中，Wmetal是哑金属图形的宽度；Wmetal_min是连线图形的最小宽度；Swire_to_wire是版图上投影区域宽度；Wair_max是空气桥结构的最大宽度；Wair_min是空气桥结构的最小宽度；n是投影区域中单列哑金属图形数；Wair为哑金属图形的间隔。
通过上述条件，求出单列哑金属图形的数量n、哑金属图形的间隔Wair、哑金属图形的宽度Wmetal使得(n+1)Wair为最大值。这样可以在确保可靠性的前提下引入最多的空气桥，从而降低寄生电容充放电所需的功耗。
在上述进行连线图形调整而优化功耗的过程中，可以确保调整后的连线图形对称及匹配关系不变，即匹配、对称线网或子线网的连线图形在调整之后仍然保持匹配、对称线网或子线网。
以上对本申请实施例的优化方法进行了详细的描述，该方法中，在集成电路版图设计时，从寄生电容产生的功耗方面进行功耗的优化，实现版图设计层面上的功耗优化，有助于持续降低功耗。此外，本申请还提供了一种集成电路版图功耗优化装置，参考图2所示，包括：
电路网表获取单元100，用于根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；
功耗寄生电容确定单元110，用于进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；
连线图形确定单元120，用于确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；
功耗优化单元130，用于对所述对应的连线图形进行功耗优化。
进一步地，所述电路网表获取单元100中，所述根据集成电路的版图数据，获得所述集成电路的包含寄生电容与连线图形对应关系的电路网表，包括：
从集成电路的版图数据中提取寄生电容；
获得所述集成电路的电路网表；
将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。
进一步地，所述功耗优化单元130中，所述对所述对应的连线图形进行功耗优化，包括：
增加所述对应的连线图形的宽度。
进一步地，所述功耗优化单元130中，所述对所述对应的连线图形进行功耗优化，包括：
将所述对应的连线图形中连线的间距增大。
进一步地，所述功耗优化单元130中，所述对所述对应的连线图形进行功耗优化，包括：根据所述对应的连线图形在其上层的投影，确定上层投影区域；
对所述投影区域中的连线图形在其他区域进行重新布局。
进一步地，所述功耗优化单元130中，在所述进行重新布局之后，还包括：
在所述投影区域中填充非导线功能的哑金属图形。
进一步地，所述哑金属图形为等间距排布的线条。
进一步地，所述哑金属图形用于形成空气桥结构，所述哑金属图形为等宽度且等间距阵列排布，且所述排布使得所述哑金属图形满足最多空气桥结构排布。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的模块或单元可以是或者也可以不是物理上分开的，作为模块或单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种集成电路版图功耗优化方法，其特征在于，包括：
根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；
进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；所述根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容包括：以无寄生电容时驱动所述金属连线上的负载所需的功耗与有寄生电容时驱动所述金属连线上的负载所需的功耗比值进行计算，当该比值大于预定阈值时，则确定寄生电容为影响功耗的寄生电容；或，通过对寄生电容产生的功耗进行排序，将排序靠前的预定数量的寄生电容产生的功耗作为影响功耗的寄生电容；
确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；
对所述对应的连线图形进行功耗优化；
所述对所述对应的连线图形进行功耗优化，包括：
增加所述对应的连线图形的宽度；或者，
将所述对应的连线图形中连线的间距增大；
或者，
根据所述对应的连线图形在其上层的投影，确定上层投影区域；
对所述投影区域中的连线图形在其他区域进行重新布局。
2.根据权利要求1所述的方法，其特征在于，所述根据集成电路的版图数据，获得所述集成电路的包含寄生电容与连线图形对应关系的电路网表，包括：
从集成电路的版图数据中提取寄生电容；
获得所述集成电路的电路网表；
将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。
3.根据权利要求1所述的方法，其特征在于，在所述进行重新布局之后，还包括：
在所述投影区域中填充非导线功能的哑金属图形。
4.根据权利要求3所述的方法，其特征在于，所述哑金属图形为等间距排布的线条。
5.根据权利要求4所述的方法，其特征在于，所述哑金属图形用于形成空气桥结构，所述哑金属图形为等宽度且等间距阵列排布，且所述排布使得所述哑金属图形满足最多空气桥结构排布。
6.一种集成电路版图功耗优化装置，其特征在于，包括：
电路网表获取单元，用于根据集成电路的版图数据，获得所述集成电路的具有寄生电容与连线图形对应关系的电路网表；
功耗寄生电容确定单元，用于进行所述电路网表的仿真，并根据所述仿真的结果，确定由金属连线产生的影响功耗的寄生电容；具体用于：以无寄生电容时驱动所述金属连线上的负载所需的功耗与有寄生电容时驱动所述金属连线上的负载所需的功耗比值进行计算，当该比值大于预定阈值时，则确定寄生电容为影响功耗的寄生电容；或，通过对寄生电容产生的功耗进行排序，将排序靠前的预定数量的寄生电容产生的功耗作为影响功耗的寄生电容；
连线图形确定单元，用于确定所述影响功耗的寄生电容在所述电路网表中所对应的连线图形；
功耗优化单元，用于对所述对应的连线图形进行功耗优化；具体用于：
增加所述对应的连线图形的宽度；或者，
将所述对应的连线图形中连线的间距增大；
或者，
根据所述对应的连线图形在其上层的投影，确定上层投影区域；
对所述投影区域中的连线图形在其他区域进行重新布局。
7.根据权利要求6所述的装置，其特征在于，所述电路网表获取单元中，所述根据集成电路的版图数据，获得所述集成电路的包含寄生电容与连线图形对应关系的电路网表，包括：
从集成电路的版图数据中提取寄生电容；
获得所述集成电路的电路网表；
将所述寄生电容与所述电路网表中对应的连线图形的位置信息相对应，以建立具有寄生电容与连线图形对应关系的电路网表。
8.根据权利要求6所述的装置，其特征在于，所述功耗优化单元中，所述对所述对应的连线图形进行功耗优化，包括：根据所述对应的连线图形在其上层的投影，确定上层投影区域；
对所述投影区域中的连线图形在其他区域进行重新布局；
在所述投影区域中填充非导线功能的哑金属图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910020189.3A CN111428435B (zh) | 2019-01-09 | 2019-01-09 | 一种集成电路版图功耗优化方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910020189.3A CN111428435B (zh) | 2019-01-09 | 2019-01-09 | 一种集成电路版图功耗优化方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111428435A CN111428435A (zh) | 2020-07-17 |
| CN111428435B true CN111428435B (zh) | 2024-04-09 |
Family
ID=71545871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910020189.3A Active CN111428435B (zh) | 2019-01-09 | 2019-01-09 | 一种集成电路版图功耗优化方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111428435B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112052641B (zh) * | 2020-09-03 | 2021-03-30 | 北京智芯仿真科技有限公司 | 大规模集成电路版图非结构网格偏心中点生成方法和系统 |
| CN112765916B (zh) * | 2021-01-22 | 2024-02-20 | 上海华虹宏力半导体制造有限公司 | 集成电路后仿真参数网表的生成方法 |
| CN112906342A (zh) * | 2021-03-18 | 2021-06-04 | 中国科学院微电子研究所 | 一种时钟树布线规则的设置方法和装置 |
| CN113343438A (zh) * | 2021-05-20 | 2021-09-03 | 北京中电华大电子设计有限责任公司 | 一种基于Python的自动化功耗仿真方法 |
| WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105631075A (zh) * | 2014-11-04 | 2016-06-01 | 中国科学院微电子研究所 | 一种标准单元优化方法及系统 |
| CN106815380A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电阻的方法及系统 |
| CN108399299A (zh) * | 2018-03-02 | 2018-08-14 | 京东方科技集团股份有限公司 | 一种集成电路物理版图生成方法及装置 |
-
2019
- 2019-01-09 CN CN201910020189.3A patent/CN111428435B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105631075A (zh) * | 2014-11-04 | 2016-06-01 | 中国科学院微电子研究所 | 一种标准单元优化方法及系统 |
| CN106815380A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电阻的方法及系统 |
| CN108399299A (zh) * | 2018-03-02 | 2018-08-14 | 京东方科技集团股份有限公司 | 一种集成电路物理版图生成方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111428435A (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111428435B (zh) | 一种集成电路版图功耗优化方法及装置 | |
| US7957150B2 (en) | Support method and apparatus for printed circuit board | |
| Zhao et al. | Decoupling capacitance allocation and its application to power-supply noise-aware floorplanning | |
| US6038383A (en) | Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability | |
| CN101206686B (zh) | 设计时钟域中锁存器的布图的方法和系统 | |
| US8020121B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
| CN105378565B (zh) | 使用直写光刻的集成电路制造 | |
| CN117321601A (zh) | 一种集成电路的版图生成方法及装置 | |
| US20140282341A1 (en) | Flexible pattern-oriented 3d profile for advanced process nodes | |
| CN105631087B (zh) | 用于集成电路布局生成的方法、器件和计算机程序产品 | |
| JP2003502769A (ja) | 集積回路の改造方法 | |
| JP4065242B2 (ja) | 電源ノイズを抑えた半導体集積回路の設計方法 | |
| JP2004139181A (ja) | レイアウト装置及びプログラム | |
| KR20170073513A (ko) | 회로 구성요소를 규정하는 표준 셀의 레이아웃을 수정하기 위한 컴퓨터 구현 시스템 및 방법 | |
| US7079998B2 (en) | Method for analyzing power noise and method for reducing the same | |
| He et al. | Ripple: A robust and effective routability-driven placer | |
| US6941532B2 (en) | Clock skew verification methodology for grid-based design | |
| US20040041281A1 (en) | Semiconductor integrated circuit and method for designing semiconductor integrated circuit | |
| JP2004234618A (ja) | 半導体装置モデルとその作成方法及び装置 | |
| US8959470B2 (en) | Integrated circuit with areas having uniform voltage drop and method therefor | |
| US8250511B2 (en) | Designing apparatus, designing method, and designing program for semiconductor integrated circuit | |
| US20070220471A1 (en) | Cell placement taking into account consumed current amount | |
| JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
| US20030074175A1 (en) | Simulation by parts method for grid-based clock distribution design | |
| US7013254B2 (en) | Low-complexity, high accuracy model of a CPU power distribution system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |