JP4065242B2 - 電源ノイズを抑えた半導体集積回路の設計方法 - Google Patents
電源ノイズを抑えた半導体集積回路の設計方法 Download PDFInfo
- Publication number
- JP4065242B2 JP4065242B2 JP2004001347A JP2004001347A JP4065242B2 JP 4065242 B2 JP4065242 B2 JP 4065242B2 JP 2004001347 A JP2004001347 A JP 2004001347A JP 2004001347 A JP2004001347 A JP 2004001347A JP 4065242 B2 JP4065242 B2 JP 4065242B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- design
- power supply
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
11…インピーダンス算出部
12…解析部
13…設計変更部
21…設計データ
22…インピーダンス情報
23…インダクタンス成分情報
24…容量成分情報
25…抵抗成分情報
26…電源ノイズ周波数特性情報
27…動作周波数情報
28…変更後設計データ
Claims (20)
- インピーダンス算出部と解析部と設計変更部とを有する設計装置を用いて、電源ノイズを抑えた半導体集積回路を設計する方法であって、
前記インピーダンス算出部が、半導体集積回路の設計データに基づき、少なくとも基板高電位配線を含む2つ以上の電源配線に関するインピーダンスを算出するインピーダンス算出ステップと、
前記解析部が、算出されたインピーダンスに基づき、電源ノイズの周波数特性を求める解析ステップと、
前記設計変更部が、求めた周波数特性に基づき、半導体集積回路の設計を変更する設計変更ステップとを備え、
前記インピーダンス算出ステップは、抵抗素子、基板抵抗、容量素子およびウエル容量のいずれかによって分離され、かつ、同じ電位が印加される2つ以上の電源配線を含む経路のインピーダンスを算出することを特徴とする、半導体集積回路の設計方法。 - 前記インピーダンス算出ステップは、2つ以上の電源配線に接続されるパッケージのインピーダンスを含むインピーダンスを算出することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記インピーダンス算出ステップは、2つ以上の電源配線に接続されるプリント基板のインピーダンスを含むインピーダンスを算出することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、半導体集積回路の電源配線について、チップとパッケージとを接続するワイヤリング方法を変更することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、半導体集積回路のパッケージの種類を変更することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、2つ以上の電源配線を含む経路上にインダクタンス素子を新たに配置する処理、および、2つ以上の電源配線を含む経路上に既に存在するインダクタンス素子の特性を変更する処理の少なくとも一方を行うことを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、半導体集積回路の基板構造を変更することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、2つ以上の電源配線の配線間隔を変更することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、2つ以上の電源配線間にデカップリング容量を新たに配置する処理、および、2つ以上の電源配線間に既に存在するデカップリング容量の特性を変更する処理の少なくとも一方を行うことを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、半導体集積回路の電源配線について、配線長および配線幅の少なくとも一方を変更することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、2つ以上の電源配線を含む経路上に抵抗素子を新たに配置する処理、および、2つ以上の電源配線を含む経路上に既に存在する抵抗素子の特性を変更する処理の少なくとも一方を行うことを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、求めた周波数特性と半導体集積回路について予め定められた周波数帯域とに基づき、半導体集積回路の設計を変更することを特徴とする、請求項1に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、電源ノイズが最大となる周波数が前記周波数帯域の範囲内にある場合には、半導体集積回路の設計を変更することを特徴とする、請求項12に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、電源ノイズが所定値以上となる周波数帯域が前記周波数帯域と重なる場合には、半導体集積回路の設計を変更することを特徴とする、請求項12に記載の半導体集積回路の設計方法。
- 前記周波数帯域が、半導体集積回路の動作周波数帯域であることを特徴とする、請求項12に記載の半導体集積回路の設計方法。
- 前記周波数帯域が、半導体集積回路の消費電流の周波数特性に基づき定められていることを特徴とする、請求項12に記載の半導体集積回路の設計方法。
- 前記周波数帯域が、半導体集積回路における電圧降下値の周波数特性に基づき定められていることを特徴とする、請求項12に記載の半導体集積回路の設計方法。
- インピーダンス算出部と解析部と設計変更部とを有する設計装置を用いて、電源ノイズを抑えた半導体集積回路を設計する方法であって、
前記インピーダンス算出部が、半導体集積回路の設計データに基づき、少なくとも基板高電位配線を含む2つ以上の電源配線に関するインピーダンスを算出するインピーダンス算出ステップと、
前記解析部が、算出されたインピーダンスに基づき、電源ノイズの周波数特性を求める解析ステップと、
前記設計変更部が、求めた周波数特性に基づき、半導体集積回路の設計を変更する設計変更ステップとを備え、
前記インピーダンス算出ステップは、2つ以上の電源配線を含む経路に関するインピーダンスを複数個算出し、
前記解析ステップは、算出された複数個のインピーダンスに基づき、電源ノイズの周波数特性を複数個求め、
前記設計変更ステップは、求めた複数個の周波数特性に基づき、半導体集積回路の設計を変更することを特徴とする、半導体集積回路の設計方法。 - 前記設計変更ステップは、求めた複数個の周波数特性が一致するように、半導体集積回路の設計を変更することを特徴とする、請求項18に記載の半導体集積回路の設計方法。
- 前記設計変更ステップは、求めた複数個の周波数特性がずれるように、半導体集積回路の設計を変更することを特徴とする、請求項18に記載の半導体集積回路の設計方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004001347A JP4065242B2 (ja) | 2004-01-06 | 2004-01-06 | 電源ノイズを抑えた半導体集積回路の設計方法 |
US11/024,470 US7278124B2 (en) | 2004-01-06 | 2004-12-30 | Design method for semiconductor integrated circuit suppressing power supply noise |
CNA2004100821847A CN1637745A (zh) | 2004-01-06 | 2004-12-31 | 用于抑制电源噪声的半导体集成电路的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004001347A JP4065242B2 (ja) | 2004-01-06 | 2004-01-06 | 電源ノイズを抑えた半導体集積回路の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005196406A JP2005196406A (ja) | 2005-07-21 |
JP4065242B2 true JP4065242B2 (ja) | 2008-03-19 |
Family
ID=34708997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004001347A Expired - Fee Related JP4065242B2 (ja) | 2004-01-06 | 2004-01-06 | 電源ノイズを抑えた半導体集積回路の設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7278124B2 (ja) |
JP (1) | JP4065242B2 (ja) |
CN (1) | CN1637745A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7403749B2 (en) * | 2005-07-11 | 2008-07-22 | National Semiconductor Corporation | Method and system for integrated circuit RF immunity enhancement |
JP4389224B2 (ja) | 2005-08-29 | 2009-12-24 | エルピーダメモリ株式会社 | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ |
CN100416578C (zh) * | 2005-09-05 | 2008-09-03 | 威盛电子股份有限公司 | 电源分配系统的分析方法 |
JP2007128339A (ja) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 半導体装置のパッケージ設計方法、これを実施するためのレイアウト設計ツール及びこれを用いた半導体訴追の製造方法 |
US7694245B2 (en) | 2006-02-28 | 2010-04-06 | Elpida Memory | Method for designing semiconductor package, system for aiding to design semiconductor package, and computer program product therefor |
JP4653764B2 (ja) * | 2006-02-28 | 2011-03-16 | エルピーダメモリ株式会社 | 半導体装置の設計方法、設計支援システム及びプログラム |
US8208338B2 (en) * | 2006-05-12 | 2012-06-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
US7818595B2 (en) * | 2006-06-30 | 2010-10-19 | Intel Corporation | Method, system, and apparatus for dynamic clock adjustment |
JP2008070924A (ja) | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置 |
JP2008071204A (ja) | 2006-09-14 | 2008-03-27 | Elpida Memory Inc | 半導体チップを含む装置の設計方法、設計支援システム及びプログラム |
US7818704B1 (en) * | 2007-05-16 | 2010-10-19 | Altera Corporation | Capacitive decoupling method and module |
JP2009088328A (ja) * | 2007-10-01 | 2009-04-23 | Nec Electronics Corp | 半導体集積回路 |
US7434186B1 (en) * | 2007-11-30 | 2008-10-07 | International Business Machines Corporation | Method and system for calculating high frequency limit capacitance and inductance for coplanar on-chip structure |
JP2010009179A (ja) * | 2008-06-25 | 2010-01-14 | Elpida Memory Inc | 半導体装置もしくはプリント配線基板の設計方法および設計支援システム |
JP5347839B2 (ja) * | 2009-03-25 | 2013-11-20 | 富士ゼロックス株式会社 | 電源ノイズ解析装置 |
JP2011035210A (ja) * | 2009-08-03 | 2011-02-17 | Renesas Electronics Corp | 半導体集積回路、及び半導体集積回路のレイアウト方法 |
CN102149248A (zh) * | 2010-02-05 | 2011-08-10 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
JP5664649B2 (ja) * | 2010-06-03 | 2015-02-04 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
US20120136598A1 (en) * | 2010-08-04 | 2012-05-31 | Vladimir Dmitriev-Zdorov | Optimization of Decoupling Device Choice for Electronic Design |
JP6044538B2 (ja) * | 2011-07-29 | 2016-12-14 | 日本電気株式会社 | プリント基板設計システム、及びプリント基板設計方法 |
CN105044623B (zh) * | 2015-08-13 | 2017-09-05 | 北京航空航天大学 | 一种适用于集成电路芯片的片上电源噪声峰值测量系统及其测量方法 |
CN105243198A (zh) * | 2015-09-21 | 2016-01-13 | 西安电子科技大学 | 一种抗核电磁脉冲的电源线滤波器设计方法 |
KR102447435B1 (ko) | 2016-03-11 | 2022-09-23 | 삼성전자주식회사 | Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들 |
US10223483B1 (en) | 2016-12-23 | 2019-03-05 | Intel Corporation | Methods for determining resistive-capacitive component design targets for radio-frequency circuitry |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3683271A (en) * | 1970-06-23 | 1972-08-08 | Tatsuo Kobayashi | Power supply filter for noise suppression |
US4135590A (en) * | 1976-07-26 | 1979-01-23 | Gaulder Clifford F | Noise suppressor system |
JP4253052B2 (ja) * | 1997-04-08 | 2009-04-08 | 株式会社東芝 | 半導体装置 |
US6532439B2 (en) * | 1998-06-18 | 2003-03-11 | Sun Microsystems, Inc. | Method for determining the desired decoupling components for power distribution systems |
TW525070B (en) | 1999-11-30 | 2003-03-21 | Nec Corp | Power model for EMI simulation to semiconductor integrated circuit, method of designing the power model, EMI simulator, power model preparation computer program, and storage medium storing the same as |
JP2001222573A (ja) | 1999-11-30 | 2001-08-17 | Nec Corp | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 |
JP2001175702A (ja) | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | 回路設計方法 |
JP2001202400A (ja) | 2000-01-21 | 2001-07-27 | Nec Corp | 電源デカップリング回路生成システム及び電源デカップリング回路生成方法 |
JP3569681B2 (ja) | 2001-02-02 | 2004-09-22 | 株式会社半導体理工学研究センター | 半導体集積回路における電源電流波形の解析方法及び解析装置 |
JP4124974B2 (ja) | 2001-03-08 | 2008-07-23 | 松下電器産業株式会社 | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
JP3894535B2 (ja) | 2001-07-13 | 2007-03-22 | 松下電器産業株式会社 | 不要輻射解析方法および不要輻射解析装置 |
JP4396075B2 (ja) | 2001-09-14 | 2010-01-13 | 日本電気株式会社 | 半導体回路及び半導体集積回路装置 |
JP2003169098A (ja) * | 2001-09-21 | 2003-06-13 | Murata Mfg Co Ltd | ノイズ低減高周波回路 |
US6523150B1 (en) | 2001-09-28 | 2003-02-18 | International Business Machines Corporation | Method of designing a voltage partitioned wirebond package |
JP3994713B2 (ja) | 2001-10-03 | 2007-10-24 | 日本電気株式会社 | 波形測定用半導体集積回路 |
JP4110792B2 (ja) | 2002-02-20 | 2008-07-02 | 日本電気株式会社 | 容量素子及び容量素子を用いた半導体集積回路 |
US7205831B2 (en) * | 2002-04-23 | 2007-04-17 | Nanopower Solution Co., Ltd. | Noise filter circuit |
JP3957206B2 (ja) * | 2003-06-26 | 2007-08-15 | イーエムシー株式会社 | 保安アース線用ノイズフィルタ及びこれを備えた電子装置 |
JP4231857B2 (ja) * | 2005-03-31 | 2009-03-04 | Tdk株式会社 | ノイズ抑制回路 |
-
2004
- 2004-01-06 JP JP2004001347A patent/JP4065242B2/ja not_active Expired - Fee Related
- 2004-12-30 US US11/024,470 patent/US7278124B2/en not_active Expired - Fee Related
- 2004-12-31 CN CNA2004100821847A patent/CN1637745A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US7278124B2 (en) | 2007-10-02 |
US20050149894A1 (en) | 2005-07-07 |
CN1637745A (zh) | 2005-07-13 |
JP2005196406A (ja) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4065242B2 (ja) | 電源ノイズを抑えた半導体集積回路の設計方法 | |
US7698670B2 (en) | Method and apparatus for designing semiconductor integrated device using noise current and impedance characteristics of input/output buffers between power supply lines | |
US20060091550A1 (en) | Method of analyzing operation of semiconductor integrated circuit device, analyzing apparatus used in the same, and optimization designing method using the same | |
US7719310B2 (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
JP4065229B2 (ja) | 半導体集積回路の電源ノイズ解析方法 | |
US20070096154A1 (en) | Standard cell | |
US7472367B1 (en) | Method of optimizing interconnect distribution to improve signal integrity | |
JP2008021969A (ja) | プリント回路板および電源供給用回路構造 | |
JP2016534571A (ja) | 基板貫通インターポーザを用いる低パッケージ寄生インダクタンス | |
JP2008009776A (ja) | 半導体集積回路の設計方法、設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、半導体集積回路 | |
KR20010060218A (ko) | 전원 감결합 회로의 설계 방법 | |
US20030083856A1 (en) | Model analyzing method and apparatus, and storage medium | |
CN111428435B (zh) | 一种集成电路版图功耗优化方法及装置 | |
JP2010009179A (ja) | 半導体装置もしくはプリント配線基板の設計方法および設計支援システム | |
US7178126B2 (en) | Method of protecting a semiconductor integrated circuit from plasma damage | |
JP4183377B2 (ja) | アナログ/デジタル混在半導体集積回路のレイアウト方法 | |
JP2006121377A (ja) | 入力回路及び半導体装置 | |
US6834381B2 (en) | Redistribution metal for output driver slew rate control | |
JP2003224195A (ja) | スタンダードセルまたはマクロセルを含む半導体集積回路、およびその配置配線方法 | |
JP4768580B2 (ja) | 電源ノイズ抑制装置 | |
US20120188729A1 (en) | Printed circuit board and manufacturing method thereof | |
US20110025378A1 (en) | Semiconductor integrated circuit and layout method thereof | |
Park et al. | Co-modeling and co-simulation of package and on-chip decoupling capacitor for resonant free power/ground network design | |
JP2006261458A (ja) | クロックツリー安定化装置、および半導体装置 | |
JP2008225962A (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |