JP2008021969A - プリント回路板および電源供給用回路構造 - Google Patents
プリント回路板および電源供給用回路構造 Download PDFInfo
- Publication number
- JP2008021969A JP2008021969A JP2007129306A JP2007129306A JP2008021969A JP 2008021969 A JP2008021969 A JP 2008021969A JP 2007129306 A JP2007129306 A JP 2007129306A JP 2007129306 A JP2007129306 A JP 2007129306A JP 2008021969 A JP2008021969 A JP 2008021969A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- bypass capacitor
- wiring
- gnd
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 プリント配線板の実装面に、複数の電源端子を備え半導体チップを搭載した半導体部品が実装され、電源ノイズを抑制するバイパスコンデンサを配置したプリント回路板において、前記バイパスコンデンサとは、半導体チップの内部でのみで接続された、他のバイパスコンデンサを配置することで、電源ノイズを抑制した。
【選択図】 図1
Description
特許文献1乃至2に示されているように、バイパスコンデンサを使用すれば、半導体チップに動作周波数に応じた電源ノイズを抑制することができる。しかしながらICの内部で発生した電源ノイズは、動作しているIC自身のタイミング変動等による誤動作を引き起こすのみではなく、電源供給側に伝わり他の半導体チップの誤動作やEMIノイズの発生を引き起こす要因にもなる。特にEMIノイズの問題は、設計段階での予測が難しく、その対策が大きな問題となっている。
また電源経路202bと202cの接続点と、GND経路203bと203cの接続点との間には、高周波用のバイパスコンデンサ222が設けられている。バイパスコンデンサ222の容量は、1000pF(寄生インダクタンス0.5nH×2)と設定した。
また、特許文献1乃至3に示すようにバイパスコンデンサを使用した回路構成の場合、バイパスコンデンサの共振周波数を正確に把握するのが困難であった。すなわち共振周波数を把握するためには、複雑な電源経路全てをモデル化し、シミュレーションする必要があった。
また、特許文献1乃至3に示すようにバイパスコンデンサを使用した回路構成において、バイパスコンデンサの特性を変えた場合、電気的に接続されている他の回路におけるバイパスコンデンサの特性に影響を与える。そのため、プリント配線板の完成後に、電源ノイズが大きい周波数に合わせてバイパスコンデンサ特性を変更した場合、電気的に接続された他の回路のバイパスコンデンサの共振周波数が変動してしまう。そのため、バイパスコンデンサとは無関係な周波数でノイズが増加してしまう可能性があった。
図1は本発明の実施例1を示すプリント回路板である。図1(a)は斜視図であり発明を容易にするため一部切り欠いて示してある。図1(b)は図1(a)の断面図である。
図2に示した回路構成の効果を検証するため、シミュレーションを行った。図3は、シミュレーションのための回路構成を示す回路図である。半導体チップ111の電源供給側である第1の回路は、ソース電源101、供給側電源経路102a、102b、102c、供給側GND経路103a、103b、103c、バイパスコンデンサ121によりモデル化している。
とする。Rsは表皮効果による抵抗成分、Gdは誘電損失のパラメータである。
次に本発明の実施例2を説明する。実施例1において配置されたバイパスコンデンサ122は、周波数が100MHz近辺のノイズを抑制する為のものであり、その容量は1000pFであった。実施例2では、抑制する周波数が300MHz近辺である場合想定し、バイパスコンデンサ122を1000pFから200pFに変更している。実施例1と同様に、図3に示す回路構成において、バイパスコンデンサ122の容量を200pFに変更しシミュレーションを行なった。
実施例1の効果を検証するために、図13の回路モデルにおいて、高周波用のバイパスコンデンサ222の容量を、200pF(寄生インダクタンス0.5nH×2)と設定し、シミュレーションを実施した。以下で図13について説明する回路モデルは全て、高周波数用のバイパスコンデンサ222の容量を1000pFから200pFに変更したものである。
実施例1では、ソース電源用経路とGND用経路を共に分離したプリント回路板に関して説明を行なったが、本発明は、GND用経路は分離せずソース電源用経路のみを分離した場合でもその効果は充分にある。
101 ソース電源
102 供給用電源経路
103 供給用GND経路
104a、105a 電源用端子
104b、105b GND用端子
110 ICパッケージ
111 半導体チップ
112 バイパスコンデンサ用電源経路
113 バイパスコンデンサ用GND経路
121、122 バイパスコンデンサ
132、133 接続点
Claims (13)
- プリント配線板の実装面に、半導体チップを搭載した半導体部品が実装されたプリント回路板において、
前記半導体部品と、前記半導体部品の第1の電源用端子とソース電源を接続する第1の電源配線と、半導体部品の第1のGND用端子とソース電源を接続する第1のGND配線と、第1の電源配線と第1のGND配線とを接続する第1のバイパスコンデンサとを有し、前記半導体チップに電源を供給する第1の回路と、
前記半導体部品と、半導体部品の第2の電源用端子に接続された第2の電源配線と、半導体部品の第2のGND用端子に接続された第2のGND配線と、第2の電源配線と第2のGND配線とを接続する第2のバイパスコンデンサとを有する第2の回路とが設けられ、
前記第1の電源用端子と第2の電源用端子は同電位であり、第1の電源用端子と第2の電源用端子、および第1のGND用端子と第2のGND用端子は、前記半導体チップの内部でのみ電気的に接続されている事を特徴とするプリント回路板。 - 前記プリント配線板は、内層に電源層とGND層を有する多層構造をなしており、前記第1の電源配線は、前記電源層に設けられた電源配線と第1のスルーホールにより構成され、前記第1のGND配線は、前記GND層に設けられたGND配線と第2のスルーホールにより構成され、前記第1のバイパスコンデンサは、前記第1、第2のスルーホールを介して、前記半導体部品に接続されており、前記第2の電源配線は第3のスルーホールにより構成され、前記第2のGND配線は第4のスルーホールにより構成され、前記第2のバイパスコンデンサは、前記第3、第4のスルーホールを介して、前記半導体部品に接続されていることを特徴とする請求項1に記載のプリント回路板。
- 前記第1の電源配線および第2の電源配線は、前記半導体部品の内部において、電源配線およびボンディングワイヤー又はバンプにより前記半導体チップに接続され、半導体チップの内部でお互いが接続されており、第1のGND配線および第2のGND配線は、前記半導体部品の内部において、GND配線およびボンディングワイヤー又はバンプにより前記半導体チップに接続され、半導体チップの内部でお互いが接続されていることを特徴とする請求項1または2に記載のプリント回路板。
- プリント配線板の実装面に、半導体チップを搭載した半導体部品が実装されたプリント回路板において、
前記半導体部品と、前記半導体部品の第1の電源用端子とソース電源を接続する第1の電源配線と、半導体部品の第1のGND用端子とソース電源を接続する第1のGND配線と、第1の電源配線と第1のGND配線とを接続する第1のバイパスコンデンサとを有し、前記半導体部品に電源を供給する第1の回路と、
前記半導体部品と、半導体部品の第2の電源用端子に接続された第2の電源配線と、半導体部品の第2のGND用端子とソース電源を接続する第2のGND配線と、第2の電源配線と第2のGND配線とを接続する第2のバイパスコンデンサを有する第2の回路とが設けられ、
前記第1の電源用端子と第2の電源用端子は同電位であり、第1の電源用端子と第2の電源用端子は、前記半導体チップの内部でのみ電気的に接続されている事を特徴とするプリント回路板。 - 前記プリント配線板は、内層に電源層とGND層を有する多層構造をなしており、前記第1の電源配線は、前記電源層に設けられた電源配線と第1のスルーホールにより構成され、前記第1のGND配線は、前記GND層に設けられたGND配線と第2のスルーホールにより構成され、前記第1のバイパスコンデンサは、前記第1、第2のスルーホールを介して、前記半導体部品に接続されており、前記第2の電源配線は、前記電源層に設けられた電源配線と第3のスルーホールにより構成され、前記第2のGND配線は第4のスルーホールにより構成され、前記第2のバイパスコンデンサは、前記第3、第4のスルーホールを介して、前記半導体部品に接続されていることを特徴とする請求項4に記載のプリント回路板。
- 前記第1の電源配線および第2の電源配線は、前記半導体部品の内部において、電源配線およびボンディングワイヤー又はバンプにより前記半導体チップに接続され、半導体チップの内部でお互いが接続されており、第1のGND配線および第2のGND配線は、前記半導体部品の内部において、GND配線およびボンディングワイヤー又はバンプにより前記半導体チップに接続され、半導体チップの内部でお互いが接続されていることを特徴とする請求項4または5に記載のプリント回路板。
- 前記第1のバイパスコンデンサは、第1の周波数帯における共振周波数を有しており、前記第2のバイパスコンデンサは、第1の周波数帯よりも高周波数帯に共振周波数を有していることを特徴とする請求項1乃至6のいずれか1つに記載のプリント回路板。
- 前記第1のバイパスコンデンサは、前記半導体チップの前記第1の周波数帯における動作周波数の電源ノイズを抑制しており、前記第2のバイパスコンデンサは、前記半導体チップの前記第2の周波数帯における動作周波数の電源ノイズを抑制すると共に、前記第2の周波数帯の電源ノイズがソース電源側に伝わることを抑制していることを特徴とする請求項7に記載のプリント回路板。
- 前記第2の周波数帯における、前記半導体チップからソース電源へのS21特性(透過特性)は、透過特性がピークとなる共振周波数を有していないことを特徴とする請求項8に記載のプリント回路板。
- 半導体チップと、ソース電源と、前記半導体チップと前記ソース電源を接続する第1の電源経路と、前記半導体チップと前記ソース電源を接続する第1のGND経路と、第1の電源経路と第1のGND経路とを接続する第1のバイパスコンデンサとを有し、前記半導体チップに電源を供給する第1の回路と、
前記半導体チップと、第2のバイパスコンデンサと、前記半導体チップと前記第2のバイパスコンデンサを接続する第2の電源経路と、前記半導体チップと前記第2のバイパスコンデンサを接続する第2のGND経路とを有する第2の回路と有しており、
前記第1の電源経路と第2の電源経路は、前記半導体チップの内部でのみ電気的に接続されている同電位の電源経路である事を特徴とする電源供給用回路。 - 前記第1のバイパスコンデンサは、第1の周波数帯における共振周波数を有しており、前記第2のバイパスコンデンサは、第1の周波数帯よりも高周波数帯に共振周波数を有していることを特徴とする請求項10に記載の電源供給用回路。
- 前記第1のバイパスコンデンサは、前記半導体チップの前記第1の周波数帯における動作周波数の電源ノイズを抑制しており、前記第2のバイパスコンデンサは、前記半導体チップの前記第2の周波数帯における動作周波数の電源ノイズを抑制すると共に、前記第2の周波数帯の電源ノイズがソース電源側に伝わることを抑制していることを特徴とする請求項11に記載の電源供給用回路。
- 前記第2の周波数帯における、前記半導体チップからソース電源へのS21特性(透過特性)は、透過特性がピークとなる共振周波数を有していないことを特徴とする請求項11に記載の電源供給用回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007129306A JP5196868B2 (ja) | 2006-06-16 | 2007-05-15 | プリント回路板 |
US11/755,703 US7692300B2 (en) | 2006-06-16 | 2007-05-30 | Printed circuit board and circuit structure for power supply |
CN2007101101033A CN101090605B (zh) | 2006-06-16 | 2007-06-15 | 用于电源的印刷电路板和电路结构 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006166820 | 2006-06-16 | ||
JP2006166820 | 2006-06-16 | ||
JP2007129306A JP5196868B2 (ja) | 2006-06-16 | 2007-05-15 | プリント回路板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008021969A true JP2008021969A (ja) | 2008-01-31 |
JP2008021969A5 JP2008021969A5 (ja) | 2010-06-24 |
JP5196868B2 JP5196868B2 (ja) | 2013-05-15 |
Family
ID=38860728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007129306A Expired - Fee Related JP5196868B2 (ja) | 2006-06-16 | 2007-05-15 | プリント回路板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7692300B2 (ja) |
JP (1) | JP5196868B2 (ja) |
CN (1) | CN101090605B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028218A (ja) * | 2006-07-24 | 2008-02-07 | Murata Mfg Co Ltd | 多層プリント基板 |
JP2011187809A (ja) * | 2010-03-10 | 2011-09-22 | Renesas Electronics Corp | 半導体装置および多層配線基板 |
JP2014175628A (ja) * | 2013-03-13 | 2014-09-22 | Canon Inc | 半導体パッケージ及びプリント回路板 |
US11792917B2 (en) | 2021-03-22 | 2023-10-17 | Canon Kabushiki Kaisha | Electronic module and electronic apparatus |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5396746B2 (ja) * | 2008-05-23 | 2014-01-22 | ミツミ電機株式会社 | 半導体装置及び半導体集積回路装置 |
US7956493B2 (en) | 2008-08-11 | 2011-06-07 | Infineon Technologies Ag | Integrated circuit and method for manufacturing an integrated circuit |
CN103996628A (zh) * | 2010-04-16 | 2014-08-20 | 万国半导体有限公司 | 双引线框架多芯片共同封装体的制造方法 |
TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
JP5922918B2 (ja) * | 2011-12-05 | 2016-05-24 | キヤノン株式会社 | 液体吐出ヘッド用半導体装置、液体吐出ヘッド及び液体吐出装置 |
JP6176917B2 (ja) | 2012-11-20 | 2017-08-09 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
JP6091239B2 (ja) | 2013-02-13 | 2017-03-08 | キヤノン株式会社 | プリント回路板、プリント配線板および電子機器 |
CN104469617B (zh) * | 2014-12-22 | 2018-05-22 | 青岛歌尔声学科技有限公司 | 一种降低有源耳机环路噪音的电路和方法 |
CN108463048B (zh) * | 2017-02-21 | 2022-04-15 | 拉碧斯半导体株式会社 | 基板电路装置 |
US10477686B2 (en) | 2017-07-26 | 2019-11-12 | Canon Kabushiki Kaisha | Printed circuit board |
CN110620101B (zh) * | 2018-06-20 | 2022-11-04 | 瑞昱半导体股份有限公司 | 主控元件及电路基板 |
US11013105B2 (en) | 2018-09-12 | 2021-05-18 | Canon Kabushiki Kaisha | Image pickup unit and image pickup apparatus |
JP2022064731A (ja) * | 2020-10-14 | 2022-04-26 | キヤノン株式会社 | 撮像モジュール、撮像装置、及び電子機器 |
TWI812331B (zh) * | 2022-07-06 | 2023-08-11 | 凌華科技股份有限公司 | 提升行動PCI Express模組PDN的電路板結構 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330142A (ja) * | 1998-05-19 | 1999-11-30 | Nec Corp | LSI(Large Scale Integration )及びLSIへの電源供給方法 |
JP2001024334A (ja) * | 1999-07-12 | 2001-01-26 | Sharp Corp | 多層プリント回路基板 |
JP2002217545A (ja) * | 2001-01-18 | 2002-08-02 | Kyocera Corp | 多層配線基板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734447B2 (ja) | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
JPH11135634A (ja) * | 1997-10-28 | 1999-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置配線の処理方法、および、半導体装置配線の処理プログラムを記録した記録媒体 |
JP3647307B2 (ja) * | 1999-04-19 | 2005-05-11 | キヤノン株式会社 | プリント配線基板および電子機器 |
JP3877132B2 (ja) * | 2000-11-20 | 2007-02-07 | 富士通株式会社 | 多層配線基板及び半導体装置 |
JP3914456B2 (ja) | 2002-04-19 | 2007-05-16 | 株式会社ルネサステクノロジ | システム |
JP2005183696A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-05-15 JP JP2007129306A patent/JP5196868B2/ja not_active Expired - Fee Related
- 2007-05-30 US US11/755,703 patent/US7692300B2/en not_active Expired - Fee Related
- 2007-06-15 CN CN2007101101033A patent/CN101090605B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330142A (ja) * | 1998-05-19 | 1999-11-30 | Nec Corp | LSI(Large Scale Integration )及びLSIへの電源供給方法 |
JP2001024334A (ja) * | 1999-07-12 | 2001-01-26 | Sharp Corp | 多層プリント回路基板 |
JP2002217545A (ja) * | 2001-01-18 | 2002-08-02 | Kyocera Corp | 多層配線基板 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028218A (ja) * | 2006-07-24 | 2008-02-07 | Murata Mfg Co Ltd | 多層プリント基板 |
JP4736988B2 (ja) * | 2006-07-24 | 2011-07-27 | 株式会社村田製作所 | 多層プリント基板 |
JP2011187809A (ja) * | 2010-03-10 | 2011-09-22 | Renesas Electronics Corp | 半導体装置および多層配線基板 |
US8618632B2 (en) | 2010-03-10 | 2013-12-31 | Renesas Electronics Corporation | Semiconductor device and multi-layered wiring substrate |
JP2014175628A (ja) * | 2013-03-13 | 2014-09-22 | Canon Inc | 半導体パッケージ及びプリント回路板 |
US11792917B2 (en) | 2021-03-22 | 2023-10-17 | Canon Kabushiki Kaisha | Electronic module and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN101090605A (zh) | 2007-12-19 |
JP5196868B2 (ja) | 2013-05-15 |
US20070290324A1 (en) | 2007-12-20 |
US7692300B2 (en) | 2010-04-06 |
CN101090605B (zh) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5196868B2 (ja) | プリント回路板 | |
US8174843B2 (en) | Printed circuit board | |
US7594105B2 (en) | Multilayer print circuit board | |
JP4953034B2 (ja) | 電圧変換器 | |
CN101932192A (zh) | 印刷电路板 | |
JP2002043525A (ja) | 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 | |
CN103959457B (zh) | 去耦电路和半导体集成电路 | |
JP5190811B2 (ja) | 電源モジュール | |
JP4983906B2 (ja) | 電子部品内蔵モジュール | |
JP2007250928A (ja) | 多層プリント配線板 | |
US20170125380A1 (en) | Inter-chip connection for noise mitigation | |
JP5402830B2 (ja) | 多層配線基板 | |
JP2013030528A (ja) | 形成キャパシタ内蔵型多層プリント配線板 | |
JP2008198761A (ja) | 半導体装置 | |
US8786071B2 (en) | Wiring pattern having a stub wire | |
JP2010183042A (ja) | 配線基板 | |
JP2005150490A (ja) | Icとプリント配線基板間のシート部品 | |
CN114025465A (zh) | 一种带隔离结构的pcb板 | |
JP2009290841A (ja) | 電子回路ユニット | |
JP2008010469A (ja) | 電子装置 | |
JP2008243896A (ja) | 半導体集積回路 | |
JP2009117697A (ja) | 半導体集積回路および電子回路 | |
JP5105106B2 (ja) | 電子部品内蔵モジュール | |
TWI429340B (zh) | 印刷電路板 | |
JP2015012168A (ja) | プリント回路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100507 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5196868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |