JP2002043525A - 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 - Google Patents

半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法

Info

Publication number
JP2002043525A
JP2002043525A JP2000225584A JP2000225584A JP2002043525A JP 2002043525 A JP2002043525 A JP 2002043525A JP 2000225584 A JP2000225584 A JP 2000225584A JP 2000225584 A JP2000225584 A JP 2000225584A JP 2002043525 A JP2002043525 A JP 2002043525A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor integrated
integrated circuit
noise
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000225584A
Other languages
English (en)
Other versions
JP3509713B2 (ja
Inventor
Yasuyuki Ishikawa
靖之 石川
Koji Ichikawa
浩司 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000225584A priority Critical patent/JP3509713B2/ja
Priority to US09/911,577 priority patent/US6657318B2/en
Priority to DE10136285A priority patent/DE10136285B4/de
Publication of JP2002043525A publication Critical patent/JP2002043525A/ja
Application granted granted Critical
Publication of JP3509713B2 publication Critical patent/JP3509713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/909—Macrocell arrays, e.g. gate arrays with variable size or configuration of cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置の電源ノイズの周波数成
分を全域に亘って低減する。 【解決手段】 マイクロコンピュータ１を構成する複数
の回路ブロック４乃至６の電源入力端子４Ｖ乃至６Ｖと
グランド配線３との間に、夫々バイパスコンデンサ７乃
至９を配置する。そして、回路ブロック４乃至６を、半
導体基板上で、夫々の電源入力端子４Ｖ乃至６Ｖにおい
て観測されるノイズレベルが小さいものから順に、共通
の電源供給端子Ｖddの近傍側より配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板に、夫
々独立の電源入力端子を有する複数の回路ブロックが搭
載され、これら複数の回路ブロックに対して共通の電源
供給端子より電源供給される半導体集積回路装置及びそ
の半導体集積回路装置の回路ブロック搭載方法に関す
る。
【０００２】
【従来の技術】半導体集積回路装置たるワンチップマイ
クロコンピュータ（マイコン）においては、半導体基板
上にＣＰＵ，ＲＯＭ，ＲＡＭ，Ａ／Ｄコンバータ等の複
数の回路ブロックが配置されて構成されている。例え
ば、ＣＰＵは、極めて多くのトランジスタによって構成
されており、これらのトランジスタがクロック信号に同
期してスイッチングを繰り返すことで発生する貫通電流
量も多くなる。また、ＲＯＭ，ＲＡＭなどでは内部にデ
コーダバッファとして形成される大型のトランジスタを
備えており、そのトランジスタがスイッチングを繰り返
すとやはり貫通電流量が増加する。
【０００３】このように、クロック信号に同期して発生
する貫通電流によって電源やグランドのバウンス（電位
の変動）が生じ、これが電源ノイズとなってマイコンの
電源供給端子などから外部に伝搬する。その結果、プリ
ント基板上の電源配線パターン等から不要輻射ノイズが
発生するようになる。そこで、以上のようなマイコンが
搭載されるプリント基板上においては、不要輻射ノイズ
の発生レベルを低減するための対策が必要となる。
【０００４】
【発明が解決しようとする課題】貫通電流はパルス状に
流れるため、発生する不要輻射ノイズの周波数成分は広
範囲に渡り、例えばプリント基板（ＰＣＢ）の場合は数
１０ＭＨｚ〜数１００ＭＨｚ程度である。一般に、プリ
ント基板上でのノイズ対策として、マイコンの電源端子
にバイパスコンデンサを配置することがよく行われる
が、コンデンサは寄生インダクタンスを有しており、ノ
イズの高周波数成分に対するインピーダンスが上昇する
ためコンデンサによる対策が困難となる。従って、ノイ
ズの高周波数成分を抑えるためにより有効な対策を行う
には、異なるアプローチが必要である。
【０００５】本発明は上記事情に鑑みてなされたもので
あり、その目的は、電源ノイズの周波数成分を全域に亘
って低減することができる半導体集積回路装置、及びそ
の半導体集積回路装置の回路ブロック搭載方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】請求項１記載の半導体集
積回路装置によれば、複数の回路ブロックの各電源入力
端子とグランドとの間に夫々バイパスコンデンサを配置
する。即ち、半導体集積回路装置として例えばマイクロ
コンピュータをプリント基板上に搭載する場合には、そ
の電源供給端子（Ｖddなど）にバイパスコンデンサを外
付けすることで、マイコン内部の動作によってプリント
基板上の電源配線パターン上に伝搬しようとする電源ノ
イズを低減することが一般に行われる。
【０００７】ところが、マイコンに外付けされたバイパ
スコンデンサの実際の等価回路は、キャパシタンス成分
のみならず、前述のようにインダクタンス成分や抵抗成
分をも含んでおり、高周波領域においてはインダクタン
ス成分が支配的となるためインピーダンスが上昇する。
その結果、外付けのバイパスコンデンサでは、電源ノイ
ズを十分に吸収することができなくなってしまう。
【０００８】そこで、マイコンの内部において各回路ブ
ロックの電源入力端子とグランドとの間に夫々バイパス
コンデンサを配置することで、インダクタンス成分が小
さくなり、高周波領域におけるインピーダンスの上昇を
防止して電源ノイズの吸収を十分に行うことができるよ
うになる。また、各回路ブロックの動作状態に応じて夫
々適切となる容量のコンデンサを配置することができる
ので、電源ノイズの吸収をより効率的に行うことができ
る。
【０００９】そして、これら複数の回路ブロックを、半
導体基板上で、夫々の電源入力端子において発生するノ
イズレベルが小さいものから順に、共通の電源供給端子
の近傍側より配置する。即ち、電源入力端子において発
生するノイズレベルが大きい回路ブロックほど電源供給
端子からの距離が長くなり、その間の配線インピーダン
スはより大きくなる。
【００１０】例えば、各回路ブロックに配置されるバイ
パスコンデンサが有しているインダクタンス成分をＬC
とし、２つの回路ブロックの電源入力端子間に存在する
配線インピーダンスのインダクタンスをＬP とすると、
ＬP ＞＞ＬC となることにより、電源入力端子において
発生したノイズはバイパスコンデンサを介した経路によ
って回路ブロック側に帰還されるので、電源供給端子側
に伝搬することが阻止される。
【００１１】以上は通常のバイパスコンデンサの作用で
あるが、電源供給端子からより遠くに配置されている回
路ブロックについては、電源ノイズが配線インピーダン
スによって抑圧しきれずその一部が次段の回路ブロック
側（電源供給端子の近傍側）に伝搬したとしても、次段
の回路ブロックにおいても配線インピーダンスが同様に
作用し、バイパスコンデンサにより同様に形成されてい
る帰還経路によりノイズを回収して電源供給端子側への
伝搬を阻止することができる。
【００１２】従って、斯様に各回路ブロックを配置する
ことによって、バイパスコンデンサによる電源ノイズの
帰還作用が高められることになり、電源供給端子から半
導体集積回路装置の外部に伝搬しようとする電源ノイズ
の高周波成分を効果的に抑圧して不要輻射ノイズを低減
することができる。そして、当該半導体集積回路装置が
搭載されるプリント基板上における不要輻射対策をより
容易に行うことができるようになる。
【００１３】
【発明の実施の形態】以下、本発明の一実施例について
図面を参照して説明する。図１は、マイクロコンピュー
タ（半導体集積回路装置）１内部における各回路ブロッ
クの配置（レイアウト）の一例を示すものである。マイ
コン１は、外部端子として共通の電源供給端子Ｖddと共
通のグランド端子Ｇndとを備えている。これらの電源供
給端子Ｖdd，グランド端子Ｇndには、夫々電源配線２，
グランド配線３が接続されている。
【００１４】そして、電源配線２とグランド配線３との
間には、３つの回路ブロック４，５，６が接続されてお
り、回路ブロック４は電源供給端子Ｖdd及びグランド端
子Ｇndの近傍に配置され、回路ブロック６は電源供給端
子Ｖdd及びグランド端子Ｇndから最も遠くなるように配
置されている。
【００１５】これらの回路ブロック４乃至６は、所定の
機能毎に半導体回路によって形成された機能ブロックで
ある。回路ブロック４は、例えば、アナログ制御ロジッ
クの機能を有するブロックであり、回路ブロック５は、
例えば、シリアル通信，またはタイマ，またはＩ／Ｏ制
御ロジックなどの機能を含んで構成されている。そし
て、回路ブロック６は、例えば、ＣＰＵ，またはＲＯ
Ｍ，またはＲＡＭなどの機能を含んで構成されている。
【００１６】これらの回路ブロック４，５，６の近傍に
おける、電源配線２とグランド配線３との間には、バイ
パスコンデンサ７，８，９が接続されている。また、電
源供給端子Ｖddと回路ブロック４の電源入力端子４Ｖと
の間、及びグランド端子Ｇndと回路ブロック４のグラン
ド端子４Ｇとの間には、配線２，３のインピーダンスＺ
１，Ｚ１Ｇが存在している。同様に、回路ブロック４，
５の電源入力端子４Ｖ，５Ｖの間、同グランド端子４
Ｇ，５Ｇの間には、インピーダンスＺ２，Ｚ２Ｇが存在
し、回路ブロック５，６の電源入力端子５Ｖ，６Ｖの
間、同グランド端子５Ｇ，６Ｇの間には、インピーダン
スＺ３，Ｚ３Ｇが存在している。
【００１７】バイパスコンデンサ７乃至９は、具体的に
は図示しないが、電源配線２，グランド配線３がアルミ
ニュウムなどで形成されている場合に、ポリシリコンを
コンデンサ電極として、それらのコンデンサ電極間に酸
化膜を介することで構成されている。
【００１８】次に、本実施例の作用について図２をも参
照して説明する。図１に示した回路ブロック４乃至６の
レイアウトは、各回路ブロック４乃至６の電源入力端子
４Ｖ乃至６Ｖについてシミュレーションにより発生する
ことが予測される（或いは、実際に観測される）電源ノ
イズのレベルに基づいている。
【００１９】即ち、回路ブロック４乃至６の内、回路ブ
ロック４はアナログ制御ロジックでなど構成されている
ため、動作速度や動作頻度が比較的低く電源ノイズレベ
ルが最も低いと考えられるので、電源供給端子Ｖddの最
も近傍に配置している。一方、回路ブロック６は、ＣＰ
ＵやＲＯＭ，ＲＡＭなどのように動作速度が高速で動作
頻度も最も高いことから電源ノイズレベルが最も高いと
考えられる。従って、回路ブロック６は電源供給端子Ｖ
ddから最も遠い位置に配置している。また、回路ブロッ
ク５は、シリアルやＩ／Ｏなどで構成されており、電源
ノイズレベルは両者の中間程度であると考えられるた
め、回路ブロック４，６の間に配置している。
【００２０】図２は、図１のレイアウトにおける電源系
の等価回路を示すものである。電源（１）〜（３）は、
回路ブロック４乃至６の電源入力端子４Ｖ乃至６Ｖにお
いて観測される電源ノイズを表すものであり、インダク
タンスＬ１〜Ｌ３及びＬ１Ｇ〜Ｌ３Ｇは、インピーダン
スＺ１〜Ｚ３及びＺ１Ｇ〜Ｚ３Ｇに含まれているインダ
クタンス成分を表している。また、ＬC1〜ＬC3は、バイ
パスコンデンサ７〜９に含まれているインダクタンス成
分である。
【００２１】即ち、電源ノイズレベルが最も高い回路ブ
ロック６は、電源供給端子Ｖddから最も遠い位置に配置
されているため、電源供給端子Ｖddと電源入力端子６Ｖ
との間には、インダクタンスＬ１〜Ｌ３が直列に介在す
ることになり、電源入力端子６Ｖ側からみた高周波イン
ピーダンスは高くなっている。
【００２２】そして、回路ブロック６より発生した電源
ノイズ（電源（３））は、Ｌ３＞＞ＬC3となることで、
バイパスコンデンサ９（Ｃ３）を介した経路Ｒ３によっ
て回路ブロック６側に帰還される。また、電源ノイズ
が、インダクタンスＬ３によって抑圧しきれずその一部
が次段の回路ブロック５側に伝搬したとしても、インダ
クタンスＬ２が同様に作用し、回路ブロック５において
もバイパスコンデンサ８（Ｃ２）による帰還経路Ｒ２が
形成されているので、その帰還経路Ｒ２によって電源供
給端子Ｖdd側への伝搬は阻止される。
【００２３】また、回路ブロック４は電源供給端子Ｖdd
の最も近傍に配置されているが、電源ノイズ（電源
（１））のレベルが最も低いため、発生した電源ノイズ
は、インダクタンスＬ１のみでも十分に帰還経路Ｒ１に
よって帰還させることができる。尚、各回路ブロック４
乃至６のグランド端子４Ｇ乃至６Ｇには、グランド側の
ノイズが電源ノイズと同様に発生するが、それらのグラ
ンドノイズに対してはインダクタンスＬ１Ｇ〜Ｌ３Ｇが
同様に作用することによって、マイコン１のグランド端
子Ｇndより外部に伝搬しようとするノイズも抑圧され
る。
【００２４】以上のように本実施例によれば、マイコン
１を構成する複数の回路ブロック４乃至６の電源入力端
子４Ｖ乃至６Ｖとグランド配線３との間に夫々バイパス
コンデンサ７乃至９を配置した。従って、コンデンサ７
乃至９に等価回路的に含まれるインダクタンス成分が小
さくなり、高周波領域におけるインピーダンスの上昇を
防止して電源ノイズの吸収を十分に行うことができるよ
うになる。また、各回路ブロック４乃至６の動作状態に
応じて夫々適切となる容量のコンデンサ７乃至９を配置
することができるので、電源ノイズの吸収をより効率的
に行うことが可能となる。
【００２５】そして、回路ブロック４乃至６を、半導体
基板上で、夫々の電源入力端子４Ｖ乃至６Ｖにおいて観
測されるノイズレベルが小さいものから順に、共通の電
源供給端子Ｖddの近傍側より配置したので、回路ブロッ
ク６より発生した比較的大きなレベルの電源ノイズが帰
還経路Ｒ３によっては回収し切れず、その一部が回路ブ
ロック５側に伝搬しても、インダクタンスＬ２によって
ノイズの伝搬を阻止し、帰還経路Ｒ２によって回収する
ことができる。
【００２６】従って、バイパスコンデンサ７乃至９によ
る電源ノイズの帰還作用が高められ、マイコン１の内部
で発生した電源ノイズが電源供給端子Ｖdd側から外部に
伝搬するのを阻止することができる。そして、高周波ノ
イズを効果的に抑圧して不要輻射ノイズを低減すること
が可能となり、マイコン１が搭載されるプリント基板上
における不要輻射対策をより容易に行うことができるよ
うになる。
【００２７】更に、バイパスコンデンサ７乃至９を、電
源配線２，３をなすアルミニュウム電極とは異なるポリ
シリコン電極で構成したので、コンデンサ７乃至９のキ
ャパシタンスが分布定数的に分散されてしまうことを防
止し、キャパシタンスを集中定数的に配置することがで
きるので、バイパスコンデンサ７乃至９の電源ノイズ低
減作用をより有効に発揮させることができる。
【００２８】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。回路ブロックは、２つまたは４つ以
上でも良い。電源供給端子が１つのものに限らず、電源
供給端子が複数存在し、内部に多数存在する回路ブロッ
クを適当にグルーピングして夫々のグループに電源を供
給する構成についても、同様に適用すれば良い。マイコ
ン１に限ることなく、半導体基板上に複数の回路ブロッ
クが存在する集積回路装置であれば適用が可能である。
【図面の簡単な説明】
【図１】本発明をマイクロコンピュータに適用した場合
の一実施例であり、マイクロコンピュータ内部における
各回路ブロックの配置例を示す図
【図２】図１の回路ブロックの配置における電源系の等
価回路を示す図
【符号の説明】
１はマイクロコンピュータ（半導体集積回路装置）、
４，５，６は回路ブロック、４Ｖ，５Ｖ，６Ｖは電源入
力端子、７，８，９はバイパスコンデンサ、Ｖddは電源
供給端子を示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に、夫々独立の電源入力端子
    を有する複数の回路ブロックが搭載され、これら複数の
    回路ブロックに対して共通の電源供給端子より電源が供
    給される半導体集積回路装置において、 前記複数の回路ブロックは、各電源入力端子とグランド
    との間に夫々バイパスコンデンサが配置されていると共
    に、前記半導体基板上で、夫々の電源入力端子において
    発生するノイズレベルが小さいものから順に、前記電源
    供給端子の近傍側より配置されていることを特徴とする
    半導体集積回路装置。
  2. 【請求項２】 半導体基板に、夫々独立の電源入力端子
    を有する複数の回路ブロックが搭載され、これら複数の
    回路ブロックに対して共通の電源供給端子より電源が供
    給されると共に、各電源入力端子とグランドとの間に夫
    々バイパスコンデンサが配置される半導体集積回路装置
    の回路ブロック搭載方法において、 前記複数の回路ブロックを、前記半導体基板上で、夫々
    の電源入力端子において発生するノイズレベルが小さい
    ものから順に、前記電源供給端子の近傍側より配置する
    ことを特徴とする半導体集積回路装置の回路ブロック搭
    載方法。
JP2000225584A 2000-07-26 2000-07-26 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 Expired - Fee Related JP3509713B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000225584A JP3509713B2 (ja) 2000-07-26 2000-07-26 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法
US09/911,577 US6657318B2 (en) 2000-07-26 2001-07-25 Semiconductor integrated circuit device and method for mounting circuit blocks in semiconductor integrated circuit device
DE10136285A DE10136285B4 (de) 2000-07-26 2001-07-25 Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Anbringen von Schaltungsblöcken in der integrierten Halbleiterschaltungsvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000225584A JP3509713B2 (ja) 2000-07-26 2000-07-26 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法

Publications (2)

Publication Number Publication Date
JP2002043525A true JP2002043525A (ja) 2002-02-08
JP3509713B2 JP3509713B2 (ja) 2004-03-22

Family

ID=18719329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000225584A Expired - Fee Related JP3509713B2 (ja) 2000-07-26 2000-07-26 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法

Country Status (3)

Country Link
US (1) US6657318B2 (ja)
JP (1) JP3509713B2 (ja)
DE (1) DE10136285B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677781B2 (en) 2001-06-15 2004-01-13 Denso Corporation Semiconductor integrated circuit device
US7187225B2 (en) 2004-11-12 2007-03-06 Mitsubishi Denki Kabushiki Kaisha Electronic control unit
JP2010102808A (ja) * 2008-10-27 2010-05-06 Elpida Memory Inc 半導体記憶装置
JPWO2008126290A1 (ja) * 2007-03-30 2010-07-22 富士通株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948725B2 (en) * 2001-09-06 2011-05-24 Fuji Electric Systems Co., Ltd. Composite integrated semiconductor device
DE10241086B4 (de) * 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
JP2003142591A (ja) * 2001-11-08 2003-05-16 Denso Corp 半導体集積回路装置
US7039102B2 (en) * 2002-01-24 2006-05-02 Broadcom Corporation Highly integrated asymmetric digital subscriber line (ADSL) circuit
JP4090313B2 (ja) * 2002-09-11 2008-05-28 大日本スクリーン製造株式会社 基板保持装置および基板処理装置
JP2005302832A (ja) * 2004-04-07 2005-10-27 Sanyo Electric Co Ltd 半導体集積回路
JP4243214B2 (ja) * 2004-04-12 2009-03-25 パナソニック株式会社 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
DE102006014733B4 (de) * 2006-03-30 2010-09-23 Qimonda Ag Chip mit einer Mehrzahl extern gespeister Stromversorgungsnetze
US7817439B2 (en) * 2006-06-26 2010-10-19 Kabushiki Kaisha Toshiba System and apparatus for power distribution for a semiconductor device
JP5579369B2 (ja) * 2008-01-24 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2009122452A2 (en) * 2008-04-01 2009-10-08 Glonav Limited An integrated circuit
US9116692B1 (en) * 2010-12-10 2015-08-25 The Board Of Trustees Of The University Of Illinois System and method for improving power conversion for advanced electronic circuits
JP6314673B2 (ja) * 2014-06-11 2018-04-25 富士電機株式会社 半導体装置
TWI727204B (zh) * 2018-09-13 2021-05-11 瑞昱半導體股份有限公司 管線化類比數位轉換器
CN110602866B (zh) * 2019-08-01 2021-03-09 苏州浪潮智能科技有限公司 一种减少远端参考电源噪声影响信号质量的方法和系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027089A (en) * 1988-06-10 1991-06-25 Adc Telecommunications, Inc. High frequency noise bypassing
JPH02216862A (ja) 1989-02-17 1990-08-29 Nec Corp 半導体装置
JPH05198742A (ja) 1992-01-20 1993-08-06 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
JP2907660B2 (ja) * 1992-10-20 1999-06-21 株式会社日立製作所 電源配線の共振抑制機能を有する電子回路装置
JP2682397B2 (ja) 1993-10-07 1997-11-26 日本電気株式会社 セルベース設計半導体集積回路装置
JPH08102525A (ja) 1994-09-30 1996-04-16 Hitachi Ltd 半導体集積回路装置
JP3667855B2 (ja) 1996-01-25 2005-07-06 株式会社ルネサステクノロジ 半導体装置
JP3584693B2 (ja) * 1996-09-18 2004-11-04 株式会社デンソー 半導体集積回路
US6054751A (en) * 1996-09-18 2000-04-25 Denso Corporation Semiconductor integrated circuit
JPH10326868A (ja) 1997-05-26 1998-12-08 Oki Electric Ind Co Ltd 半導体装置
JPH11177025A (ja) 1997-12-09 1999-07-02 Mitsubishi Electric Corp 半導体集積回路
US6373127B1 (en) * 1998-09-29 2002-04-16 Texas Instruments Incorporated Integrated capacitor on the back of a chip

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677781B2 (en) 2001-06-15 2004-01-13 Denso Corporation Semiconductor integrated circuit device
US7187225B2 (en) 2004-11-12 2007-03-06 Mitsubishi Denki Kabushiki Kaisha Electronic control unit
DE102005037579B4 (de) * 2004-11-12 2016-06-16 Mitsubishi Denki K.K. Elektronische Steuereinheit
JPWO2008126290A1 (ja) * 2007-03-30 2010-07-22 富士通株式会社 半導体装置
JP2010102808A (ja) * 2008-10-27 2010-05-06 Elpida Memory Inc 半導体記憶装置

Also Published As

Publication number Publication date
JP3509713B2 (ja) 2004-03-22
US6657318B2 (en) 2003-12-02
DE10136285A1 (de) 2002-03-14
DE10136285B4 (de) 2011-12-08
US20020014915A1 (en) 2002-02-07

Similar Documents

Publication Publication Date Title
JP3509713B2 (ja) 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法
JP5196868B2 (ja) プリント回路板
JP3265669B2 (ja) プリント基板
US8174843B2 (en) Printed circuit board
JPH08288462A (ja) 半導体集積回路装置
JP3795405B2 (ja) 多連ノイズ低減フィルター
JP2009038950A (ja) マイクロ電源モジュール
US20010045873A1 (en) Noise reduction circuit and semiconductor device including the same
JP2006121377A (ja) 入力回路及び半導体装置
KR100702034B1 (ko) 반도체 장치, 이 장치의 전원 노이즈 감소 방법 및 인쇄회로 기판
JP2008198761A (ja) 半導体装置
JP3969020B2 (ja) 半導体集積回路装置
JP2008010469A (ja) 電子装置
JP4696628B2 (ja) 電気回路およびノイズ抑制方法
WO2019220482A1 (ja) 電子装置および電子装置が搭載された電動パワーステアリング装置
JP2006245320A (ja) 多層回路基板及び多層回路基板のパターニング方法
US5812031A (en) Ring oscillator having logic gates interconnected by spiral signal lines
JP2002368355A (ja) プリント配線板
JP2011010381A (ja) マイクロ電源装置
US20030085757A1 (en) Semiconductor integrated circuit device
JP2003318352A (ja) システムおよび半導体装置
KR100669354B1 (ko) 반도체 집적 회로의 패드 구조
JP2010063202A (ja) マイクロ電源モジュール
JP2009117697A (ja) 半導体集積回路および電子回路
JPH05275863A (ja) 多層プリント配線基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees