JPWO2008126290A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2008126290A1 JPWO2008126290A1 JP2009508837A JP2009508837A JPWO2008126290A1 JP WO2008126290 A1 JPWO2008126290 A1 JP WO2008126290A1 JP 2009508837 A JP2009508837 A JP 2009508837A JP 2009508837 A JP2009508837 A JP 2009508837A JP WO2008126290 A1 JPWO2008126290 A1 JP WO2008126290A1
- Authority
- JP
- Japan
- Prior art keywords
- current
- amount
- semiconductor device
- power supply
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 230000000630 rising effect Effects 0.000 claims abstract description 17
- 238000001228 spectrum Methods 0.000 claims description 7
- 230000000644 propagated effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 2
- 238000005259 measurement Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
Description
図1において、内部回路10は、クロックに同期して動作する回路を含む内部回路であり、半導体装置の基本動作クロック(以下、単に「クロック」と称す。)CLKが入力されるバッファ11で模式的に図示している。内部回路10は、電源電位VDDを供給するためのVDD電源線4及び基準電位VSSを供給するためのVSS電源線5が接続されている。
電流判定部50は、電流観測部40による電流量の観測結果に基づいて、電源線4、5を流れる電流量が適切であるか否かを判定する。電流判定部50は、クロックの立ち上がりに流れる電流量と立ち下がりに流れる電流量との関係が適切であるか否かを比較判定し、その判定結果に応じた制御信号を電流量調整部30に出力する。
まず、電流観測部40が、オシロスコープ42によりVDD電源線6に直列接続された抵抗41の両端の電圧を測定することにより電流波形を取得する(S11)。
なお、最終的な電流波形面積比(Sf/Sr)は1でなくともよく、極小点近傍(例えば電流波形面積比(Sf/Sr)が1±0.03の範囲内程度が望ましい)であっても良い。
まず、電流観測部40が、スペクトラムアナライザ47によりVDD電源線6の磁界変化を検出し、流れる電流に基づくスペクトラム波形を取得する(S21)。次に、電流判定部50は、第2の可変容量回路32の容量値を増加させるように設定値(制御コード)をレジスタ33に書き込む(S22)。これにより、電流波形面積Srが増加する。
Claims (17)
- クロックに同期して動作する回路を含む内部回路と、
前記内部回路に電源を供給する電源線と、
前記クロックに同期して、前記クロックの立ち上がりエッジに前記電源線を流れる第1の電流の量及び前記クロックの立ち下がりエッジに前記電源線を流れる第2の電流の量を調整する電流量調整部とを備えることを特徴とする半導体装置。 - 前記電流量調整部は、前記第1の電流による消費電荷量と前記第2の電流による消費電荷量とが等しくなるよう、前記第1の電流の量と前記第2の電流の量とを調整することを特徴とする請求項1記載の半導体装置。
- 前記電流量調整部は、前記電源線のうち電源電位を供給する第1の電源線と前記クロックが伝播される信号線との間に接続される第1の負荷回路、及び前記電源線のうち基準電位を供給する第2の電源線と前記クロックが伝播される前記信号線との間に接続される第2の負荷回路の少なくとも一方を有することを特徴とする請求項1又は2記載の半導体装置。
- 前記第1及び第2の負荷回路は、負荷が可変であることを特徴とする請求項3記載の半導体装置。
- 前記第1及び第2の負荷回路は、容量値を変更可能な可変容量回路であることを特徴とする請求項3又は4記載の半導体装置。
- 前記可変容量回路は、複数の容量素子と各容量素子に対応するスイッチング素子との組が、前記電源線と前記クロックが伝播される前記信号線との間に並列接続されていることを特徴とする請求項5記載の半導体装置。
- 前記電流量調整部は、前記第1及び第2の負荷回路を制御する制御レジスタを有し、
前記制御レジスタに設定された設定値に応じて、前記第1及び第2の負荷回路による負荷の大きさが制御されることを特徴とする請求項3〜6のいずれか1項に記載の半導体装置。 - 前記電流量調整部は、
固定値を記憶する記憶回路を有し、
前記記憶回路から出力される前記固定値に応じて前記第1及び第2の負荷回路による負荷の大きさを制御する選択回路を有することを特徴とする請求項3〜7のいずれか1項に記載の半導体装置。 - 前記記憶回路は、ヒューズ回路であることを特徴とする請求項8記載の半導体装置。
- 前記電源線を流れる電流量の観測結果に基づいて、前記第1の電流の量及び前記第2の電流の量を比較し、比較結果に応じた制御信号を前記電流量調整部に供給する電流判定部を備えることを特徴とする請求項1記載の半導体装置。
- 前記電流判定部は、前記第1の電流による消費電荷量と前記第2の電流による消費電荷量との大小を判定することを特徴とする請求項10記載の半導体装置。
- 前記電流判定部は、前記電流量調整部による電流量の調整前後で、前記クロックの周波数の(2n−1)倍(nは任意の自然数)の周波数成分が増加したか否かを判定することを特徴とする請求項10又は11記載の半導体装置。
- 前記電源線を流れる電流量を観測し、観測結果を前記電流判定部に出力する電流観測部を備えることを特徴とする請求項10〜12のいずれか1項に記載の半導体装置。
- 前記電流観測部は、前記電源線に直列接続された電流検出抵抗の両端の電圧を、前記クロックに同期して測定する電圧測定部であることを特徴とする請求項13記載の半導体装置。
- 前記電流観測部は、前記電源線に流れる電流の量を、当該電流による磁界に基づいて観測するスペクトラム検出部であることを特徴とする請求項13記載の半導体装置。
- 前記半導体装置は、複数のクロックドメインをもち、少なくとも1つのクロックドメインに前記電流量調整部を備えることを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
- 前記複数のクロックドメイン毎に前記第1の電流の量及び前記第2の電流の量が調整可能であることを特徴とする請求項16記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/057213 WO2008126290A1 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008126290A1 true JPWO2008126290A1 (ja) | 2010-07-22 |
JP4957794B2 JP4957794B2 (ja) | 2012-06-20 |
Family
ID=39863471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508837A Expired - Fee Related JP4957794B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7830169B2 (ja) |
JP (1) | JP4957794B2 (ja) |
WO (1) | WO2008126290A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088701A (ja) * | 1994-06-24 | 1996-01-12 | Sony Corp | クロック配給装置 |
JP2002043525A (ja) * | 2000-07-26 | 2002-02-08 | Denso Corp | 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 |
JP2002366250A (ja) * | 2001-06-08 | 2002-12-20 | Matsushita Electric Ind Co Ltd | クロック信号調整回路 |
JP2004088638A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 電源変動抑制装置、半導体装置及び電源変動抑制方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102525A (ja) | 1994-09-30 | 1996-04-16 | Hitachi Ltd | 半導体集積回路装置 |
US6054751A (en) * | 1996-09-18 | 2000-04-25 | Denso Corporation | Semiconductor integrated circuit |
JP3584693B2 (ja) * | 1996-09-18 | 2004-11-04 | 株式会社デンソー | 半導体集積回路 |
JP3965739B2 (ja) | 1997-10-13 | 2007-08-29 | 株式会社デンソー | 集積回路のノイズシミュレーション装置及び記録媒体 |
US6661281B2 (en) * | 2001-11-29 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Method for reducing current surge using multi-stage ramp shunting |
US6949967B2 (en) * | 2003-09-24 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company | Dynamically adjustable decoupling capacitance to reduce gate leakage current |
US7733164B2 (en) * | 2006-09-01 | 2010-06-08 | Nec Electronics Corporation | Semiconductor device with decoupling capacitance controlled and control method for the same |
-
2007
- 2007-03-30 JP JP2009508837A patent/JP4957794B2/ja not_active Expired - Fee Related
- 2007-03-30 WO PCT/JP2007/057213 patent/WO2008126290A1/ja active Application Filing
-
2009
- 2009-09-25 US US12/567,455 patent/US7830169B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088701A (ja) * | 1994-06-24 | 1996-01-12 | Sony Corp | クロック配給装置 |
JP2002043525A (ja) * | 2000-07-26 | 2002-02-08 | Denso Corp | 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 |
JP2002366250A (ja) * | 2001-06-08 | 2002-12-20 | Matsushita Electric Ind Co Ltd | クロック信号調整回路 |
JP2004088638A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 電源変動抑制装置、半導体装置及び電源変動抑制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4957794B2 (ja) | 2012-06-20 |
WO2008126290A1 (ja) | 2008-10-23 |
US20100013538A1 (en) | 2010-01-21 |
US7830169B2 (en) | 2010-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9714966B2 (en) | Circuit aging sensor | |
KR20090024453A (ko) | 듀티 싸이클 보정 회로 | |
JP4939429B2 (ja) | 試験装置、及び試験方法 | |
JP2009063302A (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
JP4652729B2 (ja) | 半導体装置 | |
TWI806131B (zh) | 晶體振盪器與其相位雜訊抑制方法 | |
JP2005123944A (ja) | Pll回路 | |
JP3895520B2 (ja) | クロック変調装置 | |
KR20090013481A (ko) | 소스 드라이버 회로 및 이를 포함하는 액정표시장치 | |
US7411464B1 (en) | Systems and methods for mitigating phase jitter in a periodic signal | |
JP4542975B2 (ja) | 電子デバイス、負荷変動補償回路、電源装置、及び試験装置 | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
JP4957794B2 (ja) | 半導体装置 | |
KR20090114990A (ko) | 반도체 소자 | |
US7777584B2 (en) | Clock signal generator | |
JP2015069993A (ja) | 測定装置、半導体装置およびインピーダンス調整方法 | |
JP2009239361A (ja) | 半導体回路および試験装置 | |
JP4397401B2 (ja) | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 | |
JP2005249526A (ja) | 半導体装置の検査方法、半導体検査装置および半導体装置 | |
JP2007236079A (ja) | チャージポンプ回路、移動通信端末、通信装置 | |
JP2009192528A (ja) | ドライバ回路および試験装置 | |
JP2008092348A (ja) | 集積回路電源ノイズ低減方法および集積回路電源ノイズ低減システム | |
Ko et al. | Spread spectrum clock generator for reducing electro-magnetic interference (EMI) noise in LCD driver IC | |
JP2004129198A (ja) | ジッター発生回路及び半導体装置 | |
Capeleiro et al. | Low noise, high efficiency, segmented LCD drivers for ultra-low power applications in 22 nm FD-SOI |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |