JP2009192528A - ドライバ回路および試験装置 - Google Patents

Abstract

【課題】高周波成分を強調した信号を精度良く生成する。
【解決手段】外部から受け取った受信信号に応じた送信信号を出力するドライバ回路であって、入力される第１信号に応じた電圧を出力する第１ドライバと、第１ドライバが出力する電圧を電源電圧として受け取り、入力される第２信号および電源電圧に応じた送信信号を出力する第２ドライバと、受信信号の変化に応じて第１信号および第２信号の両方を変化させて、受信信号に応じた送信信号を第２ドライバから出力させる制御部と、を備えるドライバ回路を提供する。
【選択図】図２

Description

本発明は、ドライバ回路および試験装置に関する。特に本発明は、外部から受け取った受信信号に応じた送信信号を出力するドライバ回路および被試験デバイスを試験する試験装置に関する。

試験装置は、半導体装置等の被試験デバイスに所定波形の試験信号を与えて応答信号を出力させ、この応答信号を検出する。そして、試験装置は、検出した応答信号と期待値とを比較して、被試験デバイスの良否を判定する。

ここで、試験装置は、ケーブル等の伝送路を介して、装置本体から被試験デバイスへ試験信号を伝送する。しかし、ケーブル等の伝送路は、伝播する試験信号の高周波成分を減衰させる。そこで、試験装置は、被試験デバイスの入力端において試験信号が目的の波形となるように、高周波成分を予め強調した試験信号を出力する（例えば、特許文献１参照）。また、特許文献２には、電圧バッファおよび電流バッファを出力端に切り換えて接続する試験装置が記載されている。

特開２００２−４０１１２号公報 米国特許第６２９２０１０号明細書

ところで、試験装置は、被試験デバイスに与えるべき試験信号の波形に、当該波形の高周波成分を表す強調波形を加算することにより、高周波成分を強調した試験信号を生成する。しかし、試験装置は、元の波形と強調波形とを加算するタイミングがずれると、目的と異なる波形の試験信号を被試験デバイスに与えてしまい、精度良く試験をすることができない。また、元の波形と強調波形とを加算するために多数のトランジスタを出力端子に接続した場合、試験装置は、出力容量が大きくなる。出力容量が大きい場合、試験装置は、試験信号の立上り速度（または立下り速度）が遅くなって帯域が遮断されるので、目的の波形を被試験デバイスに与えることができず、精度良く試験をすることができない。

そこで本発明は、上記の課題を解決することのできるドライバ回路および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の態様においては、外部から受け取った受信信号に応じた送信信号を出力するドライバ回路であって、入力される第１信号に応じた電圧を出力する第１ドライバと、第１ドライバが出力する電圧を電源電圧として受け取り、入力される第２信号および電源電圧に応じた送信信号を出力する第２ドライバと、受信信号の変化に応じて第１信号および第２信号の両方を変化させて、受信信号に応じた送信信号を第２ドライバから出力させる制御部と、を備えるドライバ回路を提供する。

本発明の第２の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスに試験信号を供給する試験信号供給部と、試験信号に応じて被試験デバイスが出力する応答信号を取得する取得部と、応答信号を期待値と比較した結果に基づき被試験デバイスの良否を判定する判定部と、を備え、試験信号供給部は、被試験デバイスを試験するための試験パターンを発生するパターン発生部と、試験パターンに応じた試験信号を出力するドライバ回路と、を有し、ドライバ回路は、入力される第１信号に応じた電圧を出力する第１ドライバと、第１ドライバが出力する電圧を電源電圧として受け取り、入力される第２信号および電源電圧に応じた試験信号を出力する第２ドライバと、試験パターンの変化に応じて第１信号および第２信号の両方を変化させて、試験パターンに応じた試験信号を第２ドライバから出力させる制御部と、を含む試験装置を提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

図１は、本実施形態に係る試験装置１０を被試験デバイス２００とともに示す。 図２は、本実施形態に係るドライバ回路２０の構成を伝送路２１０とともに示す。 図３は、本実施形態に係る第２ドライバ２４の構成の一例を、第１ドライバ２２および制御部２６とともに示す。 図４は、図２に示した構成の制御部２６および図３に示した構成の第２ドライバ２４を有するドライバ回路２０内に流れる信号の一例を示す。 図５は、互いに異なる遅延量で遅延された第２ドライバ２４の電源電圧の波形と、これらの電源電圧が与えられた第１ドライバ２２が出力する送信信号の電圧波形を示す。 図６は、本実施形態の第１変形例に係るドライバ回路２０の構成を示す。 図７は、図６に示されたドライバ回路２０から出力される送信信号の波形の一例を示す。 図８は、図６に示されたドライバ回路２０から出力される送信信号の波形の他の一例を示す。 図９は、本実施形態の第２変形例に係るドライバ回路２０の構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０を被試験デバイス２００とともに示す。試験装置１０は、被試験デバイス２００を試験する。試験装置１０は、試験信号供給部１２と、取得部１４と、判定部１６とを備える。

試験信号供給部１２は、被試験デバイス２００に試験信号を供給する。試験信号供給部１２は、パターン発生部１８と、ドライバ回路２０とを有する。

パターン発生部１８は、被試験デバイス２００を試験するための試験パターンを発生する。パターン発生部１８は、一例として、被試験デバイス２００に与えるべき試験信号の論理値（例えば、Ｈ論理またはＬ論理）を表わす試験パターンを発生する。また、パターン発生部１８は、被試験デバイス２００が出力すべき応答信号を表わす期待値を発生する。ドライバ回路２０は、パターン発生部１８が発生した試験パターンに応じた波形の試験信号を出力する。

取得部１４は、試験信号に応じて被試験デバイス２００が出力する応答信号を取得する。判定部１６は、応答信号を期待値と比較した結果に基づき被試験デバイス２００の良否を判定する。

さらに、このような試験装置１０は、ケーブル及び／又は基板上の配線等の伝送路２１０−１を介して被試験デバイス２００と接続される。そして、ドライバ回路２０が出力した試験信号は、伝送路２１０を介して被試験デバイス２００に与えられる。また、被試験デバイス２００が出力した応答信号は、伝送路２１０−２を介して取得部１４に与えられる。

図２は、本実施形態に係るドライバ回路２０の構成を伝送路２１０とともに示す。ドライバ回路２０は、外部から受け取った受信信号（本実施形態においてはＨ論理またはＬ論理を表わす試験パターン）に応じた電圧波形の送信信号（本実施形態においては試験信号）を出力する。

ドライバ回路２０は、第１ドライバ２２と、第２ドライバ２４と、制御部２６とを備える。第１ドライバ２２は、入力される第１信号に応じた電圧を出力する。第１ドライバ２２は、一例として、第２ドライバ２４と比較し出力電力が大きくてよい。第１ドライバは、一例として、出力段に電力増幅器を備える構成の増幅回路であってよい。

第２ドライバ２４は、第１ドライバ２２が出力する電圧を電源電圧として受け取る。そして、第２ドライバ２４は、入力される第２信号および電源電圧に応じた送信信号を出力する。さらに、第２ドライバ２４は、第１ドライバ２２と比較しスイッチング速度が速い。第２ドライバ２４は、一例として、差動増幅回路であってよい。

また、第２ドライバ２４の出力端子２８は、伝送路２１０を介して外部の回路の入力端子（本実施形態においては、被試験デバイス２００の入力端子）に接続される。そして、第１ドライバ２２は、第１信号に応じて、第２ドライバ２４から出力される矩形波のエッジを強調するように第２ドライバ２４に与える電源電圧を変化させて、伝送路２１０による波形なまりを予め補償した送信信号を第２ドライバ２４から出力させる。

制御部２６は、受信信号に応じた第１信号および第２信号を生成する。そして、制御部２６は、第１信号を第１ドライバ２２に与え、第２信号を第２ドライバ２４に与える。

ここで、制御部２６は、受信信号の変化に応じて第１信号および第２信号の両方を変化させて、受信信号に応じた送信信号を第２ドライバ２４から出力させる。より詳しくは、制御部２６は、受信信号に応じた電圧波形の送信信号を第２ドライバ２４から出力させるような第２信号を生成する。さらに、制御部２６は、出力すべき送信信号の電圧波形のエッジを強調させるような電源電圧を第２ドライバ２４から出力させる第１信号を生成する。

制御部２６は、一例として、伝送回路３０と、強調回路３２とを有してよい。伝送回路３０は、受信信号のレベルの変化方向と同一方向にレベルが変化する信号を、第２信号として第２ドライバ２４に与える。伝送回路３０は、一例として、受信信号のＬ論理からＨ論理への立上りにおいてレベルが増加し、受信信号のＨ論理からＬ論理への立下りにおいてレベルが減少する第２信号を出力する。伝送回路３０は、一例として、与えられた受信信号をそのまま第２ドライバ２４の入力端に与える伝送線路であってよい。

強調回路３２は、受信信号のレベルの変化方向と逆方向にレベルが変化する信号を、第１信号として第１ドライバ２２に与える。さらに、強調回路３２は、矩形波のエッジが与えられた場合に第２ドライバ２４が出力する電圧変化と比較して、緩やかにレベルが変化する第１信号を第１ドライバ２２に与える。強調回路３２は、一例として、受信信号のＬ論理からＨ論理への立上りにおいて緩やかにレベルが減少し、受信信号のＨ論理からＬ論理への立下りにおいて緩やかにレベルが増加する第１信号を出力する。さらに、強調回路３２は、一例として、受信信号のレベルが変化してから所定時間遅延したタイミングにおいて、レベル変化を開始する第１信号を出力してよい。

強調回路３２は、一例として、遅れ回路３４と、定電圧源３６と、減算回路３８とを含んでよい。遅れ回路３４は、受信信号のレベルの変化方向と同一方向に、緩やかにレベルが変化する信号を出力する。さらに、遅れ回路３４は、受信信号のレベルが変化してから所定時間遅延したタイミングにおいて、レベル変化を開始する信号を出力する。遅れ回路３４は、一例として、受信信号をローパスフィルタリングした信号を出力してよい。

なお、遅れ回路３４により遅延する所定時間は、０であってもよい。すなわち、遅れ回路３４は、受信信号のレベル変化の開始タイミングにおいて、レベル変化を開始する信号を出力してよい。

定電圧源３６は、所定のレベルの信号を出力する。減算回路３８は、定電圧源３６が出力した信号から遅れ回路３４が出力した信号を減算して、減算した信号を第１信号として第１ドライバ２２に与える。このような強調回路３２は、受信信号のレベルの変化方向と逆方向であって緩やかにレベルが変化する第１信号を第１ドライバ２２に与えることができる。

図３は、本実施形態に係る第２ドライバ２４の構成の一例を、第１ドライバ２２および制御部２６とともに示す。第２ドライバ２４は、一例として、第１ドライバ２２よりも応答速度が速い差動増幅回路であってよい。

第２ドライバ２４は、一例として、差動バッファ４２と、出力抵抗４４と、差動抵抗４６と、電流源４７と、出力スイッチ４８と、差動スイッチ５０とを有してよい。差動バッファ４２は、与えられた第２信号に応じた差動信号を出力する。すなわち、差動バッファ４２は、第２信号と同一論理を表わす正側信号、および、第２信号と反転した論理を表わす負側信号を出力する。

出力抵抗４４は、第１ドライバ２２の出力端と当該第２ドライバ２４の出力端子２８との間に設けられる。すなわち、出力抵抗４４は、一端が第１ドライバ２２の出力端に接続され、他端が当該第２ドライバ２４の出力端子２８に接続される。差動抵抗４６は、出力抵抗４４と同一抵抗値であって、一端が第１ドライバ２２の出力端に接続される。電流源４７は、定電流をコモン電位へと流し出す。

出力スイッチ４８は、出力抵抗４４の第１ドライバ２２が接続されていない側の他端（すなわち、当該第２ドライバ２４の出力端子２８）と、電流源４７との間に接続される。出力スイッチ４８は、負側信号の論理に応じてオン／オフする。出力スイッチ４８は、一例として、コレクタが出力抵抗４４の他端に接続され、エミッタが電流源４７に接続され、ベースに負側信号が与えられるトランジスタであってよい。

差動スイッチ５０は、差動抵抗４６の第１ドライバ２２が接続されていない側の他端と、電流源４７との間に接続される。差動スイッチ５０は、正側信号の論理に応じてオン／オフする。差動スイッチ５０は、一例として、コレクタが差動抵抗４６の他端に接続され、エミッタが電流源４７に接続され、ベースに正側信号が与えられる、出力スイッチ４８と同一種類のトランジスタであってよい。

出力スイッチ４８および差動スイッチ５０は、一方がオンとなると、他方がオフとなる。一例として、受信信号がＬ論理の場合には、出力スイッチ４８はオン、差動スイッチ５０はオフとなり、受信信号がＨ論理の場合には、出力スイッチ４８はオフ、差動スイッチ５０はオンとなる。従って、出力スイッチ４８および差動スイッチ５０は、第２信号に応じて、出力抵抗４４に定電流を流すか否かを切り換えることができる。

このような第２ドライバ２４は、第２信号がＨ論理の場合、出力スイッチ４８がオフとなり、出力抵抗４４に電流が流れず出力抵抗４４において電圧降下が生じない。従って、第２ドライバ２４は、第２信号がＨ論理の場合、第１ドライバ２２の出力電圧（電源電圧）を、出力端子２８から出力することができる。

また、このような第２ドライバ２４は、第２信号がＬ論理の場合、出力スイッチ４８がオンとなり、出力抵抗４４に定電流が流れ、出力抵抗４４において電圧降下が生じる。従って、第２ドライバ２４は、第２信号がＬ論理の場合、第１ドライバ２２の出力電圧（電源電圧）から出力抵抗４４での降下電圧を減じた電圧を、出力端子２８から出力することができる。

図４は、図２に示した構成の制御部２６および図３に示した構成の第２ドライバ２４を有するドライバ回路２０内に流れる信号の一例を示す。図４の（Ａ）は、受信信号（試験パターン）の一例を示す。本例において、受信信号は、時刻ｔ２においてＬ論理からＨ論理へ変化し、時刻ｔ５においてＬ論理からＨ論理へ変化する。

図４の（Ｂ）は、図２に示される遅れ回路３４が出力する信号（遅れ信号）の一例を示す。本例において、遅れ回路３４は、受信信号がＬ論理となっている時刻ｔ１において、０ボルトの電圧を出力する。遅れ回路３４は、時刻ｔ２からΔＴ時間遅れた時刻ｔ３から、緩やかに増加する電圧を出力する。なお、ΔＴは、一例として、図３に示された出力スイッチ４８のスイッチング時間であってよい。そして、遅れ回路３４は、受信信号がＨ論理となっている時刻ｔ４において、ΔＶボルトの電圧を出力する。

続いて、遅れ回路３４は、時刻ｔ５からΔＴ時間遅れた時刻ｔ６から、緩やかに減少する電圧を出力する。そして、遅れ回路３４は、受信信号がＨ論理となっている時刻ｔ７において、０ボルトの電圧を出力する。

図４の（Ｃ）は、図３に示される第１ドライバ２２が出力する電源電圧の一例を示す。本例において、第１ドライバ２２は、時刻ｔ１において、Ｈ論理側の基準電圧であるＨ側電圧（Ｖ_Ｈボルト）にΔＶボルトを加算したＶ_Ｘボルトの電源電圧（Ｖ_Ｘ＝Ｖ_Ｈ＋ΔＶ）を出力する。第１ドライバ２２は、時刻ｔ３から緩やかに減少する電源電圧を出力する。そして、第１ドライバ２２は、時刻ｔ４において、Ｈ側電圧（Ｖ_Ｈボルト）の電源電圧を出力する。

続いて、第１ドライバ２２は、時刻ｔ６から、緩やかに増加する電源電圧を出力する。そして、第１ドライバ２２は、時刻ｔ７において、Ｖ_Ｘボルトの電源電圧を出力する。

図４の（Ｄ）は、図３に示される出力スイッチ４８のスイッチング状態の一例を示す。本例において、出力スイッチ４８は、時刻ｔ１において、オンとなっている。出力スイッチ４８は、時刻ｔ２からオンからオフへの遷移を開始して、時刻ｔ３において遷移が完了して、オフとなる。

続いて、出力スイッチ４８は、時刻ｔ４において、オフとなっている。出力スイッチ４８は、時刻ｔ５からオフからオンへの遷移を開始して、時刻ｔ６において遷移が完了してオンとなる。そして、出力スイッチ４８は、時刻ｔ７において、オンとなっている。

図４の（Ｅ）は、図３に示される第２ドライバ２４が出力する送信信号の電圧の一例を示す。本例において、第２ドライバ２４は、時刻ｔ１において、Ｌ論理側の基準電圧であるＬ側電圧（Ｖ_Ｌ）を出力する。ここで、Ｌ側電圧（Ｖ_Ｌ）は、Ｖ_Ｘボルトから、出力抵抗４４による降下電圧（出力抵抗４４の抵抗値×電流源４７に流れる定電流）を減じた電圧である。

第２ドライバ２４は、時刻ｔ２において、電圧の増加を開始する。第２ドライバ２４は、Ｈ側電圧（Ｖ_Ｈ）を上回るＶ_Ｘまで、急峻に電圧を増加させる。続いて、第２ドライバ２４は、時刻ｔ３から、緩やかに電圧を減少させる。そして、第２ドライバ２４は、時刻ｔ４において、Ｖ_Ｈボルトに安定化された電圧を出力する。

このようにして、第２ドライバ２４は、Ｈ側電圧（Ｖ_Ｈ）を上回るピーク波形に成形された立上りエッジを出力することができる。これにより、第２ドライバ２４によれば、立上りエッジを強調した電圧波形の送信信号を出力することができる。

続いて、第２ドライバ２４は、時刻ｔ５において、電圧の減少を開始する。第２ドライバ２４は、Ｌ側電圧（Ｖ_Ｌ）を下回るＶ_Ｙ（＝Ｖ_Ｌ−ΔＶ）まで、急峻に電圧を減少させる。続いて、第２ドライバ２４は、時刻ｔ６から、緩やかに電圧を増加させる。そして、第２ドライバ２４は、時刻ｔ７において、Ｖ_Ｌボルトに安定化された電圧を出力する。

このようにして、第２ドライバ２４は、Ｌ側電圧（Ｖ_Ｌ）を下回るピーク波形に成形された立下りエッジを出力することができる。これにより、第２ドライバ２４によれば、立下りエッジを強調した電圧波形の送信信号を出力することができる。

以上のように第２ドライバ２４は、第２信号の変化に応じて出力電圧を変化させる。そして、第１ドライバ２２は、第２信号の変化に応じて第２ドライバ２４の出力電圧が変化した後に、第２信号の変化に応じた第２ドライバ２４の出力電圧の変化と逆方向に、第２信号の変化に応じた第２ドライバ２４の出力電圧の変化と比較し緩やかに当該出力電圧が変化するように、電源電圧を変化させる。

より具体的には、第２ドライバ２４は、受信信号が第１方向（例えば、Ｌ論理からＨ論理）に変化した場合において、出力電圧を増加させて送信信号の立上りエッジを出力する。そして、第１ドライバ２２は、受信信号が第１方向（例えば、Ｌ論理からＨ論理）に変化した場合において、第２ドライバ２４が送信信号の立上りエッジを出力した後、立上りエッジにおける出力電圧の増加と比較し緩やかに当該出力電圧が減少するように、電源電圧を減少させる。

また、第２ドライバ２４は、受信信号が第２方向（例えば、Ｈ論理からＬ論理）に変化した場合において、出力電圧を減少させて送信信号の立上りエッジを出力する。そして、第１ドライバ２２は、受信信号が第２方向（例えば、Ｈ論理からＬ論理）に変化した場合において、第２ドライバ２４が送信信号の立下りエッジを出力した後、立下りエッジにおける出力電圧の減少と比較し緩やかに当該出力電圧が増加するように、電源電圧を増加させる。これにより、ドライバ回路２０によれば、伝送路２１０による波形なまりを予め補償した送信信号を出力することができる。

図５は、互いに異なる遅延量で遅延された第２ドライバ２４の電源電圧の波形と、これらの電源電圧が与えられた第１ドライバ２２が出力する送信信号の電圧波形を示す。第１ドライバ２２は、図５の（Ａ）に示されるように、一例として、受信信号の変化タイミング（時刻ｔ２）からΔＴ時間経過した時刻ｔ３において、減少を開始する電源電圧を出力する。この場合、第２ドライバ２４は、時刻ｔ３においてピークとなる波形の送信信号を出力することができる。

ここで、例えば、図５の（Ｂ）に示されるように、遅延時間に誤差が生じ、第１ドライバ２２が、時刻ｔ３よりも後のタイミングにおいて減少を開始する電源電圧を出力したとする。この場合、第２ドライバ２４は、時刻ｔ３より遅いタイミングでピークとなる波形の送信信号を出力する。しかし、このような場合であっても、送信信号の立上り速度（Δｖ／Δｔ）は、図５の（Ａ）に示される送信信号の立上り速度と同一である。

また、例えば、図５の（Ｃ）に示されるように、遅れ回路３４の誤差等により、第１ドライバ２２が、時刻ｔ３よりも前のタイミングにおいて減少を開始する電源電圧を出力したとする。この場合、第２ドライバ２４は、時刻ｔ３よりも早いタイミングでピークとなる波形の送信信号を出力する。しかし、このような場合であっても、送信信号の立上り速度（Δｖ／Δｔ）は、図５の（Ａ）に示される送信信号の立上り速度と同一である。

このように本実施形態に係る試験装置１０は、第１ドライバ２２が出力する電源電圧の減少（または増加）タイミングに誤差が生じた場合であっても、送信信号の立上り（または立下り）速度が変化しない。従って、試験装置１０によれば、高周波成分を強調する強調波形を精度良く重畳した送信信号（試験信号）を出力することができる。これにより、試験装置１０によれば、伝送路２１０において試験信号の高周波成分が減衰しても、目的の波形の送信信号（試験信号）を外部の回路（被試験デバイス２００）の入力端子に与えることができる。

図６は、本実施形態の第１変形例に係るドライバ回路２０の構成を示す。本変形例に係るドライバ回路２０は、図２に示されたドライバ回路２０と略同一の構成および機能を採るので、図２に示されたドライバ回路２０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例において、第１ドライバ２２は、第１信号の論理値に応じて、Ｈ側電圧（Ｖ_Ｈ）またはＬ側電圧（Ｖ_Ｌ）を出力する。第１ドライバ２２は、一例として、第１信号の論理値がＨ論理である場合、Ｈ側電圧（Ｖ_Ｈボルト）を出力する。また、第１ドライバ２２は、一例として、第１信号の論理値がＬ論理である場合、Ｌ側電圧（Ｖ_Ｌボルト）を出力する。

また、本変形例において、第２ドライバ２４は、第１ドライバ２２から出力された電圧を電源電圧として受ける差動増幅回路であってよい。第２ドライバ２４は、一例として、図３に示される第２ドライバ２４と同様の構成であってよい。

制御部２６は、伝送回路３０と、強調回路３２とを有する。伝送回路３０は、受信信号のレベルの変化方向と同一方向にレベルが変化する信号を、第１信号として第１ドライバ２２に与える。伝送回路３０は、一例として、受信信号をそのまま第１ドライバ２２に与える伝送線路であってよい。

強調回路３２は、受信信号のレベルが変化した場合において、受信信号のエッジを強調する強調信号を生成する。そして、強調回路３２は、生成した強調信号を第２信号として第２ドライバ２４に与える。強調回路３２は、一例として、受信信号をハイパスフィルタリングした強調信号を生成してよい。

図７は、図６に示されたドライバ回路２０から出力される送信信号の波形の一例を示す。図６に示されるような構成の第１ドライバ２２は、第１信号に応じて、第２ドライバ２４から矩形波を出力させるように第２ドライバ２４に与える電源電圧を変化させる。すなわち、第１ドライバ２２は、第１信号が変化した場合において、第２ドライバ２４に与える電源電圧を変化させることにより第２ドライバ２４の出力電圧を変化させて、第２ドライバ２４から送信信号のエッジを出力させる。なお、第１ドライバ２２は、応答速度が比較的に遅いので、図７の点線に示されるように、第２ドライバ２４からエッジが鈍った矩形波を出力させる。

また、第２ドライバ２４は、当該第２ドライバ２４から矩形波のエッジを強調する強調波形を出力させる第２信号、および、第１ドライバ２２から与えられた電源電圧に応じて出力電圧を変化させて、伝送路２１０による波形なまりを予め補償した送信信号を出力する。すなわち、第２ドライバ２４は、与えられた電源電圧の変化に応じた出力電圧の変化と同方向に出力電圧を変化させる第２信号、および、与えられた電源電圧に応じて、出力電圧を変化させる。なお、第２ドライバ２４は、応答速度が比較的に速いので、図７の実線により示されるように、送信信号のエッジを急峻に変化させることができることができる。

このようなドライバ回路２０は、矩形波のエッジに対して当該エッジを強調する強調波形を重畳した送信信号を出力することができる。これにより、ドライバ回路２０によれば、伝送路２１０による波形なまりを予め補償した送信信号を出力することができる。

図８は、図６に示されたドライバ回路２０から出力される送信信号の波形の他の一例を示す。強調回路３２は、受信信号をハイパスフィルタリングすることに代えて、受信信号のレベル変化の開始タイミングから所定時間遅延したタイミングから、受信信号のレベルの変化方向と逆方向にレベルが変化する強調信号を生成してもよい。強調回路３２は、一例として、受信信号のレベルが変化してから所定時間遅延したタイミングから、受信信号を反転した信号をローパスフィルタリングした強調信号を生成してよい。

このような構成のドライバ回路２０は、図８に示されるように、電圧変化が開始して所定時間経過してから、電圧を逆方向に緩やかに変化する送信信号を出力することができる。すなわち、第２ドライバ２４は、立上りエッジにおいて電圧が増加した後に緩やかに減少し、立下りエッジにおいて電圧が急峻に減少した後に緩やかに増加する波形に成形された送信信号を出力することができる。これにより、第２ドライバ２４は、矩形波のエッジに対して当該エッジを強調する強調波形を重畳することができるので、伝送路２１０による波形なまりを補正することができる。

図９は、本実施形態の第２変形例に係るドライバ回路２０の構成を示す。本変形例に係るドライバ回路２０は、図６に示されたドライバ回路２０と略同一の構成および機能を採るので、図６に示されたドライバ回路２０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係るドライバ回路２０は、複数の第２ドライバ２４（２４−１、２４−２、２４−３）を備える。また、本変形例に係るドライバ回路２０は、合成部６０を更に備える。

複数の第２ドライバ２４のそれぞれは、一例として、図３に示された第２ドライバ２４と同一の差動増幅回路であってよい。なお、この場合において、複数の第２ドライバ２４のそれぞれの出力抵抗４４および差動抵抗４６は、それぞれ１つの抵抗で共用される。

合成部６０は、複数の第２ドライバ２４の出力電圧を合成した送信信号を生成する。そして、合成部６０は、送信信号を出力端子２８を介して外部に出力する。なお、複数の第２ドライバ２４のそれぞれが差動増幅回路である場合、共用された出力抵抗４４は、合成部６０として機能する。

そして、本変形例において、制御部２６は、受信信号の変化に応じて第１信号および複数の第２信号を変化させて、複数の第２ドライバ２４の出力を合成した送信信号を第２ドライバ２４から出力させる。例えば、制御部２６内の強調回路３２は、受信信号のレベルが変化した場合において、受信信号のエッジを互いに異なる波形で強調する複数の強調信号を生成する。そして、強調回路３２は、生成した複数の強調信号のそれぞれを第２信号として複数の第２ドライバ２４のそれぞれに与える。強調回路３２は、一例として、受信信号を、互いに異なる時定数でハイパスフィルタリングした複数の強調信号を生成してよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 試験装置
１２ 試験信号供給部
１４ 取得部
１６ 判定部
１８ パターン発生部
２０ ドライバ回路
２２ 第１ドライバ
２４ 第２ドライバ
２６ 制御部
２８ 出力端子
３０ 伝送回路
３２ 強調回路
３４ 回路
３６ 定電圧源
３８ 減算回路
４２ 差動バッファ
４４ 出力抵抗
４６ 差動抵抗
４７ 電流源
４８ 出力スイッチ
５０ 差動スイッチ
６０ 合成部
２００ 被試験デバイス
２１０ 伝送路

Claims (10)

1. 外部から受け取った受信信号に応じた送信信号を出力するドライバ回路であって、
   入力される第１信号に応じた電圧を出力する第１ドライバと、
   前記第１ドライバが出力する電圧を電源電圧として受け取り、入力される第２信号および電源電圧に応じた前記送信信号を出力する第２ドライバと、
   前記受信信号の変化に応じて前記第１信号および前記第２信号の両方を変化させて、前記受信信号に応じた前記送信信号を前記第２ドライバから出力させる制御部と、
   を備えるドライバ回路。
2. 前記第２ドライバは、前記第１ドライバと比較しスイッチング速度が速い請求項１に記載のドライバ回路。
3. 前記第２ドライバの出力端子は、伝送路を介して外部の回路の入力端子に接続されるものであり、
   前記第１ドライバは、前記第１信号に応じて、前記第２ドライバから出力される矩形波のエッジを強調するように前記第２ドライバに与える電源電圧を変化させて、前記伝送路による波形なまりを予め補償した送信信号を前記第２ドライバから出力させる
   請求項２に記載のドライバ回路。
4. 前記第２ドライバは、前記第２信号の変化に応じて出力電圧を変化させ、
   前記第１ドライバは、前記第２信号の変化に応じて前記第２ドライバの出力電圧が変化した後に、前記第２信号の変化に応じた前記第２ドライバの出力電圧の変化と逆方向に、前記第２信号の変化に応じた前記第２ドライバの出力電圧の変化と比較し緩やかに当該出力電圧が変化するように、前記電源電圧を変化させる
   請求項３に記載のドライバ回路。
5. 前記第２ドライバは、前記受信信号が第１方向に変化した場合において、出力電圧を増加させて前記送信信号の立上りエッジを出力し、
   前記第１ドライバは、前記受信信号が第１方向に変化した場合において、前記第２ドライバが前記送信信号の立上りエッジを出力した後、前記立上りエッジにおける前記出力電圧の増加と比較し緩やかに当該出力電圧が減少するように、前記電源電圧を減少させる
   請求項４に記載のドライバ回路。
6. 前記第２ドライバの出力端子は、伝送路を介して外部の回路の入力端子に接続されるものであり、
   前記第１ドライバは、前記第１信号に応じて、前記第２ドライバから矩形波を出力させるように前記第２ドライバに与える電源電圧を変化させ、
   前記第２ドライバは、当該第２ドライバから前記矩形波のエッジを強調する強調波形を出力させる前記第２信号および与えられた前記電源電圧に応じて出力電圧を変化させて、前記伝送路による波形なまりを予め補償した送信信号を出力する
   請求項２に記載のドライバ回路。
7. 前記第１ドライバは、前記第１信号が変化した場合において、前記第２ドライバに与える電源電圧を変化させることにより前記第２ドライバの出力電圧を変化させて、前記第２ドライバから前記送信信号のエッジを出力させ、
   前記第２ドライバは、与えられた前記電源電圧の変化に応じた出力電圧の変化と同方向に出力電圧を変化させる前記第２信号、および、与えられた前記電源電圧に応じて、前記出力電圧を変化させる
   請求項６に記載のドライバ回路。
8. 前記第２ドライバは、
   前記第１ドライバの出力端と当該第２ドライバの出力端子との間に設けられた出力抵抗と、
   前記第２信号に応じて、前記抵抗に定電流を流すか否かを切り換える出力スイッチと
   を有する
   請求項１に記載のドライバ回路。
9. 複数の前記第２ドライバを備え、
   前記制御部は、前記受信信号の変化に応じて前記第１信号および複数の前記第２信号を変化させて、前記複数の第２ドライバの出力を合成した前記送信信号を前記第２ドライバから出力させる
   請求項１に記載のドライバ回路。
10. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに試験信号を供給する試験信号供給部と、
    前記試験信号に応じて前記被試験デバイスが出力する応答信号を取得する取得部と、
    前記応答信号を期待値と比較した結果に基づき前記被試験デバイスの良否を判定する判定部と、
    を備え、
    前記試験信号供給部は、
    前記被試験デバイスを試験するための試験パターンを発生するパターン発生部と、
    前記試験パターンに応じた前記試験信号を出力するドライバ回路と、
    を有し、
    前記ドライバ回路は、
    入力される第１信号に応じた電圧を出力する第１ドライバと、
    前記第１ドライバが出力する電圧を電源電圧として受け取り、入力される第２信号および電源電圧に応じた前記試験信号を出力する第２ドライバと、
    前記試験パターンの変化に応じて前記第１信号および前記第２信号の両方を変化させて、前記試験パターンに応じた前記試験信号を前記第２ドライバから出力させる制御部と、
    を含む試験装置。

Images