JP2011044780A - ドライバ回路およびそれを用いた試験装置 - Google Patents
ドライバ回路およびそれを用いた試験装置 Download PDFInfo
- Publication number
- JP2011044780A JP2011044780A JP2009189967A JP2009189967A JP2011044780A JP 2011044780 A JP2011044780 A JP 2011044780A JP 2009189967 A JP2009189967 A JP 2009189967A JP 2009189967 A JP2009189967 A JP 2009189967A JP 2011044780 A JP2011044780 A JP 2011044780A
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- circuit
- signal
- edge
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】レベルスイッチ回路20は、デジタルの入力信号INを受け、その値に応じた電圧レベルvih、vilを有するレベル信号sigを生成する。バッファ回路30は、レベル信号sigを受け、それを出力端子7から出力する。バイアス電流生成回路40は、一定レベルの直流成分i_dcと入力信号INに応じて変動する変動成分i_dynとを含むバイアス電流i_biasを生成し、バッファ回路30へと供給する。バイアス電流生成回路40は、入力信号INのエッジを検出し、エッジから所定期間Tr、Tfの間、バイアス電流i_biasを所定量だけ増加させる。
【選択図】図3
Description
エッジを検出することにより、レベル遷移のタイミング、つまりバイアス電流を増加させるべきタイミングを好適に検出できる。
ハイサイドトランジスタとローサイドトランジスタのバイアス電流を個別に制御することで、ドライバ回路の消費電流をさらに低減することができる。
第1期間Trは、レベル信号sigのポジティブエッジにおける遷移時間と、第2期間Tfはレベル信号sigのネガティブエッジにおける遷移時間と等しくなるように設定することが好ましい。この場合、遷移期間のみ、スルーレートを高めることができ、その他の期間は消費電流を抑制できる。
また入力信号INが一定レベルをとる間、バイアス電流i_biasは直流成分i_dcのレベルにまで低下するため、消費電流を低減することができる。
図3のバイアス電流生成回路40は、ポジティブエッジとネガティブエッジの遷移期間において、バイアス電流IbH、IbLをともに増加させる構成であった。これに対して、第1の変形例では、バイアス電流IbH、IbLを個別にブーストする。
バイアス電流生成回路40aは、第1エッジ検出回路44H、第2エッジ検出回路44L、第1パルス電流発生回路46H、第2パルス電流発生回路46L、第1電流合成部48H、第2電流合成部48Lおよび図示しない直流バイアス電流源を含む。
第2の変形例において、ドライバ回路は、入力信号INに応じて多値の電圧(vil、vih)を切り替えて出力する第1状態と、固定されたターミネーション電圧Vtを出力するターミネーションアンプとして機能する第2状態と、が切り替え可能に構成される。ドライバ回路には、入力信号INと、制御信号dreが入力される。制御信号dreがアサートされるとき第1状態、ネゲートされるとき第2状態である。
第3の変形例において、ドライバ回路は、入力信号INに応じて多値の電圧(vil、vih)を切り替えて出力する第1状態と、ハイインピーダンス状態と、が切り替え可能に構成される。制御信号(イネーブル信号)dreがアサート(ハイレベル)されるとき第1状態、ネゲートされるときハイインピーダンスである。ハイインピーダンス状態において、バッファ回路の出力段のハイサイドトランジスタとローサイドトランジスタはともにオフされる。
反対に制御トランジスタQ21は、ローサイドトランジスタQ11のベースと第1固定電圧端子PVccの間に、第1バイアス電流源36と直列に設けられる。制御トランジスタQ21のベースには、反転制御信号xdreが入力される。xは論理反転を示す。
第4の変形例は、高電圧出力機能付きドライバ回路に関する。このドライバ回路は、入力信号INに応じて多値の電圧(vil、vih)を切り替えて出力する第1状態と、高電圧VHHを出力する第3状態と、が切り替え可能に構成される。第1状態と第3状態は、制御信号cnth(不図示)に応じて切り替えられる。
第5の変形例は、プリエンファシス機能を備えるドライバ回路に関する。プリエンファシス機能は、レベル信号sigの遷移のタイミングで、出力電圧の変化量をブーストする機能である。このプリエンファシス機能と、上述のバイアス電流のブースト機能を併用することにより、高速な伝送が可能となる。
第6の変形例においては、バッファ回路30のバイアス電流に加えて、その全段のレベルスイッチ回路20のバイアス電流もブーストする。この変形例によれば、さらなる高速動作が期待できる。
実施の形態において、バイアス電流生成回路は入力信号INのエッジを検出したが、本発明はこれに限定されない。エッジ検出に代えて、入力信号INが一定値をとる状態を検出することにより変動成分i_dynを生成してもよい。たとえば基準クロック信号を利用して入力信号INがフラットな期間を測定することによっても、バイアス電流i_biasを好適に制御できる。
Claims (8)
- デジタルの入力信号を受け、その値に応じた電圧レベルを有するレベル信号を生成するレベルスイッチ回路と、
前記レベル信号を受けて出力するバッファ回路と、
一定レベルの直流成分と前記入力信号に応じて変動する変動成分とを含むバイアス電流を生成し、前記バッファ回路へと供給するバイアス電流生成回路と、を備えることを特徴とするドライバ回路。 - 前記バイアス電流生成回路は、前記入力信号のエッジを検出し、前記エッジから所定期間の間、前記バイアス電流を所定量だけ増加させることを特徴とする請求項1に記載のドライバ回路。
- 前記バイアス電流生成回路は、
前記直流成分を生成する直流バイアス電流源と、
前記入力信号のエッジを検出し、エッジから所定期間アサートされる変動信号を生成するエッジ検出回路と、
前記変動信号を電流に変換し、前記変動成分を生成するパルス電流発生回路と、
前記変動成分と前記直流成分を合成する電流合成部と、
を含むことを特徴とする請求項2に記載のドライバ回路。 - 前記バッファ回路は、PNP型のハイサイドトランジスタとNPN型のローサイドトランジスタを含むエミッタフォロア形式のプッシュプル出力段を備え、
前記バイアス電流生成回路は、前記入力信号のポジティブエッジから所定期間の間、前記ハイサイドトランジスタのベースに供給される前記バイアス電流を所定量だけ増加させ、
前記入力信号のネガティブエッジから所定期間の間、前記ローサイドトランジスタのベースに供給される前記バイアス電流を所定量だけ増加させることを特徴とする請求項1に記載のドライバ回路。 - 前記バイアス電流生成回路は、
前記直流成分を生成する直流バイアス電流源と、
前記入力信号のポジティブエッジを検出し、ポジティブエッジから所定の第1期間アサートされる第1変動信号を生成する第1エッジ検出回路と、
前記第1変動信号を電流に変換し、第1変動成分を生成する第1パルス電流発生回路と、
前記第1変動成分と前記直流成分を合成する第1電流合成部と、
前記入力信号のネガティブエッジを検出し、ネガティブエッジから所定の第2期間アサートされる第2変動信号を生成する第2エッジ検出回路と、
前記第2変動信号を電流に変換し、第2変動成分を生成する第2パルス電流発生回路と、
前記第2変動成分と前記直流成分を合成する第2電流合成部と、
を含むことを特徴とする請求項4に記載のドライバ回路。 - 前記バッファ回路は、
PNP型のハイサイドトランジスタとNPN型のローサイドトランジスタを含むエミッタフォロア形式のプッシュプル出力段と、
前記ハイサイドトランジスタのベースと下側固定電圧の間に設けられた第1制御トランジスタと、
前記ローサイドトランジスタのベースと上側固定電圧の間に設けられた第2制御トランジスタと、
を含み、前記第1、第2制御トランジスタを両方オンすることによりハイインピーダンス状態に設定可能に構成され、
前記ドライバ回路は、
前記ハイインピーダンス状態を切りかえるためのイネーブル信号を監視し、そのエッジを契機として、前記第1、第2制御トランジスタの電流を変化させることを特徴とする請求項1から5のいずれかに記載のドライバ回路。 - 前記バイアス電流生成回路は、前記入力信号が一定値をとる状態を検出することにより前記変動成分を生成することを特徴とする請求項1に記載のドライバ回路。
- 被試験デバイスに供給すべきパターン信号を生成するパターン発生器と、
前記パターン信号を受け、前記被試験デバイスへと出力する請求項1から7のいずれかに記載のドライバ回路と、
を備えることを特徴とする試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189967A JP5314533B2 (ja) | 2009-08-19 | 2009-08-19 | ドライバ回路およびそれを用いた試験装置 |
US12/858,295 US8410817B2 (en) | 2009-08-19 | 2010-08-17 | Driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189967A JP5314533B2 (ja) | 2009-08-19 | 2009-08-19 | ドライバ回路およびそれを用いた試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044780A true JP2011044780A (ja) | 2011-03-03 |
JP5314533B2 JP5314533B2 (ja) | 2013-10-16 |
Family
ID=43604844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009189967A Expired - Fee Related JP5314533B2 (ja) | 2009-08-19 | 2009-08-19 | ドライバ回路およびそれを用いた試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8410817B2 (ja) |
JP (1) | JP5314533B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8547162B2 (en) * | 2009-12-23 | 2013-10-01 | Texas Instruments Incorporated | Integration of MOSFETs in a source-down configuration |
JP6042091B2 (ja) * | 2011-05-13 | 2016-12-14 | ローム株式会社 | スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ |
GB201717999D0 (en) | 2017-10-31 | 2017-12-13 | Sensor Driven Ltd | Electronic circuits comprising voltage detectors |
WO2020225344A1 (en) * | 2019-05-07 | 2020-11-12 | Signify Holding B.V. | System and method for determining a characteristic of an input signal |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537350A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | Ecl回路 |
JPH0677810A (ja) * | 1992-08-27 | 1994-03-18 | Nec Corp | 出力回路 |
JPH07326959A (ja) * | 1994-06-02 | 1995-12-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH1197993A (ja) * | 1997-09-19 | 1999-04-09 | Sony Corp | パルス出力回路 |
JP2002368600A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | プリエンファシス回路 |
JP2004015621A (ja) * | 2002-06-10 | 2004-01-15 | Anritsu Corp | Lvdsドライバ |
JP2004357004A (ja) * | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | トランスミッタ回路、伝送回路及び駆動装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1052758B1 (en) * | 1999-05-10 | 2004-10-13 | STMicroelectronics S.r.l. | Frequency translator usable in a switching DC-DC converter of the type operating as a voltage regulator and as a battery charger, and method of frequency translation therefor |
US7336752B2 (en) * | 2002-12-31 | 2008-02-26 | Mosaid Technologies Inc. | Wide frequency range delay locked loop |
US7274232B2 (en) * | 2005-03-17 | 2007-09-25 | Realtek Semiconductor Corp. | Variable delay clock synthesizer |
JP4308812B2 (ja) * | 2005-10-28 | 2009-08-05 | 日本テキサス・インスツルメンツ株式会社 | 発光素子駆動装置 |
US7982446B2 (en) * | 2008-02-01 | 2011-07-19 | International Rectifier Corporation | Power supply circuit with dynamic control of a driver circuit voltage rail |
-
2009
- 2009-08-19 JP JP2009189967A patent/JP5314533B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-17 US US12/858,295 patent/US8410817B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537350A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | Ecl回路 |
JPH0677810A (ja) * | 1992-08-27 | 1994-03-18 | Nec Corp | 出力回路 |
JPH07326959A (ja) * | 1994-06-02 | 1995-12-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH1197993A (ja) * | 1997-09-19 | 1999-04-09 | Sony Corp | パルス出力回路 |
JP2002368600A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | プリエンファシス回路 |
JP2004015621A (ja) * | 2002-06-10 | 2004-01-15 | Anritsu Corp | Lvdsドライバ |
JP2004357004A (ja) * | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | トランスミッタ回路、伝送回路及び駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5314533B2 (ja) | 2013-10-16 |
US8410817B2 (en) | 2013-04-02 |
US20110043250A1 (en) | 2011-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100667127B1 (ko) | 지연 회로 및 그것을 이용한 링 오실레이터 | |
US8736313B2 (en) | Input buffer capable of expanding an input level | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
WO2002065146A2 (en) | APPARATUS AND METHOD FOR DRIVING CIRCUIT PINS IN A CIRCUIT testing system | |
JP5314533B2 (ja) | ドライバ回路およびそれを用いた試験装置 | |
JP4559475B2 (ja) | 三値デコーダ回路および方法 | |
CN110830027B (zh) | 转压器 | |
JP3256664B2 (ja) | レベル変換回路 | |
JP2007510393A (ja) | バックアップ電源へのスイッチングのためのシステムおよび方法 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
JP3949443B2 (ja) | ディセーブルオプションを有する変換スイッチ回路 | |
CN108076417B (zh) | 输出级电路 | |
US20030222681A1 (en) | Comparator | |
US11063567B2 (en) | Input circuit with wide range input voltage compatibility | |
JP2006135888A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
JP3297361B2 (ja) | ヒステリシスを有する半導体集積回路 | |
JP2000151408A (ja) | 電流セル及びこれを用いたディジタル/アナログ変換器 | |
KR100319288B1 (ko) | 고속, 저 스큐 cmos-ecl컨버터 | |
US6137310A (en) | Serial switch driver architecture for automatic test equipment | |
JP2007295570A (ja) | 信号一致検出回路 | |
JPH11225049A (ja) | 電気短パルス発生装置 | |
JP2006071436A (ja) | Mos−fet駆動回路、ドライバ回路及び半導体試験装置 | |
JP2008053885A (ja) | 3値入力回路 | |
JP2010178293A (ja) | レベルシフト回路 | |
JPH04334120A (ja) | Ecl出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |