JP3949443B2 - ディセーブルオプションを有する変換スイッチ回路 - Google Patents
ディセーブルオプションを有する変換スイッチ回路 Download PDFInfo
- Publication number
- JP3949443B2 JP3949443B2 JP2001383546A JP2001383546A JP3949443B2 JP 3949443 B2 JP3949443 B2 JP 3949443B2 JP 2001383546 A JP2001383546 A JP 2001383546A JP 2001383546 A JP2001383546 A JP 2001383546A JP 3949443 B2 JP3949443 B2 JP 3949443B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- node
- circuit
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、１つのロケーションから別のロケーションへと送信された電気信号の切り換えを行うための回路に関し、特に、第１の電位を有する電気信号を該第１の電位とは異なる第２の電位を有する対応する電気信号へと変換するスイッチ回路に関する。本発明は、該変換スイッチ回路の選択的な駆動のためのディセーブルオプションを含むものである。
【０００２】
【従来の技術】
所望の振幅及び強度を有する電気信号を伝送するために出力バッファが使用される。信号の伝送は、同一の半導体ベースのチップ上に存在し又は異なるチップ上に存在する能動デバイスを共に結合するバス及びインタフェイスを介して生じる。それらデバイスは、互いに近接して配置することが可能であり、又は互いに何らかの相対的な距離をおいて配置することが可能である。他のユーザとの間で、出力バッファは、特定の１つの計算システム基板上の、又は１つの計算システムの複数の回路基板間における、電気信号を変換するために使用されるものを含むものである。
【０００３】
半導体技術の発達により、機械式リレーを効果的に実施した低コストで高信頼性のスイッチを作成することが可能となった。それらは、その実施時に単極単投タイプリレーとしての特定の用途が見出された（但し、これに限定されるものではない）。従来の機械式リレーの代替として半導体スイッチが使用されるのは、その高いスイッチング速度、並びに失敗せずに比較的大きな電流を伝送する能力のためである。かかるスイッチは、伝送ゲート(transfer gate)又は通過トランジスタ(pass transistor)と呼ばれることが多い。これは、かかるスイッチが、トランジスタ（通常はＭＯＳトランジスタ）の特性を利用して信号の通過を許可し又は阻止するからである。
【０００４】
半導体スイッチが多くの分野で広範に使用されていることが広く知られている。半導体スイッチは、自動車及びホームエレクトロニクスを含む（但しこれらに限定されるものではない）様々な大規模及び小規模の消費者製品の全てで使用されている。半導体スイッチは、アナログルータ、ゲート、及びリレーとして使用することが可能であり、また使用されている。
【０００５】
多数の従来の伝送ゲート又は半導体スイッチは、ディジタル及びアナログ用途のために開発されてきた。これらのスイッチは、入力電気信号に関する電位とは異なる電位を有する電源により電力が供給されるシステムへ電気信号を伝送することが次第に要求されるようになってきた。その結果として、１つの電位の電気信号をそれとは異なる（少なくとも論理HIGHに関連する電位に関する）電位を有する対応する信号へと変換又は転換するスイッチが必要となった。当業者には周知であるように、論理HIGH信号及び論理LOW信号に関する電位差は、0.4Ｖ程度に小さくし又は5.0Ｖ程度に大きくすることが可能なものである。相補型金属酸化膜半導体（ＣＭＯＳ）をベースとする論理回路の場合には、論理HIGHは、公称値5.0Ｖの電位（5.0Ｖ電源の場合）及び公称値3.3Ｖの電位（3.3Ｖ電源の場合）に相当し、論理LOWは、基本的に接地（ＧＮＤ）すなわち0.0Ｖに等しくなる。
【０００６】
上述の論理HIGH,LOW信号に関連する電位は理想値である。実際には、その信号電位は、一般に、それら値に関連する一定範囲の電位にわたるものとなる。このため、3.3Ｖ電源の場合には、例えば、HIGH信号は2.6Ｖで供給され、LOW信号は実際には0.7Ｖという値を有するものとなることがある。回路に電力を供給するために使用される電源の電位がＧＮＤに一層近くなると、信号電位の変動により送信グリッチ(transmission glitch)が一層生成され易くなる。よって、信号電位を可能な限り安定した状態に維持することが望ましい。代替的に又は加えて、動作能力（すなわち伝搬遅延及び信号振幅）を犠牲にすることなく、信号の変動に対する感応性が一層低くなるよう半導体スイッチを設計することが重要である。これは、上述のように論理HIGH電位の相違を1.7Ｖのオーダーとすることが可能な変換回路にとって特に注目に値するものとなる。
【０００７】
典型的な電位変換バススイッチの一例を図１に示す。該バス1は、12個一組のスイッチ構造体SW1〜SW12を含み、該スイッチ構造体SW1〜SW12の各々は、個々の入力ノードa1〜a12からそれに対応する個々の出力ノードb1〜b12へ１ビット情報を伝送するよう設計されている。ノードa1〜a12は、第１の電位を有する電源を有する拡張回路（図示せず）に結合され、ノードb1〜b12は、ノードa1〜a12に結合された拡張回路の電位よりも小さな電位を有する電源を有する拡張回路（図示せず）に結合されている。勿論、該バスは、伝搬されるビット数の関数として一層多数又は少数の一組のスイッチから構成することが可能である、ということが理解されよう。
【０００８】
図２に示すように、該スイッチ構造体の一例としてのスイッチSW1は、ノードa1とノードb1との間に結合されて図示されている。他のスイッチ構造体もこれと同様に構成することが可能である。ノードa1に結合された拡張回路には、高電源電位Ｖcc1が供給され、ノードb1に結合された拡張回路には、前記電位Ｖcc1よりも低い高電源電位Ｖcc2が供給される。それらノードは何れも共通の低電位レールＧＮＤに結合される。
【０００９】
スイッチSW1は、ノードb1に結合されたソースとノードa1に結合されたドレインとを有する伝送トランジスタM1を含む。該トランジスタM1は好適にはＮＭＯＳトランジスタである。該伝送トランジスタM1は、イネーブルノードENにおける伝送スイッチイネーブル信号によりイネーブルにされた際にノードa1からノードb1へ電気信号を伝搬させるように設計される。該伝送トランジスタM1は、ノードa1,b1に関連する拡張回路に共通の低電位電力レールＧＮＤに結合されたバルク(bulk)又はバックウェル(backwell)を含む。スイッチSW1は更に、第１のインバータIV1及び第２のインバータIV2を含む。該第１のインバータIV1は、Ｖcc1とＧＮＤとの間に結合され、ノードENに結合された入力を含む。第２のインバータIV2は、相補対をなすインバータトランジスタM2,M3を含む。トランジスタM2は、IV1の出力に結合されたゲートと、疑似高電位電力レールPrailに結合されたソースと、事実上ノードCであるドレインとを有するＰＭＯＳトランジスタである。トランジスタM3は、IV1の出力に結合されたゲートと、ＧＮＤに結合されたソースと、ノードCに結合されたドレインとを有するＮＭＯＳトランジスタである。Prailの電位は、M1のゲートに対するIV2の出力の電位を確立し、このため明らかにＶcc1の電位よりも小さくなる。
【００１０】
続けて図２を参照すると、Prailの電位は、従来はダイオードD1の両端のダイオード電圧降下により確立される。ダイオードD1は、Ｖcc1に結合された高電位ノード及び抵抗Ｒに結合された低電位ノードを有する。順バイアスされたダイオードD1の出力は、トランジスタM2のソースに電圧を供給し、該電圧が、該トランジスタM2に関する第２の電圧降下を伴ってトランジスタM1のゲートへ伝送される。該構成は、ノードa1からノードb1への信号電位の適切な変換を生じさせるのに十分なものである。
【００１１】
残念ながら、図２に示すようなスイッチ回路の設計は、該スイッチを使用して定常状態信号ではなく過渡信号を伝搬させる必要がある場合に重大な制限を有するものとなる。詳細には、論理信号の遷移が生じた際に、Prailの電位を変化させる該Prail上のノイズに起因して、対応するbノードで変換誤りが生じることになる。かかるノイズは、入力a1〜a12における複数の同時の論理LOWから論理HIGHへの遷移によって引き起こされるものである。該ノイズにより、図２のトランジスタM1により表される対応する大きな伝送トランジスタのドレイン／ゲートキャパシタンスを介してPrail上に電流が注入されることになる。該トランジスタの実効コンデンサの一方の側の電圧が変化すると（該電圧が電力レール又は基準電圧に固定されない限り）、該コンデンサの他方の側の電圧が変化する。
【００１２】
ダイオードD1は、トランジスタM1のゲート上の電圧変化を制限するものとはならない。抵抗Ｒは、ある意味では電圧変化を制限する働きをするが、対象となるエッジ速度周波数(edge rate frequency)での実効コンデンサよりも遙かに低いインピーダンスを有するものである。その結果、トランジスタM1のゲート上の電圧が上昇することになる。各入力毎に、個々の主な変換トランジスタのゲートがLOWからHIGHへの遷移での上昇を試みることになる。複数の入力が実質的に同時にスイッチングする場合には、不利益となるおそれのある上昇が拡大されて、オーバーシュートとなる可能性がより高くなる。該オーバーシュートに関連する時間遅延が存在する。該時間遅延は、ダイオードクランプに関連する寄生キャパシタンス、トランジスタM1のゲートキャパシタンス、及び駆動回路のキャパシタンスに関するＲＣ時定数により決定される。該遅延は、それが遷移可能なスイッチに所望されるスイッチング速度を超える場合には許容できないものとなる。このため、図２に示すような多くのスイッチ回路は、遷移信号の適当なスイッチングに適したものよりも小さいものとなる。
【００１３】
【発明が解決しようとする課題】
したがって、必要とされているのは、特定の電位レベルを確立するための疑似レール電位生成手段であって、特定の電位の電気信号をそれと同じ論理状態であって一層低い電位を有する電気信号へと変換するのに適した疑似レール電位生成手段を含む、変換スイッチである。更に、必要とされているのは、信号の立ち上がりエッジにおいてそのレール上の遷移ノイズ条件未満を含む所望レベルに疑似レール電位をクランプする手段を有する、変換スイッチ回路である。かかる特徴を有するスイッチ回路は、極めて小さな遅延で疑似レールから過度の電流を急速に除去する手段を含み、これにより該変換回路を使用して過渡変換信号を伝搬することが可能となる。より詳細には、入力ノードから出力ノードへの変換を必要に応じて選択的にイネーブルにすることが可能であるが、それ以外の場合にはそれらノード間における無変換での電気信号の伝搬を許可する、変換スイッチ回路を提供することが望ましい。
【００１４】
【課題を解決するための手段】
本発明の目的は、１つの電位を有する電気信号からそれと同じ論理状態を有するがそれよりも低い電位を有する電気信号への変換に適した電位レベルを確立するのに適した疑似レール電位生成手段を含む変換スイッチ回路を提供することにある。本発明の更なる目的は、信号の立ち上がりエッジにおいてそのレール上の過渡ノイズ条件未満を含む所望のレベルに疑似レール電位をクランプする手段を有する変換スイッチ回路を提供することにある。本発明の更に別の目的は、極めて小さな遅延で疑似レールから過度の電流を急速に除去する手段を有する変換スイッチ回路を提供し、これにより該変換スイッチ回路を使用して過渡変換信号を伝搬できるようにすることにある。より一般的には、本発明の別の目的は、必要に応じて入力ノードから出力ノードへの信号の変換をイネーブルにし、それ以外の場合には変換なしでの電気信号の伝搬を許容する、変換スイッチ回路を提供することにある。
【００１５】
上述その他の目的は、図２のスイッチに関して説明した受動抵抗デバイスを置換するよう能動クランプ要素を疑似レール生成回路に導入することにより、本発明において達成される。詳細には、該クランプ要素は、スイッチの動作時にかろうじてオンになるように設計される。疑似レール上の電流が増大すると、該クランプ要素が一層完全にオンになる。該クランプ要素は好適には、電流増幅器となるよう設計され、抵抗を用いた場合よりも遙かに急速に疑似レールから電流を吸い込むものとなる。本書では、様々な構成のクランプ要素について一層詳細に説明するが、その１つの好適な構成として、ＭＯＳトランジスタとバイポーラダーリントン対との組み合わせが挙げられる。該組み合わせは、疑似レールからの電流フィードバックが安定している場合には低消費電力を生じさせ、該レール上のノイズが１つのノードから別のノードへと伝搬する電気信号の変換を中断させるおそれがある場合には急速に電流を吸い込むことができるものとなる。更に、該組み合わせは、図２の高電位電源レールから伝送トランジスタのゲートへと必要になる電圧降下を提供するという点で、疑似レールの標準的な機能に悪影響を与えるものではない。該能動クランプ要素は、それを含む変換スイッチ回路を過渡状態並びに定常状態の信号の変換のために使用することを可能にする。本発明の能動クランプ要素は、複数のスイッチと共に並列に使用することが可能な単一の疑似レールに関連する単一の回路として配設することが可能である。代替的には、複数のスイッチの各々をそれ自体の疑似レール及び対応する能動クランプ要素に結合することが可能である。各スイッチ毎に単一の能動クランプ機構を使用することにより、各スイッチが互いに隔離されることになる。疑似レールに対して並列に結合させると、それらスイッチ間に連結部が存在することが可能となる。
【００１６】
本発明の関連するが別個の特徴は、第１の電位から一層低い第２の電位へ電気信号を変換するためにスイッチ回路が必要とされない場合に使用される変換ディセーブル手段である。変換が必要とされる状況及び変換が必要とされない状況で使用することが可能な汎用的な設計のスイッチ回路を提供できることが望ましい場合がある。このため、本発明は、疑似レールに結合された出力を有するバイアスバイパス回路を含むものである。しかし、該バイパス回路は、少なくとも１つのダイオードの該疑似レールへの電圧降下を提供するのではなく、該疑似レールを高電位電源レールに直接結合する。バイパス回路への入力は、伝送トランジスタのゲートへの電位が実質的に完全にレール間電位になった際に、電位低減生成手段のディセーブルのために制御論理回路に結合される。それ以外の場合には、疑似レール生成手段は上述の通り動作する。しかし、バイパス回路は、疑似レールのためのあらゆる種類の電流調整器と組み合わせて使用することが可能である、ということが理解されよう。詳細には、バイパス回路は、図２に示すような従来のスイッチと共に使用することが可能であり、又は本書で説明するような能動クランプ要素と共に使用することが可能である。
【００１７】
本発明の上述その他の利点は、発明の詳細な説明、図面、及び特許請求の範囲を参照することにより明らかとなろう。
【００１８】
【発明の実施の形態】
第１の変換ノードAと第２の変換ノードBとの間に結合された本発明の変換スイッチ回路10が図３に示されている。ノードAは、ノードBを介して伝搬するための電気信号を受信するために拡張回路に結合することが可能であり、該ノードBもまた拡張回路に結合することが可能である、ということが理解されよう。ノードAに結合された拡張回路は、高電位電源Ｖcc1により給電され、ノードBに結合された拡張回路は、該高電位電源Ｖcc1よりも低い高電位電源Ｖcc2により給電される。例えば、スイッチ回路10は、図１に示すような電圧変換バスの一部とすることが可能である。
【００１９】
スイッチ回路10は、ノードBに結合されたソースとノードAに結合されたドレインとを有する伝送トランジスタM1を含む。該トランジスタM1は好適にはＮＭＯＳトランジスタである。伝送トランジスタM1は、そのイネーブル時にノードAからノードBへ電気信号を伝搬するよう設計される。伝送トランジスタM1は、ノードA及びノードBに関連する拡張回路に対して共通のものとすることが可能な低電位電力レールＧＮＤに結合されたバルク又はバックウェルを含む。スイッチ回路10は更に、トランジスタM1のゲートに結合されたノードCに出力を有するゲート制御ブランチ20を含む。該ゲート制御ブランチ20は、ノードAの電位が論理HIGHに対応する際に、ノードAの電位よりも低いがトランジスタM1をターンオンさせるのに十分な大きさの電位をトランジスタM1のゲートに生成するよう設計される。トランジスタM1のゲートに供給される電位は好適にはＶcc2の電位とほぼ等しいものである。単一のゲート制御ブランチ20に対してトランジスタM1等の複数の伝送トランジスタを並列に結合することが可能であることに留意されたい。代替的には、隔離を提供するために、各伝送トランジスタをそれ自体のゲート制御ブランチ20に結合することが可能である。
【００２０】
図４に示すように、ゲート制御ブランチ20は、第１のインバータIV1及び第２のインバータIV2を含む。第１のインバータIV1は、Ｖcc1とＧＮＤとの間に結合され、ノードENを介してゲート制御ブランチのイネーブル信号に結合された入力を含む。ノードENにおける適当な信号は、伝送トランジスタM1、ひいてはスイッチ回路10がノードAからノードBへ電気信号を伝搬することができるか否かを決定するものである。第２のインバータIV2は、相補対をなすインバータトランジスタM2,M3を含む。トランジスタM2は、第１のインバータIV1の出力に結合されたゲートと、疑似高電位電力レールPrailに結合されたソースと、事実上ノードCであるドレインとを有するＰＭＯＳトランジスタである。トランジスタM3は、第１のインバータIV1の出力に結合されたゲートと、ＧＮＤに結合されたソースと、ノードCに結合されたドレインとを有するＮＭＯＳトランジスタである。Prailの電位は、トランジスタM1のゲートへの第２のインバータIV2の出力の電位を確立し、このため明らかにＶcc1の電位よりも小さくなる。
【００２１】
続けて図４を参照する。Prailの電位は、疑似レール生成回路30によりノードDに確立される。該疑似レール生成回路30は、電圧調整器又は電圧基準40（任意の種類の電圧基準追跡手段(tracking voltage reference)）を含む。疑似レール生成回路30は更に、電位基準回路60を有するバイアスプルダウン回路50を含む。従来技術が、PrailとＧＮＤとの間に単純に抵抗を配設したものであるのに対し、疑似レール生成回路30は、スイッチ回路10がアクティブになった際にPrailからの電流を吸い込むよう設計される。これは、論理LOWから論理HIGHへの電気信号の遷移の立ち上がりエッジでPrailの電位が上昇する際に疑似レール生成回路30が該Prailの電位をノードAからノードBへの信号電位の変換に適した電位にクランプするという点で、過渡スイッチング条件下で特に有利なものとなる。更に、該電位が維持される一方、従来の単なるバイアス抵抗を用いる場合よりも遙かに急速に電流が減少することになる。
【００２２】
図５に示すように、電圧基準40及びバイアスプルダウン回路50は、それぞれ、順バイアスされたダイオードD1等のダイオード手段及びＰＭＯＳトランジスタM4とすることが可能である。該ダイオードD1は、Ｖcc1に結合された電位ノードと、Prailに結合された低電位ノードとを有している。トランジスタM4は、ダイオードD1の低電位ノードに結合されたソースとＧＮＤに結合されたドレインとを有している。トランジスタM4のゲートは電位基準回路60の出力に結合される。電位基準回路60は、図１に示すバス等のバス上の過渡的な信号変化の際にトランジスタM4がPrailから急速に電流を吸い込むことが可能となるようトランジスタM4のゲートにバイアス電流を提供するように設計される。従来技術の変換スイッチが、共通バス上でPrailの等価物への電流注入のみによる定常状態条件下での信号変換に最も適するものであり、これに対し、バイアスプルダウン回路50及び基準回路60の組み合わせは、妥当な遅延を伴って過渡信号もスイッチングすることができる変換回路10を提供するものとなる。
【００２３】
図６に示すように、基準回路60の一実施形態は、トランジスタM4に結合された出力を有するバイアスツリー70を含む。該バイアスツリー70は、ダイオードD2で表すダイオードデバイス等の第１の電圧基準と、ダイオード接続(diode-wired)ＰＭＯＳトランジスタM5等の第２のダイオードデバイスと、抵抗R1とから形成される。ダイオードD2を代替的に、ダイオード接続ＰＭＯＳトランジスタ、ダイオード接続ＮＭＯＳトランジスタ、又はダイオード接続バイポーラトランジスタとすることが可能であることが理解されよう。図６の回路により提供される能動的なクランプは、以下に示すように動作して、ノードAからノードBへの電気信号の変換を可能にする。Ｖcc1の電位は、ダイオードD1の両端の電位だけ降下し、及びトランジスタM5のソース及びドレインの両端の電位だけ降下する。ノードBは、該ノードをプルダウンさせる抵抗性負荷が存在しない限り、又は該ノードの電圧を低電圧電源レールに関する電圧へとプルする制限ダイオードクランプが存在しない限り、LOWからHIGHへの遷移に関して高い電圧を維持することになる。
【００２４】
抵抗R1は、ツリー70を通る電流を調整するために選択することが可能である。その結果として、ノードEにおける電位が、Ｖcc1よりも約２×Ｖtだけ低いものとなり、これがトランジスタM4のゲートに印加される電位となる。トランジスタM4のゲートの電位が該電位になり、そのソースがＶcc1の電位より約Ｖtだけ降下した電位になると、ダイオードデバイスD1の両端の電圧降下により、トランジスタM4がかろうじてオンになる。「かろうじてオン」とは言ってもオンであることには変わりはなく、Prailから本質的に直ちに電流を吸い込むために利用することが可能となる。その応答時間は、従来の抵抗をベースとする電位画定スイッチの場合よりも遙かに短くなる。結果的に得られるノードFにおけるダイオードの電圧降下が、スイッチトランジスタM1の両端の電圧降下Ｖgsと組み合わされて、ノードAからノードBへ必要とされる電位変換が生成される。かろうじてオンになるようにトランジスタM5がバイアスされるため、該トランジスタM5は、小さな静的な電流Ｉccを生成する。しかし、Prailが電流を注入する際にD1／M4のブランチを通る電流が増大するため、トランジスタM4は一層完全にターンオンし、電流の吸い込みを増幅させて、Prailからの急速な吸い込みを行うようになる。Prailのクランプは、トランジスタM1のゲートの電位のクランプへと変換される。
【００２５】
勿論、トランジスタM1は或る程度は変換に備えるものである、ということが理解されよう。すなわち、トランジスタM1は、ＶccからＶtだけ電圧降下する。しかし、ダイオードD1の場合、電圧降下はＶcc−Ｖt−Ｖdである。本発明は、かかる一層大きな電位差の調整によく適したものである。また、ノードBの電位は、該ノードBをプルダウンさせる抵抗性負荷に、又は受信側デバイスの一層低い高電位レールへのダイオードクランプに、該ノードBが結合されない限り、高レベルを維持することになる、ということに留意されたい。
【００２６】
バイアスプルダウン回路50の代替的な実施形態を図７ないし図９に示す。図７において、バイアスプルダウン回路50は、ＰＭＯＳトランジスタM4及びＮＰＮバイポーラトランジスタQ1を含む。上述したものと同じ基準回路60を使用してトランジスタM4の上述の「かろうじてオン」を維持することが可能である。しかし、電流は、ＧＮＤへ落とすのではなく、トランジスタM4のドレインの結合を介してＮＰＮバイポーラトランジスタQ1のベースへ送られる。Prailからの過渡電流が増大してトランジスタM4のソースへ送り返されると、該トランジスタが一層完全にターンオンし、ＮＰＮバイポーラトランジスタQ1のベースへの電流が増大して、該トランジスタが完全にターンオンする。その結果として、同時の信号遷移により生じるPrailから吸い込む電流の量が大幅に増大する。すなわち、トランジスタQ1等のバイポーラトランジスタの動作に関連する電流増大及び伝導速度により、トランジスタM4のみを使用する場合に達成できる速度よりも高速に、Prailからの電流分流(diversion)速度が改善されることになる。図７の回路は、更に、ダイオードD2の低電位ノードとトランジスタM4のドレインとの間に結合されたバイアス抵抗R2を含む。更に、バイアスダイオードD3は、トランジスタQ1のベースに結合された高電位ノード及びＧＮＤを有している。バイアス抵抗R2及びバイアスダイオードD3は、トランジスタQ1を所望の動作範囲内にバイアスする。それらはまた、D1及びQ1を通る定常状態の電流の量を制御する。
【００２７】
図８に示すように、バイアスプルダウン回路50の第２の代替的な実施形態は、実質的に上述のような結合を有するプルダウンＰＭＯＳトランジスタM4を含むが、そのドレインは、ＮＰＮトランジスタQ2及びＮＰＮトランジスタQ3により確立されるＮＰＮダーリントントランジスタ対に結合される。当業者には周知であるように、ダーリントン対は、単一のバイポーラトランジスタよりも一層大きな電流増幅を提供するものである。したがって、図８のバイアス回路は、Prailに影響を与える事象に関連する電流をクランプするための更に強力な手段を提供するものとなる。図８の回路を修正したものを図９に示す。同図に示すバイアス回路は、プルダウントランジスタM4及びダーリントン対に加えて、コンデンサC1等のコンデンサを含み、これによりトランジスタQ2のベースに対する補足的な電流の注入を提供する。これは、Prailにおける過渡条件下で、トランジスタM4を通る電流のみに依存する場合よりも一層迅速にダーリントン対をターンオンさせるために望ましいものとなる。コンデンサC1は、Prailに結合された高電位ノードと、トランジスタQ2のゲートに結合された低電位ノードとを有する。勿論、コンデンサC1を同一の目的でPrailと図７のトランジスタQ1のベースとの間に結合することも可能である。
【００２８】
図８及び図９の回路は更にバイアス要素を含む。詳細には、第１のバイアス抵抗R2が、ダイオードD2の低電位ノードとトランジスタM4のドレインとの間に結合される。第２のバイアス抵抗R3は、トランジスタQ2のエミッタとＧＮＤとの間に結合される。第１のバイアスダイオードD3は、トランジスタQ2のベースに結合された高電位ノードを有しており、第２のバイアスダイオードD4は、第１のバイアスダイオードD3の低電位ノードに結合された高電位ノードとＧＮＤに結合された低電位ノードとを有している。上記バイアス要素は、トランジスタQ2,Q3を所望の動作範囲内にバイアスするために使用される。それらはまた、D1及びQ2を通る定常状態の電流の量を制御する。
【００２９】
トランジスタM5を常に準備完了状態に維持することによりPrailを通る電流を何時でも迅速に吸い込んでバイアス回路へと戻す関連するサブ回路に関して本発明のスイッチ変換回路10を説明してきたが、かかる能力を選択的に起動させるのが望ましい場合がある。図１０は、これに関連する生成回路80を単純化して示す回路図である。該生成回路80は、ダイオード手段40及びバイアスプルダウン回路50を含むブランチと並列に結合されたバイアスバイパスブランチ90を含む。該バイアスバイパスブランチ90は、Ｖcc1に直接接続されたソースと、Prailに結合されたドレインと、バイパスイネーブルノードBENに結合されたゲートとを有するＰＭＯＳトランジスタM8を含む。該ノードBENは、ユーザが高電位レールＶcc1に関する電位をPrail及びトランジスタM1を介してノードBに結合された拡張回路へ送ることを可能にするよう構成されたあらゆる適当な制御論理回路に結合することが可能である。図１０に示すように、ノードBENに論理HIGHが印加されると、トランジスタM8がターンオフして生成回路80が図５に関して説明したように動作して、ブランチ40/50がPrailから電流を吸い込む。しかし、ノードBENが論理LOWの場合には、トランジスタM8がターンオンする。基準回路60への制御信号は、バイアスプルダウン回路50を遮断する。トランジスタM8がターンオンして回路50がオフになると、バイアスがバイパスされ、ほぼ完全なレール電位がPrailひいてはトランジスタM1のゲートへと印加される。バイアスバイパスブランチ90又はそれと等価なものは、直流伝導タイプで従来提供され又は本書で説明し図示する何れかの生成回路のタイプのあらゆる疑似レール生成回路に付加することが可能である、ということが理解されよう。本書に記載のバイアス回路への適用に限定されるものではない。
【００３０】
本発明の疑似レール生成手段の好適実施例をイネーブル生成回路100と共に図１１に示す。該回路100は、Ｖcc1とＧＮＤとの間に結合された入力インバータIV4を含む。該インバータIV4は、当業界で周知のタイプの制御信号生成手段（図示せず）に結合された生成イネーブルノードEN1に結合された入力を有している。該回路100は、第１のバイパスＰＭＯＳトランジスタM10と、インバータIV4の出力に結合された第１のバイパスＮＭＯＳトランジスタM11とを含む。該回路100はまた、ダイオード接続トランジスタQ4と抵抗R2を有するダイオード接続ＰＭＯＳトランジスタM12とにより形成される第１のバイアスブランチを含む。該トランジスタM12のドレインは、生成回路80に関して上述した態様で、Prail電流吸込トランジスタM13のゲートに結合される。
【００３１】
続けて図１１を参照する。ＰＭＯＳトランジスタM14〜M16から形成される第２のバイパスステージは、Ｖcc1に結合され、Prailに直接結合された出力ドレインを有している。同ステージには、回路100の他の構成要素のサイズ及び構成の関数として、一層少数の又は多数のバイパストランジスタを使用することが可能である、ということが理解されよう。インバータIV5の出力にゲートが結合された第２及び第３のバイパスＮＭＯＳトランジスタM17,M18のソースはＧＮＤに接続されている。トランジスタM17のドレインは、吸込トランジスタM13のドレインに結合され、生成回路100がディセーブルされることになる場合にブランチを通るあらゆる過渡電流を吸い込む働きをする。生成回路100は更に、ＮＰＮトランジスタQ6,Q7から形成されるダーリントンバイポーラトランジスタ対を含む補足的な吸い込みブランチを含む。該ダーリントン対は、プルダウントランジスタM13の吸い込み能力を生成回路80に関して説明した態様で増幅させるものである。該ダーリントン対は、ダイオード接続ＮＰＮトランジスタQ8,Q9により確立される第２のバイアスブランチによりバイアスされる。該第２のバイアスブランチは、トランジスタM13のみの場合よりも一層急速且つ強力な態様でトランジスタQ6をターンオンさせるように該トランジスタQ6に加えられる電流を補足する。生成回路100は、回路10等のスイッチによるＡＣ変換スイッチングを可能にするようPrailにおける遷移電流の変動の迅速かつ確実な吸い込みを可能にする。
【００３２】
特定の実施形態を参照して本発明を説明してきたが、全ての修正例、変形例、及び等価なものは、特許請求の範囲に記載の本発明の範囲内にあるとみなされるものである、ということが理解されよう。
【図面の簡単な説明】
【図１】個々のビットを表す電気信号を伝搬するための関連する変換バススイッチを単純化して示す説明図である。
【図２】疑似レール生成サブ回路を含む従来の典型的な変換スイッチ回路の設計を単純化して示す回路図である。
【図３】本発明の変換スイッチ回路を単純化して示す回路図である。
【図４】本発明の変換スイッチ回路を単純化して示す回路図であり、Prail生成サブ回路を示している。
【図５】本発明の変換スイッチ回路の疑似レール信号生成回路の第１の実施形態を単純化して示す回路図である。
【図６】図５の疑似レール信号生成回路を単純化して示す回路図であり、典型的な基準バイアス回路を示している。
【図７】本発明の変換スイッチ回路の疑似レール信号生成回路の第２の実施形態を単純化して示す回路図である。
【図８】本発明の変換スイッチ回路の疑似レール信号生成回路の第３の実施形態を単純化して示す回路図である。
【図９】本発明の変換スイッチ回路の疑似レール信号生成回路の第４の実施形態を単純化して示す回路図である。
【図１０】選択可能バイアスバイパス回路を単純化して示す回路図である。
【図１１】バイアス及びバイパスオプションを含む本発明の疑似レール信号生成回路の一実施形態を示す回路図である。
【符号の説明】
10 スイッチ回路
20 ゲート制御ブランチ
30 疑似レール生成回路
40 電圧調整器
50 バイアスプルダウン回路
60 電位基準回路
A,B ノード
IV1 第１のインバータ
IV2 第２のインバータ
EN ノード
ＧＮＤ 接地
M1 伝送トランジスタ
Prail 疑似高電位電力レール
Ｖcc1 高電位電源
【発明の属する技術分野】
本発明は、１つのロケーションから別のロケーションへと送信された電気信号の切り換えを行うための回路に関し、特に、第１の電位を有する電気信号を該第１の電位とは異なる第２の電位を有する対応する電気信号へと変換するスイッチ回路に関する。本発明は、該変換スイッチ回路の選択的な駆動のためのディセーブルオプションを含むものである。
【０００２】
【従来の技術】
所望の振幅及び強度を有する電気信号を伝送するために出力バッファが使用される。信号の伝送は、同一の半導体ベースのチップ上に存在し又は異なるチップ上に存在する能動デバイスを共に結合するバス及びインタフェイスを介して生じる。それらデバイスは、互いに近接して配置することが可能であり、又は互いに何らかの相対的な距離をおいて配置することが可能である。他のユーザとの間で、出力バッファは、特定の１つの計算システム基板上の、又は１つの計算システムの複数の回路基板間における、電気信号を変換するために使用されるものを含むものである。
【０００３】
半導体技術の発達により、機械式リレーを効果的に実施した低コストで高信頼性のスイッチを作成することが可能となった。それらは、その実施時に単極単投タイプリレーとしての特定の用途が見出された（但し、これに限定されるものではない）。従来の機械式リレーの代替として半導体スイッチが使用されるのは、その高いスイッチング速度、並びに失敗せずに比較的大きな電流を伝送する能力のためである。かかるスイッチは、伝送ゲート(transfer gate)又は通過トランジスタ(pass transistor)と呼ばれることが多い。これは、かかるスイッチが、トランジスタ（通常はＭＯＳトランジスタ）の特性を利用して信号の通過を許可し又は阻止するからである。
【０００４】
半導体スイッチが多くの分野で広範に使用されていることが広く知られている。半導体スイッチは、自動車及びホームエレクトロニクスを含む（但しこれらに限定されるものではない）様々な大規模及び小規模の消費者製品の全てで使用されている。半導体スイッチは、アナログルータ、ゲート、及びリレーとして使用することが可能であり、また使用されている。
【０００５】
多数の従来の伝送ゲート又は半導体スイッチは、ディジタル及びアナログ用途のために開発されてきた。これらのスイッチは、入力電気信号に関する電位とは異なる電位を有する電源により電力が供給されるシステムへ電気信号を伝送することが次第に要求されるようになってきた。その結果として、１つの電位の電気信号をそれとは異なる（少なくとも論理HIGHに関連する電位に関する）電位を有する対応する信号へと変換又は転換するスイッチが必要となった。当業者には周知であるように、論理HIGH信号及び論理LOW信号に関する電位差は、0.4Ｖ程度に小さくし又は5.0Ｖ程度に大きくすることが可能なものである。相補型金属酸化膜半導体（ＣＭＯＳ）をベースとする論理回路の場合には、論理HIGHは、公称値5.0Ｖの電位（5.0Ｖ電源の場合）及び公称値3.3Ｖの電位（3.3Ｖ電源の場合）に相当し、論理LOWは、基本的に接地（ＧＮＤ）すなわち0.0Ｖに等しくなる。
【０００６】
上述の論理HIGH,LOW信号に関連する電位は理想値である。実際には、その信号電位は、一般に、それら値に関連する一定範囲の電位にわたるものとなる。このため、3.3Ｖ電源の場合には、例えば、HIGH信号は2.6Ｖで供給され、LOW信号は実際には0.7Ｖという値を有するものとなることがある。回路に電力を供給するために使用される電源の電位がＧＮＤに一層近くなると、信号電位の変動により送信グリッチ(transmission glitch)が一層生成され易くなる。よって、信号電位を可能な限り安定した状態に維持することが望ましい。代替的に又は加えて、動作能力（すなわち伝搬遅延及び信号振幅）を犠牲にすることなく、信号の変動に対する感応性が一層低くなるよう半導体スイッチを設計することが重要である。これは、上述のように論理HIGH電位の相違を1.7Ｖのオーダーとすることが可能な変換回路にとって特に注目に値するものとなる。
【０００７】
典型的な電位変換バススイッチの一例を図１に示す。該バス1は、12個一組のスイッチ構造体SW1〜SW12を含み、該スイッチ構造体SW1〜SW12の各々は、個々の入力ノードa1〜a12からそれに対応する個々の出力ノードb1〜b12へ１ビット情報を伝送するよう設計されている。ノードa1〜a12は、第１の電位を有する電源を有する拡張回路（図示せず）に結合され、ノードb1〜b12は、ノードa1〜a12に結合された拡張回路の電位よりも小さな電位を有する電源を有する拡張回路（図示せず）に結合されている。勿論、該バスは、伝搬されるビット数の関数として一層多数又は少数の一組のスイッチから構成することが可能である、ということが理解されよう。
【０００８】
図２に示すように、該スイッチ構造体の一例としてのスイッチSW1は、ノードa1とノードb1との間に結合されて図示されている。他のスイッチ構造体もこれと同様に構成することが可能である。ノードa1に結合された拡張回路には、高電源電位Ｖcc1が供給され、ノードb1に結合された拡張回路には、前記電位Ｖcc1よりも低い高電源電位Ｖcc2が供給される。それらノードは何れも共通の低電位レールＧＮＤに結合される。
【０００９】
スイッチSW1は、ノードb1に結合されたソースとノードa1に結合されたドレインとを有する伝送トランジスタM1を含む。該トランジスタM1は好適にはＮＭＯＳトランジスタである。該伝送トランジスタM1は、イネーブルノードENにおける伝送スイッチイネーブル信号によりイネーブルにされた際にノードa1からノードb1へ電気信号を伝搬させるように設計される。該伝送トランジスタM1は、ノードa1,b1に関連する拡張回路に共通の低電位電力レールＧＮＤに結合されたバルク(bulk)又はバックウェル(backwell)を含む。スイッチSW1は更に、第１のインバータIV1及び第２のインバータIV2を含む。該第１のインバータIV1は、Ｖcc1とＧＮＤとの間に結合され、ノードENに結合された入力を含む。第２のインバータIV2は、相補対をなすインバータトランジスタM2,M3を含む。トランジスタM2は、IV1の出力に結合されたゲートと、疑似高電位電力レールPrailに結合されたソースと、事実上ノードCであるドレインとを有するＰＭＯＳトランジスタである。トランジスタM3は、IV1の出力に結合されたゲートと、ＧＮＤに結合されたソースと、ノードCに結合されたドレインとを有するＮＭＯＳトランジスタである。Prailの電位は、M1のゲートに対するIV2の出力の電位を確立し、このため明らかにＶcc1の電位よりも小さくなる。
【００１０】
続けて図２を参照すると、Prailの電位は、従来はダイオードD1の両端のダイオード電圧降下により確立される。ダイオードD1は、Ｖcc1に結合された高電位ノード及び抵抗Ｒに結合された低電位ノードを有する。順バイアスされたダイオードD1の出力は、トランジスタM2のソースに電圧を供給し、該電圧が、該トランジスタM2に関する第２の電圧降下を伴ってトランジスタM1のゲートへ伝送される。該構成は、ノードa1からノードb1への信号電位の適切な変換を生じさせるのに十分なものである。
【００１１】
残念ながら、図２に示すようなスイッチ回路の設計は、該スイッチを使用して定常状態信号ではなく過渡信号を伝搬させる必要がある場合に重大な制限を有するものとなる。詳細には、論理信号の遷移が生じた際に、Prailの電位を変化させる該Prail上のノイズに起因して、対応するbノードで変換誤りが生じることになる。かかるノイズは、入力a1〜a12における複数の同時の論理LOWから論理HIGHへの遷移によって引き起こされるものである。該ノイズにより、図２のトランジスタM1により表される対応する大きな伝送トランジスタのドレイン／ゲートキャパシタンスを介してPrail上に電流が注入されることになる。該トランジスタの実効コンデンサの一方の側の電圧が変化すると（該電圧が電力レール又は基準電圧に固定されない限り）、該コンデンサの他方の側の電圧が変化する。
【００１２】
ダイオードD1は、トランジスタM1のゲート上の電圧変化を制限するものとはならない。抵抗Ｒは、ある意味では電圧変化を制限する働きをするが、対象となるエッジ速度周波数(edge rate frequency)での実効コンデンサよりも遙かに低いインピーダンスを有するものである。その結果、トランジスタM1のゲート上の電圧が上昇することになる。各入力毎に、個々の主な変換トランジスタのゲートがLOWからHIGHへの遷移での上昇を試みることになる。複数の入力が実質的に同時にスイッチングする場合には、不利益となるおそれのある上昇が拡大されて、オーバーシュートとなる可能性がより高くなる。該オーバーシュートに関連する時間遅延が存在する。該時間遅延は、ダイオードクランプに関連する寄生キャパシタンス、トランジスタM1のゲートキャパシタンス、及び駆動回路のキャパシタンスに関するＲＣ時定数により決定される。該遅延は、それが遷移可能なスイッチに所望されるスイッチング速度を超える場合には許容できないものとなる。このため、図２に示すような多くのスイッチ回路は、遷移信号の適当なスイッチングに適したものよりも小さいものとなる。
【００１３】
【発明が解決しようとする課題】
したがって、必要とされているのは、特定の電位レベルを確立するための疑似レール電位生成手段であって、特定の電位の電気信号をそれと同じ論理状態であって一層低い電位を有する電気信号へと変換するのに適した疑似レール電位生成手段を含む、変換スイッチである。更に、必要とされているのは、信号の立ち上がりエッジにおいてそのレール上の遷移ノイズ条件未満を含む所望レベルに疑似レール電位をクランプする手段を有する、変換スイッチ回路である。かかる特徴を有するスイッチ回路は、極めて小さな遅延で疑似レールから過度の電流を急速に除去する手段を含み、これにより該変換回路を使用して過渡変換信号を伝搬することが可能となる。より詳細には、入力ノードから出力ノードへの変換を必要に応じて選択的にイネーブルにすることが可能であるが、それ以外の場合にはそれらノード間における無変換での電気信号の伝搬を許可する、変換スイッチ回路を提供することが望ましい。
【００１４】
【課題を解決するための手段】
本発明の目的は、１つの電位を有する電気信号からそれと同じ論理状態を有するがそれよりも低い電位を有する電気信号への変換に適した電位レベルを確立するのに適した疑似レール電位生成手段を含む変換スイッチ回路を提供することにある。本発明の更なる目的は、信号の立ち上がりエッジにおいてそのレール上の過渡ノイズ条件未満を含む所望のレベルに疑似レール電位をクランプする手段を有する変換スイッチ回路を提供することにある。本発明の更に別の目的は、極めて小さな遅延で疑似レールから過度の電流を急速に除去する手段を有する変換スイッチ回路を提供し、これにより該変換スイッチ回路を使用して過渡変換信号を伝搬できるようにすることにある。より一般的には、本発明の別の目的は、必要に応じて入力ノードから出力ノードへの信号の変換をイネーブルにし、それ以外の場合には変換なしでの電気信号の伝搬を許容する、変換スイッチ回路を提供することにある。
【００１５】
上述その他の目的は、図２のスイッチに関して説明した受動抵抗デバイスを置換するよう能動クランプ要素を疑似レール生成回路に導入することにより、本発明において達成される。詳細には、該クランプ要素は、スイッチの動作時にかろうじてオンになるように設計される。疑似レール上の電流が増大すると、該クランプ要素が一層完全にオンになる。該クランプ要素は好適には、電流増幅器となるよう設計され、抵抗を用いた場合よりも遙かに急速に疑似レールから電流を吸い込むものとなる。本書では、様々な構成のクランプ要素について一層詳細に説明するが、その１つの好適な構成として、ＭＯＳトランジスタとバイポーラダーリントン対との組み合わせが挙げられる。該組み合わせは、疑似レールからの電流フィードバックが安定している場合には低消費電力を生じさせ、該レール上のノイズが１つのノードから別のノードへと伝搬する電気信号の変換を中断させるおそれがある場合には急速に電流を吸い込むことができるものとなる。更に、該組み合わせは、図２の高電位電源レールから伝送トランジスタのゲートへと必要になる電圧降下を提供するという点で、疑似レールの標準的な機能に悪影響を与えるものではない。該能動クランプ要素は、それを含む変換スイッチ回路を過渡状態並びに定常状態の信号の変換のために使用することを可能にする。本発明の能動クランプ要素は、複数のスイッチと共に並列に使用することが可能な単一の疑似レールに関連する単一の回路として配設することが可能である。代替的には、複数のスイッチの各々をそれ自体の疑似レール及び対応する能動クランプ要素に結合することが可能である。各スイッチ毎に単一の能動クランプ機構を使用することにより、各スイッチが互いに隔離されることになる。疑似レールに対して並列に結合させると、それらスイッチ間に連結部が存在することが可能となる。
【００１６】
本発明の関連するが別個の特徴は、第１の電位から一層低い第２の電位へ電気信号を変換するためにスイッチ回路が必要とされない場合に使用される変換ディセーブル手段である。変換が必要とされる状況及び変換が必要とされない状況で使用することが可能な汎用的な設計のスイッチ回路を提供できることが望ましい場合がある。このため、本発明は、疑似レールに結合された出力を有するバイアスバイパス回路を含むものである。しかし、該バイパス回路は、少なくとも１つのダイオードの該疑似レールへの電圧降下を提供するのではなく、該疑似レールを高電位電源レールに直接結合する。バイパス回路への入力は、伝送トランジスタのゲートへの電位が実質的に完全にレール間電位になった際に、電位低減生成手段のディセーブルのために制御論理回路に結合される。それ以外の場合には、疑似レール生成手段は上述の通り動作する。しかし、バイパス回路は、疑似レールのためのあらゆる種類の電流調整器と組み合わせて使用することが可能である、ということが理解されよう。詳細には、バイパス回路は、図２に示すような従来のスイッチと共に使用することが可能であり、又は本書で説明するような能動クランプ要素と共に使用することが可能である。
【００１７】
本発明の上述その他の利点は、発明の詳細な説明、図面、及び特許請求の範囲を参照することにより明らかとなろう。
【００１８】
【発明の実施の形態】
第１の変換ノードAと第２の変換ノードBとの間に結合された本発明の変換スイッチ回路10が図３に示されている。ノードAは、ノードBを介して伝搬するための電気信号を受信するために拡張回路に結合することが可能であり、該ノードBもまた拡張回路に結合することが可能である、ということが理解されよう。ノードAに結合された拡張回路は、高電位電源Ｖcc1により給電され、ノードBに結合された拡張回路は、該高電位電源Ｖcc1よりも低い高電位電源Ｖcc2により給電される。例えば、スイッチ回路10は、図１に示すような電圧変換バスの一部とすることが可能である。
【００１９】
スイッチ回路10は、ノードBに結合されたソースとノードAに結合されたドレインとを有する伝送トランジスタM1を含む。該トランジスタM1は好適にはＮＭＯＳトランジスタである。伝送トランジスタM1は、そのイネーブル時にノードAからノードBへ電気信号を伝搬するよう設計される。伝送トランジスタM1は、ノードA及びノードBに関連する拡張回路に対して共通のものとすることが可能な低電位電力レールＧＮＤに結合されたバルク又はバックウェルを含む。スイッチ回路10は更に、トランジスタM1のゲートに結合されたノードCに出力を有するゲート制御ブランチ20を含む。該ゲート制御ブランチ20は、ノードAの電位が論理HIGHに対応する際に、ノードAの電位よりも低いがトランジスタM1をターンオンさせるのに十分な大きさの電位をトランジスタM1のゲートに生成するよう設計される。トランジスタM1のゲートに供給される電位は好適にはＶcc2の電位とほぼ等しいものである。単一のゲート制御ブランチ20に対してトランジスタM1等の複数の伝送トランジスタを並列に結合することが可能であることに留意されたい。代替的には、隔離を提供するために、各伝送トランジスタをそれ自体のゲート制御ブランチ20に結合することが可能である。
【００２０】
図４に示すように、ゲート制御ブランチ20は、第１のインバータIV1及び第２のインバータIV2を含む。第１のインバータIV1は、Ｖcc1とＧＮＤとの間に結合され、ノードENを介してゲート制御ブランチのイネーブル信号に結合された入力を含む。ノードENにおける適当な信号は、伝送トランジスタM1、ひいてはスイッチ回路10がノードAからノードBへ電気信号を伝搬することができるか否かを決定するものである。第２のインバータIV2は、相補対をなすインバータトランジスタM2,M3を含む。トランジスタM2は、第１のインバータIV1の出力に結合されたゲートと、疑似高電位電力レールPrailに結合されたソースと、事実上ノードCであるドレインとを有するＰＭＯＳトランジスタである。トランジスタM3は、第１のインバータIV1の出力に結合されたゲートと、ＧＮＤに結合されたソースと、ノードCに結合されたドレインとを有するＮＭＯＳトランジスタである。Prailの電位は、トランジスタM1のゲートへの第２のインバータIV2の出力の電位を確立し、このため明らかにＶcc1の電位よりも小さくなる。
【００２１】
続けて図４を参照する。Prailの電位は、疑似レール生成回路30によりノードDに確立される。該疑似レール生成回路30は、電圧調整器又は電圧基準40（任意の種類の電圧基準追跡手段(tracking voltage reference)）を含む。疑似レール生成回路30は更に、電位基準回路60を有するバイアスプルダウン回路50を含む。従来技術が、PrailとＧＮＤとの間に単純に抵抗を配設したものであるのに対し、疑似レール生成回路30は、スイッチ回路10がアクティブになった際にPrailからの電流を吸い込むよう設計される。これは、論理LOWから論理HIGHへの電気信号の遷移の立ち上がりエッジでPrailの電位が上昇する際に疑似レール生成回路30が該Prailの電位をノードAからノードBへの信号電位の変換に適した電位にクランプするという点で、過渡スイッチング条件下で特に有利なものとなる。更に、該電位が維持される一方、従来の単なるバイアス抵抗を用いる場合よりも遙かに急速に電流が減少することになる。
【００２２】
図５に示すように、電圧基準40及びバイアスプルダウン回路50は、それぞれ、順バイアスされたダイオードD1等のダイオード手段及びＰＭＯＳトランジスタM4とすることが可能である。該ダイオードD1は、Ｖcc1に結合された電位ノードと、Prailに結合された低電位ノードとを有している。トランジスタM4は、ダイオードD1の低電位ノードに結合されたソースとＧＮＤに結合されたドレインとを有している。トランジスタM4のゲートは電位基準回路60の出力に結合される。電位基準回路60は、図１に示すバス等のバス上の過渡的な信号変化の際にトランジスタM4がPrailから急速に電流を吸い込むことが可能となるようトランジスタM4のゲートにバイアス電流を提供するように設計される。従来技術の変換スイッチが、共通バス上でPrailの等価物への電流注入のみによる定常状態条件下での信号変換に最も適するものであり、これに対し、バイアスプルダウン回路50及び基準回路60の組み合わせは、妥当な遅延を伴って過渡信号もスイッチングすることができる変換回路10を提供するものとなる。
【００２３】
図６に示すように、基準回路60の一実施形態は、トランジスタM4に結合された出力を有するバイアスツリー70を含む。該バイアスツリー70は、ダイオードD2で表すダイオードデバイス等の第１の電圧基準と、ダイオード接続(diode-wired)ＰＭＯＳトランジスタM5等の第２のダイオードデバイスと、抵抗R1とから形成される。ダイオードD2を代替的に、ダイオード接続ＰＭＯＳトランジスタ、ダイオード接続ＮＭＯＳトランジスタ、又はダイオード接続バイポーラトランジスタとすることが可能であることが理解されよう。図６の回路により提供される能動的なクランプは、以下に示すように動作して、ノードAからノードBへの電気信号の変換を可能にする。Ｖcc1の電位は、ダイオードD1の両端の電位だけ降下し、及びトランジスタM5のソース及びドレインの両端の電位だけ降下する。ノードBは、該ノードをプルダウンさせる抵抗性負荷が存在しない限り、又は該ノードの電圧を低電圧電源レールに関する電圧へとプルする制限ダイオードクランプが存在しない限り、LOWからHIGHへの遷移に関して高い電圧を維持することになる。
【００２４】
抵抗R1は、ツリー70を通る電流を調整するために選択することが可能である。その結果として、ノードEにおける電位が、Ｖcc1よりも約２×Ｖtだけ低いものとなり、これがトランジスタM4のゲートに印加される電位となる。トランジスタM4のゲートの電位が該電位になり、そのソースがＶcc1の電位より約Ｖtだけ降下した電位になると、ダイオードデバイスD1の両端の電圧降下により、トランジスタM4がかろうじてオンになる。「かろうじてオン」とは言ってもオンであることには変わりはなく、Prailから本質的に直ちに電流を吸い込むために利用することが可能となる。その応答時間は、従来の抵抗をベースとする電位画定スイッチの場合よりも遙かに短くなる。結果的に得られるノードFにおけるダイオードの電圧降下が、スイッチトランジスタM1の両端の電圧降下Ｖgsと組み合わされて、ノードAからノードBへ必要とされる電位変換が生成される。かろうじてオンになるようにトランジスタM5がバイアスされるため、該トランジスタM5は、小さな静的な電流Ｉccを生成する。しかし、Prailが電流を注入する際にD1／M4のブランチを通る電流が増大するため、トランジスタM4は一層完全にターンオンし、電流の吸い込みを増幅させて、Prailからの急速な吸い込みを行うようになる。Prailのクランプは、トランジスタM1のゲートの電位のクランプへと変換される。
【００２５】
勿論、トランジスタM1は或る程度は変換に備えるものである、ということが理解されよう。すなわち、トランジスタM1は、ＶccからＶtだけ電圧降下する。しかし、ダイオードD1の場合、電圧降下はＶcc−Ｖt−Ｖdである。本発明は、かかる一層大きな電位差の調整によく適したものである。また、ノードBの電位は、該ノードBをプルダウンさせる抵抗性負荷に、又は受信側デバイスの一層低い高電位レールへのダイオードクランプに、該ノードBが結合されない限り、高レベルを維持することになる、ということに留意されたい。
【００２６】
バイアスプルダウン回路50の代替的な実施形態を図７ないし図９に示す。図７において、バイアスプルダウン回路50は、ＰＭＯＳトランジスタM4及びＮＰＮバイポーラトランジスタQ1を含む。上述したものと同じ基準回路60を使用してトランジスタM4の上述の「かろうじてオン」を維持することが可能である。しかし、電流は、ＧＮＤへ落とすのではなく、トランジスタM4のドレインの結合を介してＮＰＮバイポーラトランジスタQ1のベースへ送られる。Prailからの過渡電流が増大してトランジスタM4のソースへ送り返されると、該トランジスタが一層完全にターンオンし、ＮＰＮバイポーラトランジスタQ1のベースへの電流が増大して、該トランジスタが完全にターンオンする。その結果として、同時の信号遷移により生じるPrailから吸い込む電流の量が大幅に増大する。すなわち、トランジスタQ1等のバイポーラトランジスタの動作に関連する電流増大及び伝導速度により、トランジスタM4のみを使用する場合に達成できる速度よりも高速に、Prailからの電流分流(diversion)速度が改善されることになる。図７の回路は、更に、ダイオードD2の低電位ノードとトランジスタM4のドレインとの間に結合されたバイアス抵抗R2を含む。更に、バイアスダイオードD3は、トランジスタQ1のベースに結合された高電位ノード及びＧＮＤを有している。バイアス抵抗R2及びバイアスダイオードD3は、トランジスタQ1を所望の動作範囲内にバイアスする。それらはまた、D1及びQ1を通る定常状態の電流の量を制御する。
【００２７】
図８に示すように、バイアスプルダウン回路50の第２の代替的な実施形態は、実質的に上述のような結合を有するプルダウンＰＭＯＳトランジスタM4を含むが、そのドレインは、ＮＰＮトランジスタQ2及びＮＰＮトランジスタQ3により確立されるＮＰＮダーリントントランジスタ対に結合される。当業者には周知であるように、ダーリントン対は、単一のバイポーラトランジスタよりも一層大きな電流増幅を提供するものである。したがって、図８のバイアス回路は、Prailに影響を与える事象に関連する電流をクランプするための更に強力な手段を提供するものとなる。図８の回路を修正したものを図９に示す。同図に示すバイアス回路は、プルダウントランジスタM4及びダーリントン対に加えて、コンデンサC1等のコンデンサを含み、これによりトランジスタQ2のベースに対する補足的な電流の注入を提供する。これは、Prailにおける過渡条件下で、トランジスタM4を通る電流のみに依存する場合よりも一層迅速にダーリントン対をターンオンさせるために望ましいものとなる。コンデンサC1は、Prailに結合された高電位ノードと、トランジスタQ2のゲートに結合された低電位ノードとを有する。勿論、コンデンサC1を同一の目的でPrailと図７のトランジスタQ1のベースとの間に結合することも可能である。
【００２８】
図８及び図９の回路は更にバイアス要素を含む。詳細には、第１のバイアス抵抗R2が、ダイオードD2の低電位ノードとトランジスタM4のドレインとの間に結合される。第２のバイアス抵抗R3は、トランジスタQ2のエミッタとＧＮＤとの間に結合される。第１のバイアスダイオードD3は、トランジスタQ2のベースに結合された高電位ノードを有しており、第２のバイアスダイオードD4は、第１のバイアスダイオードD3の低電位ノードに結合された高電位ノードとＧＮＤに結合された低電位ノードとを有している。上記バイアス要素は、トランジスタQ2,Q3を所望の動作範囲内にバイアスするために使用される。それらはまた、D1及びQ2を通る定常状態の電流の量を制御する。
【００２９】
トランジスタM5を常に準備完了状態に維持することによりPrailを通る電流を何時でも迅速に吸い込んでバイアス回路へと戻す関連するサブ回路に関して本発明のスイッチ変換回路10を説明してきたが、かかる能力を選択的に起動させるのが望ましい場合がある。図１０は、これに関連する生成回路80を単純化して示す回路図である。該生成回路80は、ダイオード手段40及びバイアスプルダウン回路50を含むブランチと並列に結合されたバイアスバイパスブランチ90を含む。該バイアスバイパスブランチ90は、Ｖcc1に直接接続されたソースと、Prailに結合されたドレインと、バイパスイネーブルノードBENに結合されたゲートとを有するＰＭＯＳトランジスタM8を含む。該ノードBENは、ユーザが高電位レールＶcc1に関する電位をPrail及びトランジスタM1を介してノードBに結合された拡張回路へ送ることを可能にするよう構成されたあらゆる適当な制御論理回路に結合することが可能である。図１０に示すように、ノードBENに論理HIGHが印加されると、トランジスタM8がターンオフして生成回路80が図５に関して説明したように動作して、ブランチ40/50がPrailから電流を吸い込む。しかし、ノードBENが論理LOWの場合には、トランジスタM8がターンオンする。基準回路60への制御信号は、バイアスプルダウン回路50を遮断する。トランジスタM8がターンオンして回路50がオフになると、バイアスがバイパスされ、ほぼ完全なレール電位がPrailひいてはトランジスタM1のゲートへと印加される。バイアスバイパスブランチ90又はそれと等価なものは、直流伝導タイプで従来提供され又は本書で説明し図示する何れかの生成回路のタイプのあらゆる疑似レール生成回路に付加することが可能である、ということが理解されよう。本書に記載のバイアス回路への適用に限定されるものではない。
【００３０】
本発明の疑似レール生成手段の好適実施例をイネーブル生成回路100と共に図１１に示す。該回路100は、Ｖcc1とＧＮＤとの間に結合された入力インバータIV4を含む。該インバータIV4は、当業界で周知のタイプの制御信号生成手段（図示せず）に結合された生成イネーブルノードEN1に結合された入力を有している。該回路100は、第１のバイパスＰＭＯＳトランジスタM10と、インバータIV4の出力に結合された第１のバイパスＮＭＯＳトランジスタM11とを含む。該回路100はまた、ダイオード接続トランジスタQ4と抵抗R2を有するダイオード接続ＰＭＯＳトランジスタM12とにより形成される第１のバイアスブランチを含む。該トランジスタM12のドレインは、生成回路80に関して上述した態様で、Prail電流吸込トランジスタM13のゲートに結合される。
【００３１】
続けて図１１を参照する。ＰＭＯＳトランジスタM14〜M16から形成される第２のバイパスステージは、Ｖcc1に結合され、Prailに直接結合された出力ドレインを有している。同ステージには、回路100の他の構成要素のサイズ及び構成の関数として、一層少数の又は多数のバイパストランジスタを使用することが可能である、ということが理解されよう。インバータIV5の出力にゲートが結合された第２及び第３のバイパスＮＭＯＳトランジスタM17,M18のソースはＧＮＤに接続されている。トランジスタM17のドレインは、吸込トランジスタM13のドレインに結合され、生成回路100がディセーブルされることになる場合にブランチを通るあらゆる過渡電流を吸い込む働きをする。生成回路100は更に、ＮＰＮトランジスタQ6,Q7から形成されるダーリントンバイポーラトランジスタ対を含む補足的な吸い込みブランチを含む。該ダーリントン対は、プルダウントランジスタM13の吸い込み能力を生成回路80に関して説明した態様で増幅させるものである。該ダーリントン対は、ダイオード接続ＮＰＮトランジスタQ8,Q9により確立される第２のバイアスブランチによりバイアスされる。該第２のバイアスブランチは、トランジスタM13のみの場合よりも一層急速且つ強力な態様でトランジスタQ6をターンオンさせるように該トランジスタQ6に加えられる電流を補足する。生成回路100は、回路10等のスイッチによるＡＣ変換スイッチングを可能にするようPrailにおける遷移電流の変動の迅速かつ確実な吸い込みを可能にする。
【００３２】
特定の実施形態を参照して本発明を説明してきたが、全ての修正例、変形例、及び等価なものは、特許請求の範囲に記載の本発明の範囲内にあるとみなされるものである、ということが理解されよう。
【図面の簡単な説明】
【図１】個々のビットを表す電気信号を伝搬するための関連する変換バススイッチを単純化して示す説明図である。
【図２】疑似レール生成サブ回路を含む従来の典型的な変換スイッチ回路の設計を単純化して示す回路図である。
【図３】本発明の変換スイッチ回路を単純化して示す回路図である。
【図４】本発明の変換スイッチ回路を単純化して示す回路図であり、Prail生成サブ回路を示している。
【図５】本発明の変換スイッチ回路の疑似レール信号生成回路の第１の実施形態を単純化して示す回路図である。
【図６】図５の疑似レール信号生成回路を単純化して示す回路図であり、典型的な基準バイアス回路を示している。
【図７】本発明の変換スイッチ回路の疑似レール信号生成回路の第２の実施形態を単純化して示す回路図である。
【図８】本発明の変換スイッチ回路の疑似レール信号生成回路の第３の実施形態を単純化して示す回路図である。
【図９】本発明の変換スイッチ回路の疑似レール信号生成回路の第４の実施形態を単純化して示す回路図である。
【図１０】選択可能バイアスバイパス回路を単純化して示す回路図である。
【図１１】バイアス及びバイパスオプションを含む本発明の疑似レール信号生成回路の一実施形態を示す回路図である。
【符号の説明】
10 スイッチ回路
20 ゲート制御ブランチ
30 疑似レール生成回路
40 電圧調整器
50 バイアスプルダウン回路
60 電位基準回路
A,B ノード
IV1 第１のインバータ
IV2 第２のインバータ
EN ノード
ＧＮＤ 接地
M1 伝送トランジスタ
Prail 疑似高電位電力レール
Ｖcc1 高電位電源
Claims (26)
- 第１のノードから第２のノードへと電気信号を変換するための変換スイッチ回路であって、
前記第１のノードに結合されたドレインと、前記第２のノードに結合されたソースとを有する、伝送トランジスタと、
疑似レール生成回路とインバータとを含むゲート制御回路
とを備え、
前記第１のノードは、前記第２のノードを基準にしている第２の電源の電位よりも高い電位を有する第１の電源によって基準化され、
前記インバータは、前記第１のノードから前記第２のノードへの電気変換をイネーブルにするイネーブル入力信号を受信するための入力部を有し、
前記疑似レール生成回路は、前記第１の電源によって電力供給され、
前記疑似レール生成回路の出力は、前記インバータに結合された疑似レールラインであり、
前記インバータの出力は、前記伝送トランジスタのゲートに結合され、
前記疑似レール生成回路は、前記第１の電源に結合された高電位ノードと、バイアスプルダウン回路に結合された低電位ノードとを有する、電圧基準回路を含み、
前記バイアスプルダウン回路は、電位基準回路に結合された入力部を有し、前記インバータの前記入力部が前記イネーブル入力信号を受信した時には、該電位基準回路が該バイアスプルダウン回路にバイアスをかけ、その結果、前記第１のノード上の過渡的な信号変化の際に該バイアスプルダウン回路が前記疑似レールから電流を吸い込んで、前記第１のノードにおける電気信号の遷移時において前記疑似レールの電位が上昇する際に該バイアスプルダウン回路によって電流増幅が可能となることとなり、
前記疑似レールは、前記電圧基準回路の前記低電位ノードに結合されることからなる、変換スイッチ回路。 - 前記伝送トランジスタは、ＮＭＯＳトランジスタである、請求項１に記載の変換スイッチ回路。
- 前記電圧基準回路は、ダイオード手段である、請求項１に記載の変換スイッチ回路。
- 前記バイアスプルダウン回路は、前記電位基準回路に結合されたゲートを有するＰＭＯＳトランジスタである、請求項３に記載の変換スイッチ回路。
- 前記電位基準回路は、前記第１の電源に結合された高電位ノードと、第２のダイオード基準デバイスの高電位ノードに結合された低電位ノードとを有する、第１のダイオード基準デバイスを含み、
前記第２のダイオード基準デバイスは、抵抗と、前記ＰＭＯＳトランジスタの前記ゲートとに結合された低電位ノードを有することからなる、請求項４に記載の変換スイッチ回路。 - 前記第１のダイオード基準デバイスは、ダイオードである、請求項５に記載の変換スイッチ回路。
- 前記第２のダイオード基準デバイスは、ダイオード接続されたＰＭＯＳトランジスタである、請求項５に記載の変換スイッチ回路。
- 前記抵抗は、抵抗器である、請求項５に記載の変換スイッチ回路。
- 前記電圧基準回路は、ダイオード手段であり、
前記バイアスプルダウン回路は、前記ダイオード手段の低電位ノードに結合されたソースと、前記電位基準回路に結合されたゲートと、バイポーラトランジスタのベースに結合されたドレインとを有するＰＭＯＳトランジスタを含み、
前記バイポーラトランジスタのコレクタは、前記疑似レールに結合されることからなる、請求項１に記載の変換スイッチ回路。 - 前記電圧基準回路は、ダイオード手段であり、
前記バイアスプルダウン回路は、前記ダイオード手段の前記低電位ノードに結合されたソースと、前記電位基準回路に結合されたゲートと、ダーリントントランジスタ対に結合されたドレインとを有するＰＭＯＳトランジスタを含む、請求項１に記載の変換スイッチ回路。 - 前記ダーリントントランジスタ対は、第１のバイポーラトランジスタと第２のバイポーラトランジスタとを含み、
前記第１のバイポーラトランジスタは、前記ＰＭＯＳトランジスタの前記ドレインに結合されたベースと、前記疑似レールに結合されたコレクタと、前記第２のバイオポーラトランジスタのベースに結合されたエミッタとを含み、
前記第２のバイポーラトランジスタは、前記疑似レールに結合されたコレクタを含むことからなる、請求項１０に記載の変換スイッチ回路。 - 前記ＰＭＯＳトランジスタの前記ソースと、前記第１のバイポーラトランジスタの前記ベースとの間に結合されたコンデンサを更に含む、請求項１１に記載の変換スイッチ回路。
- 前記電圧基準回路と並列に結合されたバイアスバイパスブランチを更に含む、請求項１に記載の変換スイッチ回路。
- 前記バイアスバイパスブランチは、前記第１の電源に結合されたソースと、前記疑似レールに結合されたドレインとを有するＰＭＯＳトランジスタを含み、
前記ＰＭＯＳトランジスタのゲートは、イネーブル回路構成に結合されることからなる、請求項１３に記載の変換スイッチ回路。 - 前記第１の電源と、前記疑似レールとの間に結合されたバイアスバイパスブランチを更に含む、請求項１に記載の変換スイッチ回路。
- 前記バイアスバイパスブランチは、前記第１の電源に結合されたソースと、前記疑似レールに結合されたドレインとを有するＰＭＯＳトランジスタを含む、請求項１５に記載の変換スイッチ回路。
- 前記バイアスバイパスブランチは、前記第１の電源のレールに結合されたソースと、前記疑似レールに結合されたドレインとを有するＰＭＯＳトランジスタを含み、
前記ＰＭＯＳトランジスタのゲートは、イネーブル回路構成に結合されることからなる、請求項１５に記載の変換スイッチ回路。 - 第１のノードと第２のノードとの間で、１つか又はそれ以上の電気信号の伝搬及び変換を必要とする１つか又はそれ以上のデバイスを含むコンピュータシステムであって、
前記第１のノードは、第１の電源によって電力供給され、前記第２のノードは、前記第１の電源の電位よりも低い電位で第２の電源によって電力供給され、
前記コンピュータシステムは、請求項１において画定されるような変換スイッチ回路を含むことからなる、コンピュータシステム。 - 第１のノードから第２のノードへと電気信号を変換するための方法であって、前記第１のノードは、前記第２のノードを基準にしている第２の電源の電位よりも高い電位を有する第１の電源に基準化され、該方法は、
前記第１の電源の電位を下まわる電位である疑似レール電位を生成し、
前記疑似レール電位を能動的にクランプし、及び、
前記疑似レール電位を伝送トランジスタの制御ノードに結合する、
といったステップを含み、
前記第１のノードと前記第２のノードとの間に前記伝送トランジスタが結合されており、
前記疑似レール電位を生成するステップが、バイアスプルダウン回路の高電位ノードと、電圧基準回路の低電位ノードとを結合するステップを含み、
前記電圧基準回路の高電位ノードと前記第１の電源とが結合されており、
前記バイアスプルダウン回路の前記高電位ノードと、前記疑似レール電位のノードとが結合されており、
前記バイアスプルダウン回路の制御ノードと、能動基準回路とが結合されていることからなる、方法。 - 前記電圧基準回路は、ダイオード手段であることからなる、請求項１９に記載の方法。
- 前記バイアスプルダウン回路は、前記ダイオード手段に結合されたソースと、前記能動基準回路に結合されたゲートとを有するＰＭＯＳトランジスタを含むことからなる、請求項２０に記載の方法。
- 前記バイアスプルダウン回路は、前記ＰＭＯＳトランジスタのドレインに結合されたベースと、前記ダイオード手段に結合されたコレクタとを有するバイポーラトランジスタを更に含むことからなる、請求項２１に記載の方法。
- 前記バイアスプルダウン回路は、前記ＰＭＯＳトランジスタのドレインに結合された制御ノードを有するダーリントントランジスタ対を更に含むことからなる、請求項２１に記載の方法。
- 前記能動基準回路は、前記第１の電源に結合された高電位ノードと、第２のダイオード手段に結合された低電位ノードとを有する第１のダイオード手段を含み、
前記第２のダイオード手段の低電位ノードは、抵抗と、前記ＰＭＯＳトランジスタの前記ゲートとに結合されていることからなる、請求項２１に記載の方法。 - 前記疑似レール電位を能動的にクランプする前記ステップを選択的にバイパスさせることを可能にするステップを更に含むことからなる、請求項１９に記載の方法。
- 能動的なクランプの選択的なバイパスを可能にする前記ステップは、
ＰＭＯＳトランジスタのソースと前記第１の電源とが結合されており、
前記ＰＭＯＳトランジスタのドレインと前記疑似レール電位とが結合されており、
前記ＰＭＯＳトランジスタのゲートとイネーブル論理回路構成とが結合されていることを含むことからなる、請求項２５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/737977 | 2000-12-15 | ||
| US09/737,977 US6433613B1 (en) | 2000-12-15 | 2000-12-15 | Translating switch circuit with disabling option |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002252556A JP2002252556A (ja) | 2002-09-06 |
| JP2002252556A5 JP2002252556A5 (ja) | 2005-07-28 |
| JP3949443B2 true JP3949443B2 (ja) | 2007-07-25 |
Family
ID=24966055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001383546A Expired - Fee Related JP3949443B2 (ja) | 2000-12-15 | 2001-12-17 | ディセーブルオプションを有する変換スイッチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6433613B1 (ja) |
| JP (1) | JP3949443B2 (ja) |
| DE (1) | DE10161052A1 (ja) |
| TW (1) | TW518823B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145378B2 (en) * | 2001-07-16 | 2006-12-05 | Fairchild Semiconductor Corporation | Configurable switch with selectable level shifting |
| AU2003213833A1 (en) * | 2002-03-11 | 2003-09-29 | Fairchild Semiconductor Corporation | Drain activated/deactivated ac coupled bandpass rf switch |
| US8289066B2 (en) * | 2009-12-30 | 2012-10-16 | Stmicroelectronics Asia Pacific Pte Ltd. | Gate control circuit for high bandwidth switch design |
| JP5431992B2 (ja) * | 2010-02-09 | 2014-03-05 | セイコーインスツル株式会社 | トランスミッションゲート及び半導体装置 |
| FR2979173B1 (fr) * | 2011-08-19 | 2013-08-16 | St Microelectronics Grenoble 2 | Commutateur analogique basse tension |
| CN102437843B (zh) * | 2011-11-30 | 2013-10-16 | 中国科学院微电子研究所 | 高电压开关电路 |
| US8729951B1 (en) | 2012-11-27 | 2014-05-20 | Freescale Semiconductor, Inc. | Voltage ramp-up protection |
| US9929730B2 (en) * | 2014-12-03 | 2018-03-27 | Cisco Technology, Inc. | Efficiently managing multiple power supplies |
| CN117406847B (zh) * | 2023-12-14 | 2024-04-09 | 浙江地芯引力科技有限公司 | 芯片及其供电电路和电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3272298B2 (ja) * | 1998-04-27 | 2002-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 放電回路を備えたスイッチ回路および電子機器 |
| US6052019A (en) * | 1998-10-29 | 2000-04-18 | Pericom Semiconductor Corp. | Undershoot-isolating MOS bus switch |
| US5963080A (en) * | 1998-12-23 | 1999-10-05 | Fairchild Semiconductor Corporation | Undershoot hardened FET switch |
-
2000
- 2000-12-15 US US09/737,977 patent/US6433613B1/en not_active Expired - Lifetime
-
2001
- 2001-12-11 TW TW090130619A patent/TW518823B/zh not_active IP Right Cessation
- 2001-12-12 DE DE10161052A patent/DE10161052A1/de not_active Withdrawn
- 2001-12-17 JP JP2001383546A patent/JP3949443B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6433613B1 (en) | 2002-08-13 |
| US20020075060A1 (en) | 2002-06-20 |
| DE10161052A1 (de) | 2002-10-10 |
| JP2002252556A (ja) | 2002-09-06 |
| TW518823B (en) | 2003-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7034573B1 (en) | Level shifter without DC current flow | |
| US5623216A (en) | Output buffer current slew rate control integrated circuit | |
| US6856190B2 (en) | Leak current compensating device and leak current compensating method | |
| US5469080A (en) | Low-power, logic signal level converter | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| JPS63187728A (ja) | 電気回路 | |
| JPH02290327A (ja) | デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路 | |
| US6970024B1 (en) | Over-voltage protection of integrated circuit I/O pins | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JPH09502325A (ja) | Ｖｃｃ変換器回路 | |
| JP3949443B2 (ja) | ディセーブルオプションを有する変換スイッチ回路 | |
| US5214317A (en) | CMOS to ECL translator with incorporated latch | |
| US6538867B1 (en) | FET switch with overvoltage protection | |
| US6577163B1 (en) | Configurable PCI clamp or high voltage tolerant I/O circuit | |
| JP3256664B2 (ja) | レベル変換回路 | |
| EP0642226A2 (en) | Translator circuits with symmetrical switching delays | |
| US7667519B2 (en) | Biasing circuit for pass transistor for voltage level translator circuit | |
| EP1895656A2 (en) | High gain, high speed comparator operable at low current | |
| EP0611113B1 (en) | Differential bus drivers | |
| EP0320582A2 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
| JP5314533B2 (ja) | ドライバ回路およびそれを用いた試験装置 | |
| US5903175A (en) | D-type latch circuit and device using the same | |
| US6522199B2 (en) | Reconfigurable dual-mode multiple stage operational amplifiers | |
| US4958132A (en) | Complementary metal-oxide-semiconductor translator | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |