JP5305134B2

JP5305134B2 - 波形生成回路

Info

Publication number: JP5305134B2
Application number: JP2008151458A
Authority: JP
Inventors: 龍一白井
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2008-06-10
Filing date: 2008-06-10
Publication date: 2013-10-02
Anticipated expiration: 2028-06-10
Also published as: JP2009302613A

Description

本発明は、例えば、被試験対象を試験するＩＣテスタに設けられ、セット信号、リセット信号により波形を生成する波形生成回路に関し、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる波形生成回路に関するものである。

ＩＣテスタに用いられる波形生成回路は、ＳＲフリップフロップにセット信号、リセット信号を入力し、波形整形を行い、ドライバを介して、被試験対象であるＩＣ等に信号を出力している。このような回路は、例えば、下記特許文献１等に記載されている。

以下、図７を用いて説明を行う。図７において、ＳＲフリップフロップ１は、セット信号ｓｅｔがセット端子Ｓに入力され、リセット信号ｒｓｔがリセット端子Ｒに入力される。シングル差動変換器２は、ＳＲフリップフロップ１の出力端子Ｑに入力端子が接続され、差動信号に変換して、出力を行う。

このような回路の動作を、図８を用いて説明する。（ａ）はセット信号ｓｅｔ、（ｂ）はリセット信号ｒｓｔ、（ｃ）はＳＲフリップフロップ１の出力ｑ、（ｄ）はシングル差動変換器２の出力ｐ（ｎ）を示す。なお、出力ｐ，ｎは差動信号であるが、出力ｎは出力ｐの反転出力なので、図示は省略する。

セット信号ｓｅｔが立ち上がると、ＳＲフリップフロップ１の出力ｑが立ち上がる。そして、リセット信号ｒｓｔが立ち上がると、ＳＲフリップフロップ１の出力ｑが立ち下がる。この出力ｑを入力して、シングル差動変換器２は、差動信号である出力ｐ，ｎを出力する。

特開平８−２９３７６５号公報

ＳＲフリップフロップ１は、出力ｑの立ち上がりと立ち下がりの特性に差があり、セット信号ｓｅｔ、リセット信号ｒｓｔの立ち上がり間と比較して、出力のパルス幅に誤差が発生してしまう。

そこで、本発明の目的は、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる波形生成回路を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
セット信号、リセット信号により波形を生成する波形生成回路において、
前記セット信号がセット端子に入力され、前記リセット信号がリセット端子に入力される第１のＳＲフリップフリップと、
この第１のＳＲフリップフロップのコンプリメンタリ出力を入力し、コンプリメンタリ出力の一方を非反転で出力し、他方を反転させて出力する反転部と、
前記セット信号、リセット信号に基づいたセレクト信号により、反転部の非反転出力、反転出力を選択して、出力する選択部と
を備えたことを特徴とするものである。
また、請求項２記載の発明は、
セット信号、リセット信号により波形を生成する波形生成回路において、
前記セット信号がセット端子に入力され、前記リセット信号がリセット端子に入力される第１のＳＲフリップフリップと、
この第１のＳＲフリップフロップの非反転出力を入力し、差動信号を出力する第１のシングル差動変換回路と、
前記第１のＳＲフリップフロップの反転出力を入力し、差動信号を出力する第２のシングル差動変換回路と、
前記セット信号、リセット信号に基づいたセレクト信号により、前記第１のシングル差動変換回路の差動信号と前記第２のシングル差動変換回路の差動信号の反転信号とを選択し、出力する選択部と
を備えたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
前記第１のＳＲフリップフロップは、非反転出力または反転出力をセレクト信号として、前記選択部に入力することを特徴とするものである。
請求項４記載の発明は、請求項１または２記載の発明であって、
前記セット信号がセット端子に入力され、前記リセット信号がリセット端子に入力され、非反転出力または反転出力をセレクト信号として、前記選択部に入力する第２のＳＲフリップフロップを設けたことを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明であって、
被試験対象を試験するＩＣテスタに用いたことを特徴とするものである。

本発明によれば以下のような効果がある。
請求項１，３〜５によれば、選択部が、セレクト信号により、反転部の非反転出力、反転出力を選択して、第１のＳＲフリップフロップのコンプリメンタリ出力の立ち上がり基準で、波形整形を行うので、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる。また、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できるので、セット信号、リセット信号の信号経路上にディレーラインを設けて、パルス幅の調整を行う必要がない。

請求２〜５によれば、選択部が、セレクト信号により、第１、第２のシングル差動変換器の差動信号を選択して、第１のＳＲフリップフロップの非反転出力、反転出力（コンプリメンタリ出力）の立ち上がり基準で、波形整形を行うので、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる。また、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できるので、セット信号、リセット信号の信号経路上にディレーラインを設けて、パルス幅の調整を行う必要がない。

そして、第２のシングル差動変換器により、第１のＳＲフリップフロップの反転出力を反転させ、選択部に入力しているので、単純に、シングル出力のインバータを用いたものに比較し、インバータの立ち上がり、立ち下がりの遅延時間がそろわないことによる誤差が発生せず、正確なパルス幅を出力することができる。

請求項５によれば、ＩＣテスタのピン間のタイミング調整を行うために、セット信号、リセット信号の信号経路上にディレーラインを設けたとしても、ディレーラインのパルス幅調整に用いなくてよいので、ピン間のスキュー調整可能範囲を広げることやディレーラインの回路規模を小さくすることができる。

以下本発明を、図面を用いて詳細に説明する。

［第１の実施例］
図１は本発明の第１の実施例を示した構成図である。
図１において、ＳＲフリップフロップ１は、セット信号ｓｅｔがセット端子Ｓに入力され、リセット信号ｒｓｔがリセット端子Ｒに入力される。第１のシングル差動変換器２は、ＳＲフリップフロップ１の出力端子Ｑに入力端子が接続され、差動信号（出力ｐ１，ｎ１）に変換して、出力を行う。第２のシングル差動変換器３は、ＳＲフリップフロップ１の反転出力端子ＸＱに入力端子が接続され、差動信号（出力ｐ２，ｎ２）に変換して、出力を行う。マルチプレクサ４は選択部で、セレクト信号ｓｅｌにより、セレクト信号ｓｅｌがハイレベルのとき、シングル差動変換回路２の差動信号を選択し、セレクト信号ｓｅｌがロウレベルのとき、シングル差動変換回路３の差動信号の反転信号を選択し、出力する。ＳＲフリップフロップ５は、セット信号ｓｅｔがセット端子Ｓに入力され、リセット信号ｒｓｔがリセット端子Ｒに入力され、出力をマルチプレクサ４のセレクト端子ＳＥＬに入力する。ここで、シングル差動変換器２，３が、ＳＲフリップフロップ１のコンプリメンタリ出力を入力し、コンプリメンタリ出力の一方を非反転で出力し、他方を反転させて出力する反転部を構成する。

このような装置の動作を、図２，３を用いて以下に説明する。図２はＳＲフリップフロップ１，５の出力の特性が立ち上がりと比較して立ち下がりが遅い場合、図３は出力の特性が立ち上がりに比較して立ち下がりが速い場合である。

図２，３において、（ａ）はセット信号ｓｅｔ、（ｂ）はリセット信号ｒｓｔ、（ｃ）はＳＲフリップフロップ１の非反転出力ｑ、（ｄ）はＳＲフリップフロップ１の反転出力ｘｑ、（ｅ）はシングル差動変換器２の出力ｐ１（ｎ１）、（ｆ）はシングル差動変換器３の反転出力ｐ２（ｎ２）、（ｇ）はＳＲフリップフロップ５が出力するセレクト信号ｓｅｌ、（ｈ）はマルチプレクサ４の出力ｐ（ｎ）である。なお、出力ｐ１，ｎ１と反転出力ｐ２，ｎ２と出力ｐ，ｎとはそれぞれ差動信号であるが、出力ｎ１、反転出力ｎ２、出力ｎはそれぞれ出力ｐ１、反転出力ｐ２、出力ｐの反転出力なので、図示は省略する。

まず、図２の動作について説明する。セット信号ｓｅｔが立ち上がると、ＳＲフリップフロップ１の非反転出力ｑが立ち上がり、ＳＲフリップフロップ５のセレクト信号ｓｅｌが立ち上がる。セット信号ｓｅｔの立ち上がり後、ＳＲフリップフリップ１の立ち上がり、立ち下がり特性の誤差分後、反転出力ｘｑが立ち下がる。シングル差動変換器２は、ＳＲフリップフロップ１の非反転出力ｑの立ち上がりにより、出力ｐ１が立ち上がり、出力ｎ１が立ち下がる。また、シングル差動変換器３は、ＳＲフリップフロップ１の反転出力ｘｑの立ち下がりにより、反転出力ｐ２が立ち上がり、反転出力ｎ２が立ち下がる。そして、マルチプレクサ４は、セレクト信号ｓｅｌがハイレベルになっているので、シングル差動変換器２の出力ｐ１，ｎ１を選択し、出力ｐ，ｎとする。

リセット信号ｒｓｔが立ち上がると、ＳＲフリップフロップ１の反転出力ｘｑが立ち上がる。リセット信号ｒｓｔの立ち上がり後、ＳＲフリップフロップ１，５の立ち上がり、立下り特性の誤差分後、ＳＲフリップフロップ１の非反転出力ｑが立ち下がり、ＳＲフリップフロップ５のセレクト信号ｓｅｌが立ち下がる。シングル差動変換器２は、ＳＲフリップフロップ１の非反転出力ｑの立ち下がりにより、出力ｐ１が立ち下がり、出力ｎ１が立ち上がる。また、シングル差動変換器３は、ＳＲフリップフロップ１の反転出力ｘｑの立ち上がりにより、反転出力ｐ２が立ち下がり、反転出力ｎ２が立ち上がる。そして、マルチプレクサ４は、セレクト信号ｓｅｌがロウレベルになっているので、シングル差動変換器３の反転出力ｐ２，ｎ２を選択し、出力ｐ,ｎとする。

次に、図３の動作について説明する。セット信号ｓｅｔが立ち上がると、ＳＲフリップフロップ１の反転出力ｘｑが立ち下がる。セット信号ｓｅｔの立ち上がり後、ＳＲフリップフリップ１，５の立ち上がり、立ち下がり特性の誤差分後、非反転出力ｑが立ち上がり、ＳＲフリップフロップ５のセレクト信号ｓｅｌが立ち上がる。シングル差動変換器２は、ＳＲフリップフロップ１の非反転出力ｑの立ち上がりにより、出力ｐ１が立ち上がり、出力ｎ１が立ち下がる。また、シングル差動変換器３は、ＳＲフリップフロップ１の反転出力ｘｑの立ち下がりにより、反転出力ｐ２が立ち上がり、反転出力ｎ２が立ち下がる。そして、マルチプレクサ４は、セレクト信号ｓｅｌがハイレベルになっているので、シングル差動変換器２の出力ｐ１，ｎ１を選択し、出力ｐ，ｎとする。

リセット信号ｒｓｔが立ち上がると、ＳＲフリップフロップ１の非反転出力ｑが立ち下がり、ＳＲフリップフロップ５のセレクト信号ｓｅｌが立ち下がる。リセット信号ｒｓｔの立ち上がり後、ＳＲフリップフロップ１の立ち上がり、立下り特性の誤差分後、ＳＲフリップフロップ１の反転出力ｘｑが立ち上がる。シングル差動変換器２は、ＳＲフリップフロップ１の非反転出力ｑの立ち下がりにより、出力ｐ１が立ち下がり、出力ｎ１が立ち上がる。また、シングル差動変換器３は、ＳＲフリップフロップ１の反転出力ｘｑの立ち上がりにより、反転出力ｐ２が立ち下がり、反転出力ｎ２が立ち上がる。そして、マルチプレクサ４は、セレクト信号ｓｅｌがロウレベルになっているので、シングル差動変換器３の反転出力ｐ２，ｎ２を選択し、出力ｐ,ｎとする。

このように、マルチプレクサ４が、セレクト信号により、シングル差動変換器２，３の差動信号を選択して、ＳＲフリップフロップ１の非反転出力ｑ，反転出力ｘｑ（コンプリメンタリ出力）の立ち上がり基準で、波形整形を行うので、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる。

また、セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できるので、セット信号、リセット信号の信号経路上にディレーラインを設けて、パルス幅の調整を行う必要がない。上記回路を被試験対象を試験するＩＣテスタに用いた場合、ＩＣテスタのピン間のタイミング調整を行うために、セット信号、リセット信号の信号経路上にディレーラインを設けたとしても、ディレーラインのパルス幅調整に用いなくてよいので、ピン間のスキュー調整可能範囲を広げることやディレーラインの回路規模を小さくすることができる。

そして、シングル差動変換器３により、ＳＲフリップフロップ１の反転出力ｘｑを反転させ、マルチプレクサ４に入力しているので、単純に、シングル出力のインバータを用いた場合に比較し、インバータの立ち上がり、立ち下がりの遅延時間がそろわないことによる誤差が発生せず、正確なパルス幅を出力することができる。なお、シングル差動変換器２は、シングル差動変換器３があることにより特性をあわせるために必要になっている。

［第２の実施例］
図４は本発明の第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図１に示す第１の実施例と異なる点は、ＳＲフリップフロップ５を設けずに、ＳＲフリップフロップ１の非反転出力ｑをセレクト信号とした点である。

このような装置の動作は、ＳＲフリップフロップ５の出力の代わりに、ＳＲフリップフロップ１の非反転出力ｑをセレクト信号ｓｅｌとしているだけで、その他の動作は図１に示す装置と同様なので説明を省略する。

［第３の実施例］
図５は本発明の第３の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図１に示す第１の実施例と異なる点は、ＳＲフリップフロップ５を設けずに、インバータ６を設けた点である。インバータ６は、ＳＲフリップフロップ１の反転出力ｘｑを入力し、論理を反転させて、セレクト信号ｓｅｌとしてマルチプレクサ４のセレクト端子に入力する。

このような装置の動作は、ＳＲフリップフロップ５の出力の代わりに、インバータ６がＳＲフリップフロップ１の反転出力ｘｑを論理反転させて、マルチプレクサ４のセレクト端子に入力するだけで、その他の動作は図１に示す装置と同様なので説明を省略する。

［第４の実施例］
図６は本発明の第４の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図１に示す装置と異なる点は、インバータ７を設けた点である。インバータ７は、ＳＲフリップフロップ５の反転出力端子ＸＱに入力端を接続し、論理を反転させて、セレクト信号ｓｅｌとしてマルチプレクサ４のセレクト端子に入力する。

このような装置の動作は、ＳＲフリップフロップ５の出力端子Ｑではなく、反転出力端子ＸＱを用いて、インバータ７でＳＲフリップフロップ５の反転出力を反転させて、マルチプレクサ４のセレクタ端子に入力するだけで、その他の動作は図１に示す装置と同様なので説明を省略する。

なお、本発明は上記実施例に限定されるものではなく、シングル差動変換器２，３の差動信号を用いる構成を示したが、一方の信号だけ用いる構成でもよい。例えば、シングル差動変換器２は出力ｐ１、シングル差動変換器３は反転出力ｐ２をマルチプレクサ４に出力し、マルチプレクサ４は出力ｐのみを出力する構成でもよい。

また、マルチプレクサ４はシングル差動変換器２，３の差動信号を受け、出力ｐ，ｎを出力する構成を示したが、出力ｐ，ｎの一方だけ出力する構成でもよい。

そして、マルチプレクサ４は、セレクト信号ｓｅｌがハイレベルのとき、シングル差動変換器２の差動信号を選択し、ロウレベルのとき、シングル差動変換器３の差動信号を選択する構成を示したが、セレクト信号ｓｅｌがロウレベルのとき、シングル差動変換器２の差動信号を選択し、ハイレベルのとき、シングル差動変換器３の差動信号を選択する構成でもよい。

また、マルチプレクサ４は、セット信号ｓｅｔ、リセット信号ｒｓｔを、直接、セレクト信号として入力し、選択を行う構成でもよい。この場合、マルチプレクサ４は、セット信号ｓｅｔの立ち上がりで、シングル差動変換器２の差動信号を選択し、リセット信号ｒｓｔの立ち上がりで、シングル差動変換器３の差動信号を選択する。要するに、マルチプレクサ４が、立ち上がり基準で、シングル差動変換器２，３の差動信号の選択を行える構成であればよい。

本発明の第１の実施例を示した構成図である。図１に示す回路の動作を示したタイミングチャートである。図１に示す回路の動作を示したタイミングチャートである。本発明の第２の実施例を示した構成図である。本発明の第３の実施例を示した構成図である。本発明の第４の実施例を示した構成図である。従来の波形生成回路の構成を示した図である。図７に示す回路の動作を示したタイミングチャートである。

符号の説明

１，５ＳＲフリップフロップ
２，３シングル差動変換器
４マルチプレクサ
６，７インバータ

Claims

セット信号、リセット信号により波形を生成する波形生成回路において、
前記セット信号がセット端子に入力され、前記リセット信号がリセット端子に入力される第１のＳＲフリップフリップと、
この第１のＳＲフリップフロップのコンプリメンタリ出力を入力し、コンプリメンタリ出力の一方を非反転で出力し、他方を反転させて出力する反転部と、
前記セット信号、リセット信号に基づいたセレクト信号により、反転部の非反転出力、反転出力を選択して、出力する選択部と
を備えたことを特徴とする波形生成回路。
セット信号、リセット信号により波形を生成する波形生成回路において、
前記セット信号がセット端子に入力され、前記リセット信号がリセット端子に入力される第１のＳＲフリップフリップと、
この第１のＳＲフリップフロップの非反転出力を入力し、差動信号を出力する第１のシングル差動変換回路と、
前記第１のＳＲフリップフロップの反転出力を入力し、差動信号を出力する第２のシングル差動変換回路と、
前記セット信号、リセット信号に基づいたセレクト信号により、前記第１のシングル差動変換回路の差動信号と前記第２のシングル差動変換回路の差動信号の反転信号とを選択し、出力する選択部と
を備えたことを特徴とする波形生成回路。
前記第１のＳＲフリップフロップは、非反転出力または反転出力をセレクト信号として、前記選択部に入力することを特徴とする請求項１または２記載の波形生成回路。
前記セット信号がセット端子に入力され、前記リセット信号がリセット端子に入力され、非反転出力または反転出力をセレクト信号として、前記選択部に入力する第２のＳＲフリップフロップを設けたことを特徴とする請求項１または２記載の波形生成回路。
被試験対象を試験するＩＣテスタに用いたことを特徴とする請求項１〜４のいずれかに記載の波形生成回路。