CN112731120A - 复合引脚驱动器 - Google Patents
复合引脚驱动器 Download PDFInfo
- Publication number
- CN112731120A CN112731120A CN202011099172.0A CN202011099172A CN112731120A CN 112731120 A CN112731120 A CN 112731120A CN 202011099172 A CN202011099172 A CN 202011099172A CN 112731120 A CN112731120 A CN 112731120A
- Authority
- CN
- China
- Prior art keywords
- signal
- driver
- circuit
- stage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 51
- 238000012360 testing method Methods 0.000 claims abstract description 110
- 230000004044 response Effects 0.000 claims abstract description 29
- 150000001875 compounds Chemical class 0.000 claims abstract description 19
- 238000005215 recombination Methods 0.000 claims abstract description 9
- 230000006798 recombination Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 33
- 230000003139 buffering effect Effects 0.000 claims description 6
- 238000013329 compounding Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/10—Gain control characterised by the type of controlled element
- H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/50—Gain control characterized by the means of gain control
- H03G2201/502—Gain control characterized by the means of gain control by switching impedance in feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开涉及复合引脚驱动器。测试系统可以使用第一和第二不同的驱动器级来向被测设备(DUT)提供测试信号。复合级可以接收来自驱动器级的信号,并通过增益电路将电压输出信号提供给DUT。复合级可以包括配置为基于来自第一驱动器级的第一输出信号提供电压输出信号的第一部分的缓冲电路,并且复合级可以包括配置为提供电压第二部分的跨阻电路基于来自第二驱动器级的第二输出信号的输出信号。在一个示例中,增益电路可以接收包括电压输出信号的第一部分和第二部分的叠加信号,并且作为响应,向DUT提供测试信号。
Description
背景技术
用于电子设备测试的测试系统可以包括引脚驱动器电路,该引脚驱动器电路向被测设备(DUT)提供电压测试脉冲。作为响应,测试系统可以配置为测量来自DUT的响应,例如确定DUT是否满足一个或多个指定的操作参数。测试系统可以可选地包括多个驱动器电路,例如AB类驱动器电路和A类驱动器电路,以提供具有不同幅度或定时特性的电路测试信号。在一个示例中,测试系统被配置为使用有源负载和比较器电路来感测DUT引脚上的跳变,以测量来自DUT的响应。
用于测试数字集成电路(IC)的系统可以包括配置为向DUT提供多个电压电平(例如Vhigh、Vlow和Vterm)的驱动器电路。DUT可以显示双向(I/O)功能,因为它既可以发出信号,也可以接收信号。驱动器电路的Vhigh和Vlow电平用于在处于“输入”状态时激励DUT,而Vterm则充当处于“输出”状态的DUT的终端。可以将Vhigh、Vlow和Vterm之间的切换过程概念化为三个开关的集合,每个开关的一个端子连接到Vhigh、Vlow或Vterm,另一个端子连接到一个公共的50欧姆电阻,该电阻又被连接到DUT节点。这样,可以通过打开和关闭适当的开关来实现三个级别之间的转换,例如在任何给定时间仅关闭一个开关。
ATE测试系统的一个功能是能够将精确定时的Vhigh、Vlow和Vterm信号或转换信号传送到DUT。对于测试系统而言,提供基本恒定的传播延迟和可预测的信号边缘位置(与温度、频率、占空比、脉冲宽度或测试矢量历史记录等变量无关)可能至关重要,这些变量可能会损害测试系统的功效。
发明内容
本发明人已经认识到,要解决的问题包括,提供一种测试信号发生器系统,该系统相对较小、生产成本低、比传统系统消耗的功率少、或者相对于传统系统提供更高的保真度。例如,问题可以包括提供具有改善的脉冲沿放置精度或改善的带宽特性的测试信号发生器。
在示例中,针对这些和其他问题的解决方案可以包括具有复合级的驱动器系统。复合级可以容纳大范围的电压和电流输入和输出信号,并可以以更高的精度支持高带宽信号。在示例中,复合级可以包括可以接收电压信号的第一输入并且可以包括可以接收电流信号的第二输入,并且可以基于接收到的电压和电流信号的组合来提供复合输出信号。在一个示例中,包括复合级的测试系统可以具有与AB类驱动器相似的功率处理特性,并且可以具有与A类驱动器相似的带宽特性。
在一个示例中,复合级提供了高阻抗环境,因此前端开关或驱动器电路中使用的设备可以比传统A类开关电路中使用的设备小许多倍。此外,由于可以在复合级的高阻抗环境中执行开关操作,因此前端开关电流信号可以比传统A类开关电路中使用的电流信号小很多倍。
在一个示例中,复合级还可以帮助将前端驱动器或开关级与DUT隔离。与传统的驱动器布置相比,通过改善隔离度,可以减少寄生负载影响,并可以改善带宽。因此,可以使用较小或较少的电容消除装置,或者可以完全省略。
该概述旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。
附图说明
为了容易地识别对任何特定元素或动作的讨论,参考数字中的最高有效数字指的是首次引入该元素的附图编号。
图1总体上示出了包括多个驱动器电路的测试系统拓扑的示例。
图2总体上示出了包括复合级和多个驱动器电路的测试系统拓扑的示例。
图3总体上示出了用于测试系统的复合级的框图的示例。
图4总体上示出了用于测试系统的复合台的一部分的示意图的示例。
图5总体上示出了一种方法的示例,该方法可以包括在测试系统中使用复合级来向DUT提供测试信号。
具体实施方式
测试系统的引脚驱动器电路可以在指定的时间向被测设备(DUT)提供电压脉冲激励,并且可以选择测量来自DUT的响应。测试系统可以配置为在相对较大的输出信号幅度范围内提供高保真度的输出信号脉冲,以适应不同类型的被测设备。在一些示例中,测试系统包括物理上大电流切换级以促进大电压摆幅。但是,由于寄生信号(例如由于与物理上较大的开关级相关联的寄生效应而导致的杂散信号)会降低测试信号波形的保真度和测试信号带宽,因此,如此大的电流开关级可能会产生产生较小的电压摆幅的责任。
本文所述的测试系统和方法尤其提供了一种引脚驱动器体系结构,该体系结构可以在高功率或低功率操作水平下提高脉冲沿的放置精度和信号带宽。在一个示例中,本文描述的系统可以包括复合级,以在将信号提供给DUT之前接收并组合来自多个不同驱动器电路的信号。在一个示例中,复合级可以包括:电压信号放大器电路,例如被配置为接收和处理来自AB类驱动器级的信号;以及跨阻电路,例如被配置为接收并处理来自A类驱动器级的信号。另外的驱动器级,或一种或多种类型的驱动器级的多个实例,可以可选地与本文讨论的复合级一起使用。
在一个示例中,可以使用多个驱动器或驱动器级来提供测试系统,该测试系统可配置为测试具有变化的电压和速度要求的各种半导体器件。此外,可以使用多个驱动器来增强或启用用于物理层测试的多个信号级别测试或“多路复用”。在物理层测试期间,可以同时切换多个驱动器,以向DUT提供各种不同的刺激或驱动信号。
在示例中,AB类驱动器可以被配置为传递大范围的不同电压幅度信号,并且可以被配置为消耗最小量的功率。AB类驱动器可以具有中等带宽和定时精度。AB类驱动器可以包括或使用二极管电桥,晶体管差分对或其他开关元件。在示例中,AB类驱动器可以配置为对片上系统电路或其他电路或设备进行中等速度的测试。
在一个示例中,A类驱动器可以配置为传递相对较低幅度的电流信号,并且可以配置为具有高带宽和定时精度。在示例中,可以将A类驱动器配置为直接在驱动器的输出节点或DUT的输入处切换较大的电流信号。在一个示例中,可以将A类驱动器配置为对存储电路或其他设备进行高速测试。在一个示例中,例如,由于用于在DUT上切换大电流信号的大型组成设备,A类驱动器可能会寄生在DUT上,从而降低了测试系统的整体带宽。在一个示例中,某些测试系统可以包括电容抵消元件,以抵消A类驱动器的负载影响,但是,此类元件的物理尺寸可能很大,并且可能导致零件尺寸增加和芯片成本增加。在一个示例中,如本文所讨论的,复合级可以与较小的A类驱动器一起使用,以减少或消除对这种抵消元件的需要。
图1总体上示出了包括多个驱动器电路的测试系统拓扑的第一示例100。第一示例100包括可以包括AB类驱动器电路的第一DriverAB 108和可以包括A类驱动器电路的第一DriverA 116。第一示例100可以进一步包括输出元件,例如第一电阻器104,其可以被配置为提供指定的输出或负载阻抗。在示例中,第一示例100可以包括第一负载电路122,例如可以包括比较器电路、有源负载或其他负载设备。在一个示例中,测试系统被配置为在DUT引脚102处提供第一输出电流106i_OUT。
在示例中,第一DriverAB 108可以被配置为通过在并联连接的二极管电桥之间进行选择来产生电压激励信号,其中每个电桥由唯一的专用DC电压电平驱动。在图1的第一示例100中,DC电压Vih 110和Vil 112驱动第一DriverAB 108中的二极管桥。开关级之后可以是电压缓冲级,该电压缓冲级可以提供功率增益,例如可以用来产生大电流以服务于50欧姆DUT环境。
与第一驱动器AB 108相反,第一驱动器A116可以被配置为使用可以直接耦合到DUT引脚102的相对较大的电流开关级在DUT引脚102上产生过渡。第一驱动器A 116中的电流切换级可以响应于控制信号Swing120(例如可以是电压控制信号)来交替地将电流切换到DUT引脚102和从DUT引脚102切换出电流。第一驱动器A 116可以提供高速操作,例如,因为它具有伴随的带宽限制和其他性能限制而不受AB类电压缓冲级的负担。
在一个示例中,第一驱动器A 116可以被配置为在DUT引脚102处提供相对低幅度的信号。例如,第一驱动器A 116可以提供具有大约2伏摆幅的信号。第一DriverAB 108可以被配置为在DUT引脚102处提供相对高的幅度信号,例如,-1.5伏至+7伏。第一驱动器A 116通常以比第一驱动器AB 108更高的开关速度或带宽操作。在一个示例中,第一驱动器AB108可以被配置为吸收来自第一驱动器A116的开关电流。即,第一DriverAB 108可以用作缓冲器,第一DriverA 116可以例如通过第一电阻器104向其中提供电流。
可以选择第一DriverAB 108和第一DriverA 116中的特定一个或两个,以满足完全不同的DUT测试要求,否则单个驱动程序可能无法满足。例如,虽然两个驱动器电路都可以提供DUT波形,但是第一驱动器AB 108可以配置为提供大幅度、低带宽激励信号,并且第一驱动器A 116可以配置为提供低幅度,高带宽激励信号。
在示例中,第一DriverAB 108和第一DriverA 116不共享使能引脚。而是,每个驱动器电路都包括通过引脚EnAB 114和EnA 118进行的独立使能控制。独立的使能控制有助于第一DriverAB 108充当低速高压激励源,并充当静态的非过渡缓冲器,以吸收来自第一DriverA 116的开关电流。
图2总体上示出了包括复合级202和多个驱动器电路的测试系统拓扑的第二示例200。第二示例200可以包括第二DriverAB 208和第二DriverA216。在示例中,第二DriverAB208可以是与第一DriverAB 108相同或相似的设备,第二驱动器A 216可以是与图1的示例中的第一驱动器A 116相同或相似的设备。
在一个示例中,第二驱动器A 216可以是比第一驱动器A 116在物理上更小的设备。例如,第二驱动器A 216可以比第一驱动器A 116小至少一个并且可选地小多个数量级。第二驱动器A 216可以被配置为提供与第一驱动器A 116具有相似的定时特性但是具有不同的幅度特性的信号。在一个示例中,第二驱动器A 216的制造成本可以比第一驱动器A116高,因为它可以占用更少的芯片面积,或者可以包含或使用对性能要求更为宽松的组件。
第二示例200可以进一步包括第一电阻器104、DUT引脚102和第一负载电路122,例如可以与以上在图1的讨论中所描述的项目相同或相似。即,第二示例200的DriverAB 208和第二DriverA 216可以与图1示例的驱动器互换使用,以通过DUT引脚102向DUT提供信号,或者如在图1的示例中,第二DriverAB 208和第二DriverA 216可以用相同的第一电阻器104或第一负载电路122终止。
第二示例200可以进一步包括复合级202和第一放大器电路204。复合级202可以被配置为从第二驱动器AB 208和第二驱动器A216接收测试信号,并且作为响应,通过第一放大器电路204将信号提供给DUT引脚102。第一放大器电路204可以被配置为缓冲或放大来自复合级202的信号以传送到DUT引脚102。在示例中,复合级202可以并发地或顺序地接收并响应来自第二驱动器AB 208或第二驱动器A216的信号。
复合级202可以为从第二驱动器AB 208或第二驱动器A 216接收的信号提供相对高的输入阻抗环境。因此,由第二驱动器AB 208或第二驱动器A216中的一个或两者提供的开关信号可以相对小于例如由图1的第一示例100中的第一驱动器AB 108或第一驱动器A116提供的信号。例如,来自第二DriverA 216的开关电流信号可以比来自第一DriverA 116的信号小一个或多个数量级。复合级202可以接收较小的信号,将它们转换为电压信号,然后通过第一放大器电路204将信号传递到DUT引脚102。在第二级驱动器216通过复合级202和第一放大器电路204与DUT引脚102隔离的情况下,可以减少或消除第二级驱动器216的寄生负载,因此可以从信号路径中省去抵消组件或其他缓解电路。
图3总体上示出了复合级202的框图的示例。复合级202可以包括复合级增益电路308和跨阻电路310,其中,复合级增益电路308可以被配置为接收来自电压输入节点302的第一输入信号,跨阻电路310可以被配置为从电流输入节点304接收第二输入信号。即,复合级202可以被配置为在电压输入节点302接收电压输入信号,并且复合级202可以配置为在电流输入节点304接收电流输入信号。
在示例中,复合级增益电路308可以包括缓冲电路或放大器电路,其被配置为使用电压输入节点302从第二DriverAB 208接收一个或多个信号。响应于电压输入节点302处的信号,复合电路级增益电路308可以在求和节点312处提供输出信号的第一部分。在一个示例中,复合级增益电路308可以包括通过电压缓冲器,该缓冲器提供与在电压输入节点302处从第二DriverAB 208接收的信号在幅度、持续时间、频率、相位或其他特性上基本相同的信号。
在示例中,跨阻电路310可以包括被配置为使用电流输入节点304从第二驱动器A216接收一个或多个信号的电路。响应于在电流输入节点304处接收到的电流信号,跨阻电路310可以在求和节点312处提供输出信号的第二部分。也就是说,跨阻电路310可以接收电流信号并作为响应提供相应的电压信号。在一个示例中,跨阻电路310可被配置为在电流输入节点304处接收电流信号,然后提供具有幅度、持续时间、频率、相位或其他信号特性的电压信号,该电压信号对应于或取决于接收到的电流信号的特性。
在一个示例中,求和节点312从复合级增益电路308接收输出信号的第一部分,并从跨阻电路310接收输出信号的第二部分。求和节点312可以包括节点或电路,该节点或电路被配置为将信号部分组合或求和在一起以提供输出信号,该输出信号是输出信号的第一部分和第二部分的叠加。其他信号可以类似地在求和节点312处叠加或组合。复合级202可以将来自复合级输出节点306的求和节点312的输出信号提供给例如第一放大器电路204。例如,第一放大器电路204可以从复合级输出节点306接收包括电压输出信号的第一部分和第二部分的叠加信号,并作为响应将测试信号提供给第一电阻器104或DUT引脚102。
图4总体上示出了复合级202的示意图的示例。在一个示例中,复合级202的示意图可以包括或表示根据图3的框图示例可以在复合级增益电路308或跨阻电路310中使用的组件。
在图4的示例中,复合级202包括配置成从电压输入节点302接收电压信号的复合级放大器电路402。复合级放大器电路402响应于电压输入节点302处的信号,可以将相应的电压信号提供给耦合在复合级放大器电路402和复合级输出节点306之间的反馈网络406。在示例中,复合级放大器电路402和/或反馈网络406可以被配置为在复合级输出节点306处提供信号,该信号可以包括在电压输入节点302处接收到的信号的基本上1:1的表示。作为示例示出了反馈网络406的各种组件,并且例如可以使用其他配置或组件来类似地增强复合级202的带宽特性。
在图4的示例中,复合级202包括跨阻电阻器404。跨阻电阻器404可以耦合到电流输入节点304,并且可以被配置为从例如第二驱动器A216接收电流输入信号。例如,跨阻电阻器404可以具有固定的电阻特性,例如1kOhm。在示例中,跨阻电阻器404可以具有可变或可选的电阻特性,其可以基于例如从电流输入节点304接收的信号的大小或其他特性来确定。跨阻电阻器404可用于接收电流输入信号并将其转换为可与来自复合级放大器电路402或电压输入节点302的其他电压信号组合的电压信号,例如使用反馈网络406或使用配置为组合信号的另一电路。在一个示例中,反馈网络406可以被配置为将复合级202在电流输入节点304处的视在输入阻抗特性减小,例如,以小于跨阻电阻器404的阻抗特性。
图5总体上示出了方法500的示例,该方法500可以包括在测试系统中使用复合级来向DUT提供测试信号。在示例中,方法500可以包括或使用来自图2、图3或图4的示例的复合级202。方法500的示例中的复合级可以被配置为接收相应的电压和电流激励信号、将电流激励信号转换为电压、并组合电压信号以将电压输出信号提供给DUT。
在方框502处,方法500可以包括将控制信号提供给电压驱动器。框502可包括或使用时序控制器或其他控制电路向电压驱动器(例如第二DriverAB 208)发出控制信号。在示例中,方框502可以包括使用时序控制器在不同的相应时间和非重叠时间向第二DriverAB208提供Vih 110和Vil 112信号。响应于在方框502处提供的控制信号,方法500可以在方框504处继续并且使用电压驱动器来向复合级提供电压测试信号。例如,框504可以包括使用第二DriverAB 208向复合级202提供电压测试信号或多个电压测试信号。
在框506处,方法500可包括将控制信号提供给当前驱动器。框506可以包括或使用相同或不同的时序控制器或其他控制电路来向电流驱动器(例如第二驱动器A 216)发出控制信号。在示例中,框506可以包括使用时序控制器将控制信号Swing 120提供给第二驱动器216。响应于在框506处提供的控制信号,方法500可以在框508处继续并且使用电流驱动器来向复合级提供电流测试信号。例如,框508可以包括使用第二驱动器A216向复合级202提供电流测试信号或多个电流测试信号。在示例中,可以基本上同时提供在方框502和方框506中提供的控制信号,使得可以基本上顺序地提供或者可以基本上同时提供在方框504中提供的电压测试信号和在方框508中提供的电流测试信号。换句话说,可以在将电流测试信号提供给复合级的不同时间或同时将电压测试信号提供给复合级。
在框510,复合级可以从框504接收一个或多个电压测试信号,并且复合级可以从框508接收一个或多个电流测试信号。各种电压和电流信号可以具有不同的非重叠到达时间和持续时间,或者信号可以重叠或可以同时接收。可以在复合级202的电压输入节点302处接收一个或多个电压测试信号,并且可以在复合级202的电流输入节点304处接收一个或多个电流测试信号。
框512和框514可以基本同时执行,或者可以顺序执行或在不同时间执行。在框512处,方法500可以包括在框510处缓冲在复合级处接收的电压测试信号,并且作为响应,提供复合级输出信号的第一电压信号部分。在框512处缓冲电压测试信号可以包括使用复合级增益电路308、复合级放大器电路402或复合级202的反馈网络406中的一个或多个。
在框514处,方法500可以包括在框510处处理在复合级处接收的电流测试信号,并且作为响应,提供复合级输出信号的第二电压信号部分。在框514处处理电流测试信号可以包括使用跨阻器件或电路,例如使用复合级202的跨阻电路310或跨阻电阻器404。
在框516处,方法500可包括组合来自框512和框514的第一和第二电压信号部分以提供复合级输出信号。在示例中,第一和第二电压信号部分可以例如在求和节点312处被求和或叠加,以提供复合级输出信号。在框518处,可以例如使用第一放大器电路204来缓冲或放大复合级输出信号,并且将其提供给DUT,例如DUT引脚102。
在一个示例中,如前所述,要解决的问题包括提供一种测试信号发生器系统,该系统相对较小、生产成本低、比传统系统消耗更少的功率或相对于传统系统提供更高的保真度。例如,问题可以包括提供具有改善的脉冲沿放置精度或改善的带宽特性的测试信号发生器。本公开的各个方面可以帮助提供针对与测试系统相关联的这些和其他问题的解决方案。
在一个示例中,方面1可以包括或使用主题(例如,用于执行动作的装置、系统、设备、方法、装置、或设备可读介质,包括由设备执行时可以引起的指令来执行动作的设备或产品),例如可以包括或使用用作驱动器系统的复合级电路,复合级电路响应于至少第一驱动器和第二驱动器的输入信号,并且所述复合级电路被配置为在复合级输出节点处向输出增益级提供输出电压信号。在方面1中,复合级电路可包括:电压输入节点,被配置为从所述第一驱动器接收输入电压信号,电流输入节点,被配置为从所述第二驱动器接收输入电流信号,第一增益电路,被配置为在所述电压输入节点处接收所述输入电压信号,并基于所述输入电压信号在所述复合级输出节点处提供所述输出电压信号的第一部分,和跨阻电路,被配置为在所述电流输入节点处接收所述输入电流信号,并基于所述输入电流信号在所述复合级输出节点处提供所述输出电压信号的第二部分。在方面1中,输出电压信号的第一和第二部分可以在复合级输出节点处叠加以提供输出电压信号。
方面2可以包括或使用方面1的主题、或者可以与方面1的主题组合以可选地包括:跨阻电路包括串联在所述电流输入节点和所述复合级输出节点之间的电阻器。
方面3可以包括或使用方面2的主题、或者可以与方面2的主题组合以可选地包括:第一增益电路包括反馈网络,该反馈网络被配置为将电流输入节点的视在输入阻抗减小到小于电阻器的阻抗特性。
方面4可以包括或使用、或者可以可选地与方面1至3的一个或任意组合的主题组合以可选地包括或使用:输出增益级,被配置为经由输出电阻器向被测设备(DUT)提供测试信号,其中该测试信号基于所述复合级输出节点处的输出电压信号。
方面5可以包括或使用、或者可以可选地与方面1至4的一个或任意组合的主题组合以可选地包括或使用:第一增益电路包括配置为增强复合级电路的带宽特性的反馈网络。
方面6可以包括或使用方面5的主题、或者可以与方面5的主题组合以可选地包括:第一增益电路被配置为向输出电压信号的第一部分提供与来自第一驱动器的输入电压信号基本相同的幅度和相位。
方面7可以包括或使用、或者可以可选地与方面1至6的一个或任意组合的主题组合以可选地包括或使用:所述第一驱动器包括被配置为以第一速度提供电压测试信号的AB类驱动器,并且所述第二驱动器包括被配置为以小于所述第一速度的第二速度提供电流的测试信号的A类驱动器。
方面8可以包括或使用、或者可以可选地与方面1至7的一个或任意组合的主题组合以可选地包括:所述电压输入节点被配置为响应于来自控制电路的第一控制信号而从所述第一驱动器接收所述输入电压信号,所述电流输入节点被配置为响应于来自所述控制电路的第二控制信号而从所述第二驱动器接收所述输入电流信号。在方面8中,所述控制电路可以同时地断言所述第一和第二控制信号。
方面9可以包括或使用、或者可以可选地与方面1至8的一个或任意组合的主题组合以可选地包括:输出电压信号的第一部分和第二部分在所述复合级输出节点处使用求和电路叠加或组合。
方面10可以包括或使用、或者可以可选地与方面1至9的一个或任意组合的主题组合以可选地包括:第一增益电路在所述复合级输出节点处耦合到所述跨阻电路。
方面11可以包括或使用主题(例如,用于执行动作的装置、系统、设备、方法、装置、或设备可读介质,包括由设备执行时可以引起的指令来执行动作的设备或产品),例如可以包括或使用一种用于向被测设备(DUT)提供测试信号的驱动器电路。在方面11中,驱动器电路包括:电压缓冲电路,被配置为响应于来自第一驱动器级的输入电压信号而在中间输出节点处提供第一电压输出信号,和跨阻电路,被配置为响应于来自不同的第二驱动器级的输入电流信号而在所述中间输出节点处提供第二电压输出信号,和放大器电路,被配置为从所述中间输出节点接收包括所述第一电压输出信号和第二电压输出信号的叠加的组合信号,并且响应于该组合信号而向DUT提供输出信号。
方面12可以包括或使用方面11的主题、或者可以与方面11的主题组合以可选地包括或使用:提供输入电压信号的第一驱动器级,以及包括或使用提供输入电流信号的第二驱动器级。
方面13可以包括或使用方面12的主题、或者可以与方面12的主题组合以可选地包括:第一驱动器级配置成以两个或更多个离散且非零信号电平提供输入电压信号,并且包括第二驱动器级以两个或更多个离散非零信号电平提供输入电流信号。
方面14可以包括或使用、或者可以可选地与方面12至13的一个或任意组合的主题组合以可选地包括或使用:控制电路,被配置为向第一和第二驱动器级中的每个提供信号幅度和信号定时指令。
方面15可以包括或使用、或者可以可选地与方面12至14的一个或任意组合的主题组合以可选地包括或使用:第一驱动器级提供相对较低的速度信号作为输入电压信号。在方面15中,第二驱动器级可以被配置为提供相对较高的速度信号作为输入电流信号。
方面16可以包括或使用主题(例如,用于执行动作的装置、系统、设备、方法、装置、或设备可读介质,包括由设备执行时可以引起的指令来执行动作的设备或产品),例如可以包括或使用一种用于向被测设备(DUT)提供数字测试信号的方法。在方面16中,该方法可以包括:向电压输入节点提供电压测试信号,向电流输入节点提供电流测试信号,缓冲所述电压测试信号以提供复合输出信号的第一电压信号部分,处理所述电流测试信号以提供所述复合输出信号的第二电压信号部分,其中所述复合输出信号包括所述第一和第二电压信号部分的组合,和缓冲所述复合输出信号以将数字测试信号提供给DUT。
方面17可以包括或使用方面16的主题、或者可以与方面16的主题组合以可选地包括:处理电流测试信号,包括使用跨阻电路来接收电流测试信号,并作为响应提供复合输出信号的第一电压信号部分。
方面18可以包括或使用、或者可以可选地与方面16或17的一个或任意组合的主题组合以可选地包括:使用放大器电路缓冲复合输出信号。
方面19可以包括或使用、或者可以可选地与方面16至18的一个或任意组合的主题组合以可选地包括:使用属于第一类信号驱动器的第一驱动器电路来提供电压测试信号,并使用属于不同的第二类信号驱动器的第二驱动器电路来提供电流测试信号。
方面20可以包括或使用、或者可以可选地与方面16至19的一个或任意组合的主题组合以可选地包括:向第一和第二驱动器电路提供定时和/或幅度控制信号,并作为响应,使用第一和第二驱动器电路分别提供电压测试信号和电流测试信号。
这些非限制性方面中的每一个可以独立存在,或者可以与本文中其他地方讨论的一个或多个其他方面,示例或特征以各种排列或组合的方式组合。
该详细描述包括对附图的引用,这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。除了所示出或描述的那些元件之外,这样的示例可以包括元件。然而,本发明人还设想了其中仅提供示出或描述的那些元件的示例。本发明人设想了使用所示或所描述的那些元素(或其一个或多个方面)的任何组合或排列的示例,关于此处显示或描述的特定示例(或其一个或多个方面),或其他示例(或其一个或多个方面)。
在本文件中,术语“一个”或“一种”用于专利文件中,包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中,除非另有说明,否则术语“或”用于表示非排他性或“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文档中,术语“包括”和“其中”用作相应术语“包括”和“其中”的普通英语等效词。
在以下权利要求中,术语“包括”和“包含”是开放式的,也就是说,除权利要求中在此术语之后列出的元件之外,还包括其他元件的系统、设备、物品、组合物、制剂或方法仍被认为属于该权利要求的范围。此外,在所附权利要求中,术语“第一”、“第二”和“第三”等仅用作标签,并且不旨在对其对象施加数字要求。
本文描述的方法示例可以至少部分是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质,所述指令可操作以配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括诸如微代码、汇编语言代码、高级语言代码等之类的代码。这种代码可以包括用于执行各种方法的计算机可读指令。该代码可以构成计算机程序产品的一部分。此外,在示例中,代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上,例如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动磁盘(例如光盘和数字视频磁盘)、盒式磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述意图是说明性的,而不是限制性的。例如,上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后,例如可以由本领域的普通技术人员使用其他实施例。提供摘要以允许读者快速地确定技术公开的性质。提交本文档的前提是,它不会被用来解释或限制权利要求的范围或含义。另外,在以上详细描述中,各种特征可以被分组在一起以简化本公开。这不应被解释为意在意欲使未声明的公开特征对于任何声明都是必不可少的。而是,发明主题可以在于少于特定公开实施例的所有特征。因此,以下权利要求由此作为示例或实施例被并入到详细描述中,每个权利要求作为独立的实施例而独立存在,并且可以预期的是,这样的实施例可以以各种组合或置换彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。
Claims (20)
1.用于引脚驱动器系统的复合级电路,所述复合级电路响应于来自至少第一驱动器和第二驱动器的相应输入信号,并且所述复合级电路被配置为在复合级输出节点处向输出增益级提供输出电压信号,所述复合级电路包括:
电压输入节点,被配置为从所述第一驱动器接收输入电压信号;
电流输入节点,被配置为从所述第二驱动器接收输入电流信号;
第一增益电路,被配置为在所述电压输入节点处接收所述输入电压信号,并基于所述输入电压信号在所述复合级输出节点处提供所述输出电压信号的第一部分;和
跨阻电路,被配置为在所述电流输入节点处接收所述输入电流信号,并基于所述输入电流信号在所述复合级输出节点处提供所述输出电压信号的第二部分;
其中所述输出电压信号的第一和第二部分在所述复合级输出节点处组合以提供所述输出电压信号。
2.权利要求1所述的复合级电路,其中所述跨阻电路包括串联在所述电流输入节点和所述复合级输出节点之间的电阻器或电阻。
3.权利要求2所述的复合级电路,其中所述第一增益电路包括反馈网络,该反馈网络被配置为提供所述电流输入节点的视在输入阻抗,该视在输入阻抗小于所述电阻器或电阻的阻抗特性。
4.权利要求1所述的复合级电路,还包括输出增益级,该输出增益级被配置为经由输出电阻器向被测设备(DUT)提供测试信号,其中该测试信号基于所述复合级输出节点处的输出电压信号。
5.权利要求1所述的复合级电路,其中所述第一增益电路包括配置为建立所述复合级电路的带宽特性的反馈网络。
6.权利要求5所述的复合级电路,其中所述第一增益电路被配置为向所述输出电压信号的第一部分提供幅度和相位特性,该幅度和相位特性与来自所述第一驱动器的输入电压信号的幅度和相位特性相对应。
7.权利要求1所述的复合级电路,其中所述第一驱动器包括被配置为以第一速度提供电压测试信号的AB类驱动器,并且其中所述第二驱动器包括被配置为以小于所述第一速度的第二速度提供电流的测试信号的A类驱动器。
8.权利要求1所述的复合级电路,其中所述电压输入节点被配置为响应于来自控制电路的第一控制信号而从所述第一驱动器接收所述输入电压信号,并且其中所述电流输入节点被配置为响应于来自所述控制电路的第二控制信号而从所述第二驱动器接收所述输入电流信号,其中所述控制电路至少部分同时地断言所述第一和第二控制信号。
9.权利要求1所述的复合级电路,其中所述输出电压信号的第一部分和第二部分在所述复合级输出节点处使用求和电路叠加。
10.权利要求1所述的复合级电路,其中所述第一增益电路在所述复合级输出节点处耦合到所述跨阻电路。
11.一种用于向被测设备(DUT)提供测试信号的驱动器电路,该驱动器电路包括:
电压缓冲电路,被配置为响应于来自第一驱动器级的输入电压信号而在中间输出节点处提供第一电压输出信号;
跨阻电路,被配置为响应于来自不同的第二驱动器级的输入电流信号而在所述中间输出节点处提供第二电压输出信号;和
放大器电路,被配置为从所述中间输出节点接收包括所述第一电压输出信号和第二电压输出信号的叠加的组合信号,并且响应于该组合信号而向DUT提供输出信号。
12.权利要求11所述的驱动器电路,还包括被配置为提供输入电压信号的第一驱动器级,以及被配置为提供输入电流信号的第二驱动器级。
13.权利要求12所述的驱动器电路,其中所述第一驱动器级被配置为以两个或多个离散和非零信号电平提供所述输入电压信号,并且其中所述第二驱动器级被配置为以两个或多个离散的非零信号电平提供所述输入电流信号。
14.权利要求12所述的驱动器电路,还包括控制电路,该控制电路被配置为向所述第一和第二驱动器级中的每个提供信号幅度指令和信号定时指令。
15.权利要求12所述的驱动器电路,其中所述第一驱动器级被配置为提供相对较低的速度信号作为所述输入电压信号,和
其中所述第二驱动器级被配置为提供相对较高的速度信号作为所述输入电流信号。
16.一种用于向被测设备(DUT)提供数字测试信号的方法,该方法包括:
向电压输入节点提供电压测试信号;
向电流输入节点提供电流测试信号;
缓冲所述电压测试信号以提供复合输出信号的第一电压信号部分;
处理所述电流测试信号以提供所述复合输出信号的第二电压信号部分,其中所述复合输出信号包括所述第一和第二电压信号部分的组合;和
缓冲所述复合输出信号以将数字测试信号提供给DUT。
17.权利要求16所述的方法,其中处理电流测试信号包括使用跨阻电路来接收电流测试信号,并作为响应提供所述复合输出信号的第一电压信号部分。
18.权利要求16所述的方法,其中缓冲复合输出信号包括放大所述复合输出信号。
19.权利要求16所述的方法,其中提供电压测试信号包括使用第一AB类驱动器电路,并且其中提供电流测试信号包括使用不同的第二A类驱动器电路。
20.权利要求19所述的方法,还包括分别向所述第一和第二驱动器电路提供时序控制信号或幅度控制信号中的至少一个,并且作为响应,使用所述第一和第二驱动器电路分别提供电压测试信号和电流测试信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/600,917 | 2019-10-14 | ||
US16/600,917 US11125817B2 (en) | 2019-10-14 | 2019-10-14 | Compound pin driver |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112731120A true CN112731120A (zh) | 2021-04-30 |
Family
ID=75155663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011099172.0A Pending CN112731120A (zh) | 2019-10-14 | 2020-10-14 | 复合引脚驱动器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11125817B2 (zh) |
JP (1) | JP7121089B2 (zh) |
CN (1) | CN112731120A (zh) |
DE (1) | DE102020124054A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264906B2 (en) | 2019-12-13 | 2022-03-01 | Analog Devices, Inc. | Compound pin driver controller |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736851A (en) * | 1995-04-17 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Ringing preventive circuit for removing noise in an electronics transmission on path of semiconductor testing apparatus |
JP2009192528A (ja) * | 2008-02-14 | 2009-08-27 | Advantest Corp | ドライバ回路および試験装置 |
JP2011055484A (ja) * | 2009-09-03 | 2011-03-17 | Advantest Corp | ドライバ回路および試験装置 |
US20170269149A1 (en) * | 2016-03-18 | 2017-09-21 | Analog Devices, Inc. | Segmented pin driver system |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270660A (en) * | 1992-05-05 | 1993-12-14 | Xerox Corporation | Electrostatic voltmeter employing high voltage integrated circuit devices |
US5493519A (en) | 1993-08-16 | 1996-02-20 | Altera Corporation | High voltage driver circuit with fast current limiting for testing of integrated circuits |
US5942922A (en) * | 1998-04-07 | 1999-08-24 | Credence Systems Corporation | Inhibitable, continuously-terminated differential drive circuit for an integrated circuit tester |
JP2000292502A (ja) * | 1999-02-03 | 2000-10-20 | Hitachi Electronics Eng Co Ltd | 半導体装置試験装置および半導体装置試験方法 |
US6294949B1 (en) | 1999-06-07 | 2001-09-25 | Advantest Corporation | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus |
US6642734B1 (en) | 1999-12-01 | 2003-11-04 | Hitachi Electronics Engineering Co., Ltd. | Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates |
US6377051B1 (en) | 1999-12-03 | 2002-04-23 | Abb Power T&D Company Inc. | Relay test set using computer controlled voltage supply to stimulate both voltage and current transformers |
US6292010B1 (en) | 2000-02-02 | 2001-09-18 | Teradyne, Inc. | Dynamic pin driver combining high voltage mode and high speed mode |
US6563298B1 (en) | 2000-08-15 | 2003-05-13 | Ltx Corporation | Separating device response signals from composite signals |
US6677775B2 (en) | 2001-01-10 | 2004-01-13 | Analog Devices, Inc. | Circuit testing device using a driver to perform electronics testing |
US6856129B2 (en) | 2002-07-09 | 2005-02-15 | Intel Corporation | Current probe device having an integrated amplifier |
US7248035B2 (en) | 2002-12-12 | 2007-07-24 | Analog Devices, Inc. | Automatic test equipment pin channel with T-coil compensation |
KR100555544B1 (ko) | 2004-01-02 | 2006-03-03 | 삼성전자주식회사 | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 |
US7102375B2 (en) | 2004-12-23 | 2006-09-05 | Teradyne, Inc. | Pin electronics with high voltage functionality |
US7538582B2 (en) * | 2005-10-28 | 2009-05-26 | Advantest Corporation | Driver circuit, test apparatus and adjusting method |
US7397306B2 (en) * | 2005-11-02 | 2008-07-08 | Marvell World Trade Ltd. | High-bandwidth high-gain amplifier |
JP2008219718A (ja) * | 2007-03-07 | 2008-09-18 | Advantest Corp | ドライバ回路 |
US7589549B2 (en) * | 2007-11-16 | 2009-09-15 | Advantest Corporation | Driver circuit and test apparatus |
US7755377B2 (en) * | 2007-11-16 | 2010-07-13 | Advantest Corporation | Driver circuit and test apparatus |
US8922271B1 (en) | 2013-07-29 | 2014-12-30 | Micrel, Inc. | Programmable high current voltage supply for automatic test equipment |
KR102073367B1 (ko) * | 2014-07-07 | 2020-02-05 | 한국전자통신연구원 | 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기 |
US10180453B2 (en) | 2015-09-04 | 2019-01-15 | Analog Test Engines | Increased power efficiency in driver circuits |
-
2019
- 2019-10-14 US US16/600,917 patent/US11125817B2/en active Active
-
2020
- 2020-09-15 DE DE102020124054.6A patent/DE102020124054A1/de active Pending
- 2020-10-13 JP JP2020172545A patent/JP7121089B2/ja active Active
- 2020-10-14 CN CN202011099172.0A patent/CN112731120A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736851A (en) * | 1995-04-17 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Ringing preventive circuit for removing noise in an electronics transmission on path of semiconductor testing apparatus |
JP2009192528A (ja) * | 2008-02-14 | 2009-08-27 | Advantest Corp | ドライバ回路および試験装置 |
JP2011055484A (ja) * | 2009-09-03 | 2011-03-17 | Advantest Corp | ドライバ回路および試験装置 |
US20170269149A1 (en) * | 2016-03-18 | 2017-09-21 | Analog Devices, Inc. | Segmented pin driver system |
JP2017173318A (ja) * | 2016-03-18 | 2017-09-28 | アナログ デバイシス, インコーポレイテッド | セグメント化されたピン駆動システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264906B2 (en) | 2019-12-13 | 2022-03-01 | Analog Devices, Inc. | Compound pin driver controller |
Also Published As
Publication number | Publication date |
---|---|
JP7121089B2 (ja) | 2022-08-17 |
JP2021063807A (ja) | 2021-04-22 |
US20210109155A1 (en) | 2021-04-15 |
US11125817B2 (en) | 2021-09-21 |
DE102020124054A1 (de) | 2021-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107294514B (zh) | 具有输入衰减器的比较器电路 | |
US7362622B2 (en) | System for determining a reference level and evaluating a signal on the basis of the reference level | |
US11300608B2 (en) | Segmented pin driver system | |
EP1798855A2 (en) | Class D Amplifier | |
US20020125896A1 (en) | Automatic test equipment for testing a device under test | |
JPWO2011045832A1 (ja) | 差動ドライバ回路およびそれを用いた試験装置 | |
CN112731120A (zh) | 复合引脚驱动器 | |
US11264906B2 (en) | Compound pin driver controller | |
KR20200075187A (ko) | 부트스트랩 회로 및 이를 이용한 샘플링 회로 | |
KR102639945B1 (ko) | 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 | |
US20120074999A1 (en) | Schmitt trigger circuit operated based on pulse width | |
US20230231547A1 (en) | Comparator with configurable operating modes | |
JP2023505821A (ja) | デューティサイクル補正回路とその応用 | |
US10840863B2 (en) | AC-coupled chopper signal for a high-impedance buffer | |
US20180198413A1 (en) | Semiconductor integrated circuit, sensor reader, and sensor readout method | |
US20120206424A1 (en) | Display driving circuit and operation method applicable thereto | |
US9041638B2 (en) | Liquid crystal driving circuit having a common-signal output circuit and a segment-signal output circuit and method | |
US11340295B2 (en) | Partitioned force-sense system for test equipment | |
US10209307B2 (en) | Multiple-level driver circuit with non-commutating bridge | |
US11313903B2 (en) | Pin driver and test equipment calibration | |
US10693462B2 (en) | Ground intermediation for inter-domain buffer stages | |
US8607108B2 (en) | Scan testing with capture clock generator driven by clock distribution network | |
EP4215927A1 (en) | Path loss compensation for comparator | |
KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
CN113965188A (zh) | 半导体装置和该半导体装置的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |