CN113965188A - 半导体装置和该半导体装置的操作方法 - Google Patents

Abstract

本申请涉及半导体装置和该半导体装置的操作方法。一种半导体装置包括电压比较电路和校准控制电路。电压比较电路将测试基准电压进行比较并且生成比较结果信号。校准控制电路控制电压比较电路的偏移值。

Description

半导体装置和该半导体装置的操作方法

技术领域

各种实施方式总体上涉及半导体装置和该半导体装置的操作方法，并且更具体地，涉及一种能够内建自测(built-in self test)的半导体装置和该半导体装置的操作方法。

背景技术

通常，半导体装置在投放市场之前要经历各种测试操作。通过测试操作，半导体装置可以具有保证的更稳定和更准确的操作。现有的测试操作使用自动测试设备(ATE)。然而，随着半导体装置随时间发展以执行更复杂的操作，ATE必须执行的测试数量逐渐变大。如果测试数量很大，则这意味着在其期间使用测试设备的时间增加。如果使用测试设备的时间增加，则这意味着半导体装置的单价增加。

作为解决这样的问题的方案，对内建自测电路出现兴趣。内建自测电路可以安装在半导体装置内，并且可以代替ATE执行一些测试操作。因此，如果使用内建自测电路，则因为可以减少使用测试设备的时间，所以可以降低半导体装置的单价。

通常，内建自测电路的配置复杂，并且该电路所占用的面积大。如果电路的配置复杂，则这意味着由于噪声的影响而导致测试结果值可能会出现误差。此外，如果该电路所占据的面积大，则从设计的角度来看，在半导体装置内安装内建自测电路会产生复杂性。

发明内容

各种实施方式涉及一种能够通过最小化的或减小的配置来控制电压比较电路的偏移值的半导体装置。

此外，各种实施方式涉及一种可通过在测试操作时执行的校准操作和设置操作来设置和重置内部电压的半导体装置和该半导体装置的操作方法。

本公开的目的不限于上述目的，并且根据以下描述，本公开所属领域的技术人员可以清楚地理解以上未描述的其它目的。

在一个实施方式中，一种半导体装置可以包括电压比较电路，该电压比较电路适于通过将分别通过第一输入级和第二输入级接收到的测试基准电压进行比较来生成比较结果信号。该半导体装置还可以包括校准控制电路，该校准控制电路适于在校准操作时生成用于控制电压比较电路的偏移值的校准代码，并且将校准代码提供给电压比较电路。

在一个实施方式中，一种包括适于通过测试操作设置内部电压的电压比较电路在内的半导体装置的操作方法可以包括以下步骤：将测试基准电压输入到电压比较电路，接收测试基准电压并且对电压比较电路执行校准操作，并且通过将输入到电压比较电路的测试基准电压和测试内部电压进行比较来执行设置操作。

附图说明

图1是示出根据实施方式的半导体装置的配置的框图。

图2是示出图1的电压比较电路的配置的电路图。

图3是示出图1的输入控制电路的配置的电路图。

图4是示出图1的设置配置电路的配置的框图。

图5是示出图1的半导体装置的内部操作的定时图。

图6是示出根据实施方式的半导体装置的配置的框图。

图7是示出根据实施方式的图1和图6的半导体装置的操作方法的流程图。

具体实施方式

本公开包括用于结构和/或功能描述的实施方式。本公开的权利范围不应被解释为限于所描述的实施方式。即，本公开的权利范围应被理解为包括可以实现技术精神的等同物，因为实施方式可以以各种方式进行修改并且可以具有各种形式。此外，在本公开中提出的目的或效果并不意指特定实施方式应当包括所有目的或效果或者仅包括这样的效果。因此，本公开的权利范围不应当被理解为受其限制。

在本申请中描述的术语的含义应当理解如下。

诸如“第一”和“第二”之类的术语用于将一个元件与另一元件区分开，并且本公开的范围不应受到这些术语的限制。例如，第一元件可以被命名为第二元件。同样，第二元件可以被命名为第一元件。

除非在上下文中另外明确表示，否则单数的表达应当被理解为包括复数表达。诸如“包括”或“具有”之类的术语应当被理解为表示存在设定的特性、数量、步骤、操作、元件、部件或其组合，但不排除存在或添加一个或更多个其它特性、数量、步骤、操作、元件、部件或其组合的可能性。

在所呈现的每个步骤中，为了便于描述而使用符号(例如，a、b和c)，并且这些符号不描述步骤的顺序。除非在上下文中清楚地描述了特定顺序，否则可以按照与上下文中描述的顺序不同的顺序来执行步骤。即，这些步骤可以根据所描述的顺序来执行，可以与所描述的顺序基本同时执行，或者可以以所描述的顺序的相反顺序来执行。

除非另外定义，否则本文中使用的所有术语(包括技术术语或科学术语)具有与本领域技术人员通常理解的含义相同的含义。除非在申请中明确定义，否则常用字典中定义的术语应当被解释为具有与相关技术的上下文中的含义相同的含义，并且不应当被解释为具有理想的或者过于正式的含义。

图1是示出根据实施方式的半导体装置的配置的框图。

参照图1，半导体装置可以包括电压比较电路100和校准控制电路200。

首先，电压比较电路100可以是用于通过将分别通过第一输入级IN1和第二输入级IN2接收到的测试基准电压V_TR进行比较来生成比较结果信号R_CM的元件。如稍后将描述的，可以在电压比较电路100的第一输入级IN1和第二输入级IN2的前面提供输入控制电路300。此外，输入控制电路300可以基于操作模式信号MD控制发送到第一输入级IN1和第二输入级IN2的信号的输入路径。因此，电压比较电路100可以在校准操作时分别通过第一输入级IN1和第二输入级IN2接收测试基准电压V_TR。

图2是示出图1的电压比较电路100的配置的电路图。

参照图2，电压比较电路100可以包括输入电路110、调整电路120和输出电路130。

首先，输入电路110可以是用于通过第一输入级IN1和第二输入级IN2接收输入信号的元件。更具体地，输入电路110可以包括第一差分输入电路111、第二差分输入电路112和电流驱动电路113。

第一差分输入电路111可以是用于通过第一输入级IN1和第二输入级IN2差分地接收输入信号并产生拉电流(sourcing current)的元件。第一差分输入电路111可以包括第一NMOS晶体管N1、第二NMOS晶体管N2和第一电流源I1。第一NMOS晶体管N1可以具有联接在第一节点ND1和第一电流源I1之间的漏极和源极，并且可以具有联接至稍后将描述的第一滤波电路114的输出的栅极。此外，第二NMOS晶体管N2可以具有联接在第二节点ND2和第一电流源I1之间的漏极和源极，并且可以具有联接至稍后将描述的第二滤波电路115的输出的栅极。

第二差分输入电路112可以是用于通过第一输入级IN1和第二输入级IN2差分地接收输入信号并产生灌电流(sinking current)的元件。第二差分输入电路112可以包括第一PMOS晶体管P1、第二PMOS晶体管P2和第二电流源I2。第一PMOS晶体管P1可以具有联接在第二电流源I2与第三节点ND3之间的源极和漏极，并且可以具有联接至第一滤波电路114的输出的栅极。此外，第二PMOS晶体管P2可以具有联接在第二电流源I2和第四节点ND4之间的源极和漏极，并且可以具有联接到第二滤波电路115的输出的栅极。

电流驱动电路113可以是基于由第一差分输入电路111产生的拉电流和由第二差分输入电路112产生的灌电流进行操作的元件。电流驱动电路113可以包括串联联接在电源电压级VDD和接地电压级VSS之间的第三PMOS晶体管P3、第四PMOS晶体管P4、第三NMOS晶体管N3和第四NMOS晶体管N4。此外，电流驱动电路113可以包括串联联接在电源电压级VDD和接地电压级VSS之间的第五PMOS晶体管P5、第六PMOS晶体管P6、第五NMOS晶体管N5和第六NMOS晶体管N6。

第三PMOS晶体管P3和第五PMOS晶体管P5可以使它们的栅极共同联接以形成第一驱动节点DR1。此外，第四PMOS晶体管P4的栅极和第六PMOS晶体管P6的栅极可以共同联接。第二节点ND2可以公共地联接在第三PMOS晶体管P3和第四PMOS晶体管P4之间。第一节点ND1可以公共地联接在第五PMOS晶体管P5和第六PMOS晶体管P6之间。此外，第三NMOS晶体管N3的栅极和第五NMOS晶体管N5的栅极可以共同联接。第四NMOS晶体管N4的栅极和第六NMOS晶体管N6的栅极可以共同联接到第五NMOS晶体管N5的漏极。第四节点ND4可以公共地联接在第三NMOS晶体管N3和第四NMOS晶体管N4之间。第三节点ND3可以公共地联接在第五NMOS晶体管N5和第六NMOS晶体管N6之间。此外，第二驱动节点DR2可以形成在第四PMOS晶体管P4和第三NMOS晶体管N3之间。因此，电流驱动电路113可以针对联接至第一差分输入电路111的第一节点ND1和第二节点ND2产生拉电流，并且可以针对联接至第二差分输入电路112的第三节点ND3和第四节点ND4产生灌电流。

调整电路120可以是用于基于校准代码CL_CD来调整输入电路110的驱动电流的元件。在这种情况下，例如，校准代码CL_CD可以包括第一至第六校准代码CL_CD<0：5>。更具体地，调整电路120可以包括多个加载电路，例如，第一加载电路121至第六加载电路126，这些加载电路分别基于第一至第六校准代码CL_CD<0：5>而被启用，并且被配置为产生与不同加载值对应的电流。

第一加载电路121可以包括串联联接在电源电压级VDD和接地电压级VSS之间的第七PMOS晶体管P7和第八PMOS晶体管P8。第七PMOS晶体管P7可以具有联接至第一驱动节点DR1的栅极。第八PMOS晶体管P8的栅极可以接收第一校准代码CL_CD<0>。因此，第一加载电路121可以基于第一校准代码CL_CD<0>而被启用，并且可以向第二节点ND2输出与第七PMOS晶体管P7和第八PMOS晶体管P8的加载值对应的电流。

第二至第六加载电路122、123、124、125和126可具有与第一加载电路121相同的结构。因此，第二加载电路122可以基于第二校准代码CL_CD<1>向第二节点ND2输出与第九PMOS晶体管P9和第十PMOS晶体管P10的加载值对应的电流。此外，第三加载电路123可以基于第三校准代码CL_CD<2>向第二节点ND2输出与第十一PMOS晶体管P11和第十二PMOS晶体管P12的加载值对应的电流。同样地，第四至第六加载电路124、125和126中的每一个可以基于第四至第六校准代码CL_CD<3：6>中的相应一个向第二节点ND2输出与各相应晶体管的加载值对应的电流。

输出电路130可以是用于通过将其中并入有驱动电流的输入电路110的输出信号进行比较来输出比较结果信号R_CM的元件。在这种情况下，驱动电流是指由于由第一至第六加载电路121、122、123、124、125和126输出的电流而导致并入到输入电路110中的电流。输出电路130可以包括第一输出电路131、第二输出电路132和第三输出电路133。第一输出电路131可以将由输入电路110的第一驱动节点DR1和第二驱动节点DR2输出的信号进行比较。第三输出电路133可以输出比较结果信号R_CM。

首先，第一输出电路131可以包括串联联接在电源电压级VDD和接地电压级VSS之间的第十九PMOS晶体管P19和第七NMOS晶体管N7。第十九PMOS晶体管P19可以具有联接至第一驱动节点DR1的栅极。第七NMOS晶体管N7可以具有联接至第二驱动节点DR2的栅极。此外，第二输出电路132可以是用于接收第一输出电路131的输出信号并输出所接收到的输出信号的元件。此外，第三输出电路133可以是用于接收第二输出电路132的输出信号并且将接收到的输出信号作为比较结果信号R_CM输出的元件。第二输出电路132和第三输出电路133中的每一个可以被配置为用于对输入信号进行反相并输出的反相器。

根据实施方式的半导体装置可以在电压比较电路100内包括调整电路120。此外，调整电路120可以基于第一至第六校准代码CL_CD<0：5>来调整驱动电流。因此，电压比较电路100可以基于第一至第六校准代码CL_CD<0：5>来控制偏移值。

第一输入级IN1可以联接到第一滤波电路114。第一滤波电路114可以是用于对通过第一输入级IN1传输的输入信号进行滤波的元件。第一滤波电路114可以被配置有第一电阻器R1和第一电容器C1。此外，第二输入级IN2可以联接到第二滤波电路115。第二滤波电路115可以是用于对通过第二输入级IN2传输的输入信号进行滤波的元件。第二滤波电路115可以被配置有第二电阻器R2和第二电容器C2。此外，第三滤波电路134可以联接到第七NMOS晶体管N7的栅极，即，输出电路130的输入级。第三滤波电路134可以是用于对传输到第七NMOS晶体管N7的栅极的输入信号进行滤波的元件。

返回参照图1，校准控制电路200可以是用于在校准操作时生成用于控制电压比较电路100的偏移值的校准代码CL_CD并且用于将所生成的校准代码CL_CD提供给电压比较电路100的元件。如以上描述的，可以基于校准代码CL_CD来控制电压比较电路100的偏移值。

根据实施方式的半导体装置可以在校准操作时分别通过第一输入级IN1和第二输入级IN2接收测试基准电压V_TR。此外，半导体装置可以在其中测试基准电压V_TR被输入到电压比较电路100的第一输入级IN1和第二输入级IN2的状态下，基于校准代码CL_CD来控制电压比较电路100的偏移值。

根据实施方式的半导体装置可以包括输入控制电路300。

输入控制电路300可以是用于基于操作模式信号MD控制测试基准电压V_TR和测试内部电压V_TI(即，输入到第一输入级IN1和第二输入级IN2的信号)的输入路径的元件。在这种情况下，操作模式信号MD可以是用于区分在测试操作时执行的设置操作和校准操作的信号。

更具体地，输入控制电路300可以在校准操作时基于操作模式信号MD将测试基准电压V_TR发送到第一输入级IN1和第二输入级IN2。此外，输入控制电路300可以在设置操作时基于操作模式信号MD将测试基准电压V_TR发送到第一输入级IN1并且将测试内部电压V_TI发送到第二输入级IN2。

图3是示出图1的输入控制电路300的配置的电路图。图3可以示出输入控制电路300的实施方式(A)和实施方式(B)。

参照图3的实施方式(A)，输入控制电路300可以包括联接在第一输入级IN1和第二输入级IN2之间的第一开关电路310A。第一开关电路310A可以基于操作模式信号MD来执行导通/截止操作。第一开关电路310A可以被配置为MOS晶体管，操作模式信号MD被输入到该MOS晶体管的栅极。因此，第一开关电路310A可以在校准操作时基于操作模式信号MD而导通。因此，可以将测试基准电压V_TR发送到第一输入级IN1和第二输入级IN2。此外，第一开关电路310A可以在设置操作时基于操作模式信号MD而截止。因此，可以将测试基准电压V_TR发送到第一输入级IN1，并且可以将测试内部电压V_TI发送到第二输入级IN2。

参照图3的实施方式(B)，输入控制电路300可以包括联接到第二输入级IN2的第二开关电路310B。第二开关电路310B可以基于操作模式信号MD接收测试基准电压V_TR或测试内部电压V_TI。因此，第二开关电路310B可以在校准操作时基于操作模式信号MD接收测试基准电压V_TR。因此，可以将测试基准电压V_TR发送到第一输入级IN1和第二输入级IN2。此外，第二开关电路310B可以在设置操作时基于操作模式信号MD接收测试内部电压V_TI。因此，可以将测试基准电压V_TR发送到第一输入级IN1，并且可以将测试内部电压V_TI发送到第二输入级IN2。

返回参照图1，根据实施方式的半导体装置可以包括设置配置电路400。设置配置电路400可以是用于在设置操作时生成具有基于比较结果信号R_CM调整的电压电平的测试内部电压V_TI的元件。

图4是示出图1的设置配置电路400的配置的框图。

参照图4，设置配置电路400可以包括设置控制电路410和电压产生电路420。

首先，设置控制电路410可以是用于基于比较结果信号R_CM生成设置代码ST_CD的元件。如稍后将参照图5所描述的，例如，设置代码ST_CD可以包括“000”、“001”至“111”，即，各自具有三比特的代码信号。电压产生电路420可以是用于产生具有与设置代码ST_CD对应的电压电平的测试内部电压V_TI的元件。电压产生电路420可以产生其电压电平要通过设置操作来最终产生的测试内部电压V_TI。此外，最终产生的测试内部电压V_TI可以直接成为半导体装置的内部电压。

图5是示出图1的半导体装置的内部操作的定时图。下面参照图1至图5描述通过校准操作和设置操作产生最终内部电压的过程。

首先，在校准操作时，图1的电压比较电路100可以通过第一输入级IN1和第二输入级IN2接收具有与最终内部电压的电压电平对应的电压电平的测试基准电压V_TR。在这种情况下，例如，测试基准电压V_TR可以是7V。在这种情况下，电压比较电路100的偏移值可以根据输入的测试基准电压V_TR而不同。即，尽管通过第一输入级IN1和第二输入级IN2接收到相同的测试基准电压V_TR，但是电压比较电路100可以考虑由于偏移而接收到不同的电压。根据实施方式的半导体装置可以通过图1的校准控制电路200生成校准代码CL_CD，并且可以控制电压比较电路100的偏移值。

如从图5可以看出的，电压比较电路100可以在校准代码CL_CD<0>和<1>被使能时输出具有逻辑“低”的比较结果信号R_CM，并且可以在校准代码CL_CD<2>被使能时输出具有逻辑“高”的比较结果信号R_CM。如果比较结果信号R_CM被使能为逻辑“高”，则这可能意味着施加到电压比较电路100的第一输入级IN1和第二输入级IN2的测试基准电压V_TR具有相同的电压电平。即，当校准代码CL_CD<2>被使能时，图2的调整电路120可以输出与第十一PMOS晶体管P11和第十二PMOS晶体管P12对应的驱动电流。此时，由于驱动电流，输入到电压比较电路100的第一输入级IN1和第二输入级IN2的测试基准电压V_TR不会受电压比较电路100的偏移值的影响。在这种情况下，从校准代码CL_CD被使能的定时到比较结果信号R_CM从逻辑“高”被禁用到逻辑“低”的定时的时间可以被限定为校准操作区间T1。

在设置操作时，图1的电压比较电路100可以通过第一输入级IN1接收测试基准电压V_TR，并且可以通过第二输入级IN2接收测试内部电压V_TI。电压比较电路100可以通过将测试基准电压V_TR和测试内部电压V_TI进行比较来生成比较结果信号R_CM。如上所述，通过校准操作稳定地设置了针对7V的电压比较电路100的偏移值。因此，电压比较电路100可以确保测试基准电压V_TR和测试内部电压V_TI的更准确的比较结果。随着设置代码ST_CD变为“000”、“001”、…、“101”，测试内部电压V_TI的电压电平可能会逐渐升高。如从图5可以看出的，当设置代码ST_CD变为“101”时，测试内部电压V_TI可以具有比测试基准电压V_TR高的电压电平。此外，电压比较电路100可以将比较结果信号R_CM从逻辑“低”使能为逻辑“高”。当比较结果信号R_CM被使能为逻辑“高”时，设置代码ST_CD“101”可以被存储为用于产生最终内部电压的信息。在这种情况下，从设置代码ST_CD被使能的定时到比较结果信号R_CM从逻辑“高”被禁用为逻辑“低”的定时的时间可以被限定为设置操作区间T2。

根据实施方式的半导体装置可以通过校准操作来控制电压比较电路100的偏移值，并且可以通过设置操作来准确地设置测试内部电压V_TI。

图6是示出根据实施方式的半导体装置的配置的框图。

参照图6，半导体装置可以包括电压比较电路100A、校准控制电路200A、输入控制电路300A、设置配置电路400A和代码储存电路500A。与图1的根据实施方式的半导体装置相比，图6的根据实施方式的半导体装置还可以包括代码储存电路500A。图6的电压比较电路100A、校准控制电路200A、输入控制电路300A和设置配置电路400A分别与图1的电压比较电路100、校准控制电路200、输入控制电路300和设置配置电路400对应，因此可以省略对它们的配置和操作的详细描述。

在这种情况下，代码储存电路500A可以是用于在校准操作完成的状态下存储校准代码CL_CD的元件。如从图5可以看出的，在校准操作完成的状态下的校准代码CL_CD可以是“<2>”。因此，代码储存电路500A可以存储校准代码CL_CD<2>。此外，代码储存电路500A可以在下一校准操作时将所存储的校准代码S_CD提供给校准控制电路200A。因此，校准控制电路200A可以在下一校准操作时基于校准代码CL_CD<2>(即，所存储的校准代码S_CD)来执行校准操作。因此，下一校准操作可以进一步缩短校准操作区间T1。

图7是示出图1和图6的半导体装置的操作方法的流程图。

首先，参照图1和图7，半导体装置的操作方法可以包括测试基准电压输入步骤S710、第一校准操作步骤S720和第一设置操作步骤S730。

首先，测试基准电压输入步骤S710可以是用于将测试基准电压V_TR输入到电压比较电路100的第一输入级IN1和第二输入级IN2的步骤。此外，第一校准操作步骤S720可以是用于接收测试基准电压V_TR并且对电压比较电路100执行校准操作的步骤。此外，第一设置操作步骤S730可以是用于将输入到电压比较电路100的测试基准电压V_TR和测试内部电压V_TI进行比较并且执行设置操作的步骤。已经参照图1至图5描述了测试基准电压输入步骤S710、第一校准操作步骤S720和第一设置操作步骤S730，因此可以省略其详细描述。如以上已经描述的，因为针对测试内部电压V_TI的设置操作是在第一设置操作步骤S730之后完成的，所以可以在正常操作时产生与测试内部电压V_TI对应的最终内部电压。

如果长期使用半导体装置，则半导体装置的内部电路可能劣化。如果内部电路劣化，则内部电压的电压电平可能变得与通过设置操作设置的电压电平不同。因此，根据实施方式的半导体装置可以使用通过第一校准操作步骤S720和第一设置操作步骤S730设置的内部电压，在正常操作之后通过校准操作和重置操作来重置内部电压。参照图6和图7描述了重置内部电压的操作。

参照图6和图7，操作方法可以包括在第一设置操作步骤S730之后的重置步骤S740。重置步骤S740可以是用于在第一设置操作步骤S730完成之后重置测试内部电压V_TI的步骤。重置步骤S740可以包括代码储存步骤S741、第二校准操作步骤S742和第二设置操作步骤S743。

首先，代码储存步骤S741可以是用于在校准控制电路200A中完成第一校准操作步骤S720的状态下由代码储存电路500A存储校准代码CL_CD的步骤。第二校准操作步骤S742可以是用于使用由代码储存电路500A提供的所存储的校准代码S_CD来执行校准操作的步骤。如上所述，如果基于存储的校准代码S_CD执行校准操作，则可以缩短校准操作区间T1。也就是说，第二校准操作步骤S742的校准操作区间T1可以比第一校准操作步骤S720的校准操作区间T1短。

第二设置操作步骤S743可以是用于在第二校准操作之后将输入到电压比较电路100A的测试基准电压V_TR和测试内部电压V_TI进行比较并且执行设置操作的步骤。因此，可以通过第二设置操作步骤S743来重置测试内部电压V_TI。

根据实施方式的半导体装置可以存储通过第一校准操作生成的校准代码CL_CD。此外，半导体装置可以使用所存储的校准代码S_CD来执行更快的第二校准操作。因此，半导体装置可以通过第二校准操作和第二设置操作更快地重置内部电压。

一个实施方式的效果在于，其可以通过使用于控制电压比较电路的偏移值的配置和操作最小化来提高半导体装置的操作速度并减小半导体装置的面积。

一个实施方式的效果在于，其可以减少设置和重置内部电压所花费的时间。

本公开的效果不限于上述效果，并且根据以上描述，本公开所属领域的技术人员可以清楚地理解以上未描述的其它效果。

尽管已经出于说明性目的描述了各个实施方式，但是对于本领域技术人员显而易见的是，可以在不脱离所附的权利要求所限定的本公开的精神和范围的情况下进行各种改变和修改。

相关申请的交叉引用

本申请要求于2020年7月1日在韩国知识产权局提交的韩国申请No.10-2020-0080790的优先权，该韩国申请通过引用整体并入本文中。

Claims (14)

1.一种半导体装置，该半导体装置包括：

电压比较电路，该电压比较电路被配置为通过将分别通过第一输入级和第二输入级接收到的测试基准电压进行比较来生成比较结果信号；以及

校准控制电路，该校准控制电路被配置为在校准操作时生成用于控制所述电压比较电路的偏移值的校准代码，并且将所述校准代码提供给所述电压比较电路。

2.根据权利要求1所述的半导体装置，其中，所述电压比较电路包括：

输入电路，该输入电路被配置为通过所述第一输入级和所述第二输入级接收输入信号；

调整电路，该调整电路被配置为基于所述校准代码来调整所述输入电路的驱动电流；以及

输出电路，该输出电路被配置为将其中并入有所述驱动电流的所述输入电路的输出信号进行比较并且输出所述比较结果信号。

3.根据权利要求2所述的半导体装置，其中，所述输入电路包括：

第一差分输入电路和第二差分输入电路，该第一差分输入电路和该第二差分输入电路被配置为差分地接收所述输入信号并且分别生成拉电流和灌电流；以及

电流驱动电路，该电流驱动电路被配置为基于所述拉电流和所述灌电流来操作。

4.根据权利要求2所述的半导体装置，其中，所述调整电路包括多个加载电路，所述多个加载电路分别基于所述校准代码而被启用，并且被配置为输出与不同的加载值对应的电流。

5.根据权利要求1所述的半导体装置，该半导体装置还包括：

第一滤波电路，该第一滤波电路联接至所述第一输入级并且被配置为对输入信号进行滤波；以及

第二滤波电路，该第二滤波电路联接至所述第二输入级并且被配置为对输入信号进行滤波。

6.根据权利要求2所述的半导体装置，该半导体装置还包括滤波电路，该滤波电路联接至所述输出电路的输入级并且被配置为对输入到所述输出电路的信号进行滤波。

7.根据权利要求1所述的半导体装置，该半导体装置还包括输入控制电路，该输入控制电路被配置为在所述校准操作时控制输入到所述第一输入级和所述第二输入级的信号的输入路径。

8.根据权利要求7所述的半导体装置，其中，所述输入控制电路被配置为：

在所述校准操作时将所述测试基准电压传输到所述第一输入级和所述第二输入级；以及

在设置操作时将所述测试基准电压传输到所述第一输入级并且将测试内部电压传输到所述第二输入级。

9.根据权利要求1所述的半导体装置，该半导体装置还包括设置配置电路，该设置配置电路被配置为在设置操作时生成具有基于所述比较结果信号调整的电压电平的测试内部电压。

10.根据权利要求9所述的半导体装置，其中，所述设置配置电路包括：

设置控制电路，该设置控制电路被配置为基于所述比较结果信号生成设置代码；以及

电压产生电路，该电压产生电路被配置为产生具有与所述设置代码对应的电压电平的测试内部电压。

11.根据权利要求1所述的半导体装置，该半导体装置还包括代码储存电路，该代码储存电路被配置为：

当所述校准操作完成时，存储所述校准代码，并且

在下一校准操作时将所存储的校准代码提供给所述校准控制电路。

12.一种半导体装置的操作方法，该半导体装置包括被配置为通过测试操作设置内部电压的电压比较电路，该操作方法包括以下步骤：

将测试基准电压输入到所述电压比较电路；

接收所述测试基准电压并且对所述电压比较电路执行校准操作；以及

通过将输入到所述电压比较电路的所述测试基准电压和测试内部电压进行比较来执行设置操作。

13.根据权利要求12所述的操作方法，该操作方法还包括以下步骤：在所述设置操作完成之后，重置所述测试内部电压。

14.根据权利要求13所述的操作方法，其中，重置所述测试内部电压的步骤包括以下步骤：

当所述校准操作完成时，存储校准代码；

使用所存储的校准代码来执行下一校准操作；以及

通过将输入到所述电压比较电路的所述测试基准电压和测试内部电压进行比较来执行下一设置操作。

Images