JP2008219718A - ドライバ回路 - Google Patents
ドライバ回路 Download PDFInfo
- Publication number
- JP2008219718A JP2008219718A JP2007056983A JP2007056983A JP2008219718A JP 2008219718 A JP2008219718 A JP 2008219718A JP 2007056983 A JP2007056983 A JP 2007056983A JP 2007056983 A JP2007056983 A JP 2007056983A JP 2008219718 A JP2008219718 A JP 2008219718A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- driver
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/318357—Simulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/144—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers fixed equalizers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/40—Artificial lines; Networks simulating a line of certain length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【課題】複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、DUTに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供する。
【解決手段】入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路10において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ18と、入力信号が入力され、入力信号を反転した波形の信号を出力信号として出力するサブドライバ20と、サブドライバ20の出力信号が入力され、サブドライバ20の出力信号の高域を強調した信号を出力信号として出力する高域強調回路22と、メインドライバ18の出力信号と高域強調回路22の出力信号とを加算した模擬信号を出力する加算回路24とを有している。
【選択図】 図3
【解決手段】入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路10において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ18と、入力信号が入力され、入力信号を反転した波形の信号を出力信号として出力するサブドライバ20と、サブドライバ20の出力信号が入力され、サブドライバ20の出力信号の高域を強調した信号を出力信号として出力する高域強調回路22と、メインドライバ18の出力信号と高域強調回路22の出力信号とを加算した模擬信号を出力する加算回路24とを有している。
【選択図】 図3
Description
本発明は、接続先の回路に信号を供給するドライバ回路に関する。
半導体試験装置は、被試験デバイス(以下、DUTという)に所定のパターンデータの信号を入力し、その信号によるDUTの出力波形から出力データを読み取り、出力データと期待値データとを比較することにより、DUTの動作を試験する装置である。
近時、CPU、MPU、メモリ等における転送ビットレートが高速化するにつれて、各LSI間の接続部での伝送損失を補償する必要が生じている。通常、伝送線路は積分特性を有しており、伝送線路により信号の高周波成分が損失される。このため、LSIの内部に、伝送損失を補償するための高域強調回路が設けられている場合がある。
このような高域強調回路を内蔵したLSIについては、高域強調回路が正常に動作しているか否かを試験する必要がある。
特許第3509258号公報
伝送損失を補償するためにDUTに内蔵された高域強調回路を試験する半導体試験装置にあっては、任意の損失条件による伝送損失を受けた信号を模擬した信号を生成することができ、種々のDUTを試験することが可能であることが望ましい。
本発明の目的は、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、DUTに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供することにある。
上記目的は、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、前記入力信号が入力され、前記入力信号に応じた第1の信号を出力するメインドライバと、前記入力信号が入力され、前記入力信号を反転した第2の信号を出力するサブドライバと、前記第2の信号が入力され、前記第2の信号の高域を強調した第3の信号を出力する高域強調回路と、前記第1の信号と前記第3の信号とを加算した前記模擬信号を出力する加算部とを有することを特徴とするドライバ回路により達成される。
また、上記のドライバ回路において、前記高域強調回路は、前記第2の信号を微分した前記第3の信号を出力する微分回路であってもよい。
また、上記のドライバ回路において、前記模擬信号が入力され、前記模擬信号を増幅する増幅回路を更に有するようにしてもよい。
また、上記のドライバ回路において、前記第3の信号が入力され、前記第3の信号の振幅を調整する乗算回路を更に有し、前記加算部は、前記第1の信号と、前記乗算回路により振幅が調整された前記第3の信号とを加算した前記模擬信号を出力するようにしてもよい。
また、上記のドライバ回路において、前記サブドライバは、前記入力信号を反転した前記第2の信号と、前記入力信号に応じた第4の信号とを出力する差動ドライバであり、前記第4の信号が入力され、前記第4の信号の高域を強調した第5の信号を出力する他の高域強調回路を更に有し、前記加算部は、前記模擬信号、又は前記第1の信号に前記第5の信号を加算した信号を出力するようにしてもよい。
また、上記のドライバ回路において、前記第3の信号を出力する前記高域強調回路と、前記第5の信号を出力する前記他の高域強調回路とは、共通の微分回路により構成されているようにしてもよい。
また、上記のドライバ回路において、前記メインドライバ及び前記サブドライバに入力される前記入力信号の位相を調整する位相調整回路を更に有するようにしてもよい。
また、上記目的は、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、前記入力信号が入力され、前記入力信号に応じた第1の信号を出力するメインドライバと、前記入力信号が入力され、前記入力信号を反転した第2の信号を出力する複数のサブドライバと、互いに異なる時定数を有し、複数の前記サブドライバが出力する複数の前記第2の信号がそれぞれ入力され、入力された前記第2の信号の高域を強調した第3の信号を出力する複数の高域強調回路と、複数の前記高域強調回路が出力する複数の前記第3の信号がそれぞれ入力され、入力された前記第3の信号の振幅を調整する複数の乗算回路と、前記第1の信号と、複数の前記乗算回路により振幅が調整された複数の前記第3の信号とを加算した前記模擬信号を出力する加算部とを有することを特徴とするドライバ回路により達成される。
本発明によれば、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路において、入力信号が入力され、入力信号に応じた第1の信号を出力するメインドライバと、入力信号が入力され、入力信号を反転した第2の信号を出力するサブドライバと、第2の信号が入力され、第2の信号の高域を強調した第3の信号を出力する高域強調回路と、第1の信号と第3の信号とを加算した模擬信号を出力する加算部とを備えるので、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができる。
[損失量選択回路を用いた技術]
伝送損失を補償するために被試験デバイス(以下、DUTという)に内蔵された高域強調回路を試験するためには、伝送損失を受けた信号を模擬した模擬信号をDUTに入力する必要がある。また、高域強調回路の検査条件に応じて、模擬信号における損失量を適宜変更することができることが望ましい。
伝送損失を補償するために被試験デバイス(以下、DUTという)に内蔵された高域強調回路を試験するためには、伝送損失を受けた信号を模擬した模擬信号をDUTに入力する必要がある。また、高域強調回路の検査条件に応じて、模擬信号における損失量を適宜変更することができることが望ましい。
損失量の変更が可能な伝送損失模擬回路の構成としては、例えば、損失量の異なる複数の伝送媒体を選択的に切り替えてドライバとDUTとの間に接続する損失量選択回路を用いることが考えられる。
損失量選択回路を用いた伝送損失模擬回路の構成について図1及び図2を用いて説明する。図1は損失量選択回路を用いた伝送損失模擬回路の構成を示すブロック図、図2は損失量選択回路を用いた伝送損失模擬回路により生成される模擬信号の波形を示す波形図である。
図1に示すように、DUT200には、伝送損失を補償する高域強調回路202が内蔵されている。
ドライバ204の出力端には、損失量選択回路206の入力端が接続されている。
損失量選択回路206の出力端には、無損失伝送線路212を介して、DUT200の入力端が接続されている。
ドライバ204の入力端には、位相調整回路214を介して信号生成部216が接続されている。
ドライバ204には、信号生成部216により生成され、位相調整回路214により位相が調整された信号が入力信号として入力される。
ドライバ204は、位相調整回路214を介して入力された入力信号に応じた波形の出力信号を出力し、損失量選択回路206に供給する。
損失量選択回路206は、無損失伝送媒体208、及び互いに損失量の異なる複数の伝送媒体210−1、210−2、…、210−nを有している。損失量選択回路206は、DUT200の検査条件に応じて、互いに損失量の異なる複数の伝送媒体210−1、210−2、…、210−nのうちから所定の伝送媒体を選択し、ドライバ204と無損失伝送線路212との間に接続する。
ドライバ204から損失量選択回路206に供給された信号は、損失量選択回路206において選択された所定の伝送媒体を通過し、無損失伝送線路212を介してDUT200に入力される。
図2は、損失量選択回路206において選択された伝送媒体を通過し、DUT200に入力される信号の波形を示す波形図である。図2(a)は伝送媒体210−1を選択した場合、図2(b)は伝送媒体210−1よりも損失量の大きい伝送媒体210−2を選択した場合、図2(c)は伝送媒体210−2よりも損失量の大きい伝送媒体210−nを選択した場合の波形を示している。
損失量選択回路206においてドライバ204とDUT200との間に接続する伝送媒体を切り替えることにより、図2(a)乃至図2(c)に示すように、異なる損失量を有する模擬信号をDUT200に入力することができる。
こうして、損失量選択回路206において生成された所定の損失量を有する模擬信号がDUT200に供給され、DUT200に内蔵された高域強調回路202の試験が行われる。
しかしながら、図1に示す損失量選択回路206を用いた回路構成では、以下に述べる不都合がある。
まず、損失量選択回路206において伝送媒体を切り替えると、図2(a)乃至図2(c)に示すように、選択された伝送媒体によってドライバ204とDUT200との間の伝搬遅延時間が大きく変化する。すなわち、伝送損失が大きな伝送媒体ほど、伝搬遅延時間が大きくなる。このため、ドライバ204に入力する入力信号の位相を位相調整回路214により調整し、信号のタイミングを予め補正する必要がある。この結果、回路構成が複雑なものとなる。
また、DUT200に内蔵された高域強調回路202の検査条件に応じて、複数の伝送媒体210−1、210−2、…、210−nを用意する必要がある。このため、検査条件が多くなると、検査条件に応じた全ての伝送媒体を用意することが困難となる。
これに対して、本発明によるドライバ回路は、上記のような不都合を伴うことなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、もってDUTに内蔵された高域強調回路の正確な試験を実現するものである。以下、実施形態において、本発明によるドライバ回路について詳述する。
[第1実施形態]
本発明の第1実施形態によるドライバ回路について図3乃至図5を用いて説明する。図3は本実施形態によるドライバ回路の構成を示すブロック図、図4は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図5は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
本発明の第1実施形態によるドライバ回路について図3乃至図5を用いて説明する。図3は本実施形態によるドライバ回路の構成を示すブロック図、図4は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図5は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
本実施形態によるドライバ回路10は、伝送損失を補償するためにDUT12に内蔵された高域強調回路14を試験するための半導体試験装置におけるドライバ回路であり、信号生成部16により生成された信号が入力信号として入力され、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を生成してDUT12に供給するものである。
本実施形態によるドライバ回路10は、図3に示すように、メインドライバ18と、反転出力のサブドライバ20と、高域強調回路22と、加算回路24とを有している。
本実施形態によるドライバ回路10には、信号生成部16により生成された所定の波形を有する信号が入力信号として入力される。信号生成部16により生成する信号としては、例えば、所定のパルス幅及び振幅を有する方形波状のパルス信号が用いられる。
メインドライバ18は、信号生成部16により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
サブドライバ20は、信号生成部16により生成された信号が入力信号として入力され、入力信号を反転した波形の反転信号を出力信号として出力する。
高域強調回路22は、サブドライバ20の出力信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。高域強調回路22は、ハイパスフィルタ、具体的にはRC微分回路により構成され、サブドライバ20の出力信号を微分した微分信号を出力する。
加算回路24は、メインドライバ18の出力信号及び高域強調回路22の出力信号が入力され、メインドライバ18の出力信号に高域強調回路22の出力信号を加算した信号を出力信号として出力する。
このように、本実施形態によるドライバ回路10は、メインドライバ18の出力信号に反転出力のサブドライバ20を入力源にもつ高域強調回路22の出力信号を加算することにより、所定の損失量の伝送損失を受けた信号を模擬した模擬信号を生成する。
加算回路24の出力信号は、無損失伝送線路26を介してDUT12に入力される。こうして、伝送損失を受けた信号を模擬した模擬信号がDUT12に供給され、DUT12に内蔵された高域強調回路14の試験が行われる。
本実施形態によるドライバ回路10は、信号生成部16により生成された信号を反転した反転信号を出力信号として出力するサブドライバ20と、サブドライバ20の出力信号の高域を強調した信号を出力信号として出力する高域強調回路22と、反転出力のサブドライバ20を入力源にもつ高域強調回路22の出力信号を、メインドライバ18の出力信号に加算する加算回路24とを有することに主たる特徴がある。
図4は、図3に示す構成のA点〜D点における信号の波形を示す波形図である。図4(a)は信号生成部16により生成された信号(A点の信号)及びメインドライバ18の出力信号(B点の信号)の波形を示している。図4(b)は反転出力のサブドライバ20の出力信号(C点の信号)の波形を示している。図4(c)は高域強調回路22の出力信号(D点の信号)の波形を示している。図4(d)は加算回路24の出力信号(E点の信号)を示している。
メインドライバ18の出力信号は、図4(a)に示すように、信号生成部16により生成された信号と同一波形の信号である。
これに対して、サブドライバ20の出力信号は、図4(b)に示すように、信号生成部16により生成された信号を反転した波形の反転信号である。
高域強調回路22の出力信号は、図4(c)に示すように、図4(b)に示すサブドライバ20の出力信号の高域を強調した信号、具体的には、サブドライバ20の出力信号を微分した信号である。
加算回路24の出力信号は、図4(d)に示すように、図4(a)に示すメインドライバ18の出力信号に、図4(c)に示す高域強調回路22の出力信号を加算した波形の信号である。このように、本実施形態によるドライバ回路10は、メインドライバ18の出力信号に高域強調回路22の出力信号を加算することにより、メインドライバ18の出力信号の立ち上がり及び立ち下がりのエッジが鈍った波形の低域が強調された信号、すなわち、伝送損失を受けて高周波成分が劣化した信号を模擬した模擬信号を生成する。
次に、本実施形態によるドライバ回路10の具体的な回路構成について図5を用いて説明する。
メインドライバ18は、2つのトランジスタ28、30と、2つのトランジスタ28、30のそれぞれのコレクタにエミッタが接続された2つのトランジスタ32、34と、2つのトランジスタ32、34のそれぞれのコレクタに接続された負荷抵抗としての2つの抵抗36、38と、2つのトランジスタ28、30のエミッタに共通に接続された定電流回路40とを有している。
サブドライバ20は、2つのトランジスタ42、44と、2つのトランジスタ42、44のそれぞれのコレクタにエミッタが接続された2つのトランジスタ46、48と、2つのトランジスタ42、44のエミッタのそれぞれに接続された定電流回路50、52とを有している。
高域強調回路22は、トランジスタ42のエミッタ側とトランジスタ44のエミッタ側との間に直列に接続された抵抗54及びコンデンサ56よりなる微分回路として構成されている。
メインドライバ18のトランジスタ32、34のベース、及びサブドライバ20のトランジスタ46、48のベースには、駆動電源58が接続される。メインドライバ18の抵抗36、38には、駆動電源60が接続される。
メインドライバ18においては、一方のトランジスタ28のベースに、信号生成部16により生成された信号PATが入力される。他方のトランジスタ30のベースには、所定の参照電圧Vref1(PATB)を有する信号が入力される。これにより、他方のトランジスタ30のコレクタに接続されるトランジスタ34のコレクタから、一方のトランジスタ28のベースに入力された信号と同一位相の信号が出力される。本信号は、メインドライバ18の出力信号として出力される。
サブドライバ20においては、一方のトランジスタ42のベースに、メインドライバ18と同様に、信号生成部16により生成された信号PATが入力される。他方のトランジスタ44のベースには、所定の参照電圧Vref1(PATB)を有する信号が入力される。これにより、一方のトランジスタ42のコレクタに接続されるトランジスタ46のコレクタから、トランジスタ42のベースに入力された信号を反転した波形の信号が出力される。ここで、トランジスタ46のコレクタから出力される信号は、抵抗54及びコンデンサ56よりなる微分回路として構成される高域強調回路22により高域が強調され、これらの素子定数により定まるカットオフ周波数以上の高周波成分のみが出力される。トランジスタ46のコレクタから出力される信号は、高域強調回路22の出力信号(反転出力のサブドライバ20の出力信号)として出力される。
メインドライバ18の出力信号及び高域強調回路22の出力信号は、加算回路24により加算される。こうして、メインドライバ18の出力信号に、高域強調回路22の出力信号を加算することにより、伝送損失を受けた信号を模擬した模擬信号が生成され、ドライバ回路10の出力信号Voutとして出力される。
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができ、DUTに内蔵された高域強調回路の正確な試験を実現することができる。
[第2実施形態]
本発明の第2実施形態によるドライバ回路について図6を用いて説明する。図6は本実施形態によるドライバ回路の構成を示すブロック図である。なお、第1実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第2実施形態によるドライバ回路について図6を用いて説明する。図6は本実施形態によるドライバ回路の構成を示すブロック図である。なお、第1実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路62は、図3に示す第1実施形態によるドライバ回路10の構成に加えて、加算回路24が出力する出力信号を増幅する増幅回路64を更に有するものである。
本実施形態によるドライバ回路62における増幅回路64は、図6に示すように、加算回路24の出力信号が入力信号として入力され、入力信号を増幅した信号を出力信号として出力する。増幅回路64の出力信号は、無損失伝送線路26を介してDUT12に供給される。ここで、増幅回路64は、増幅回路64の出力信号をDUT12に伝送する無損失伝送線路26と実質的に同一の出力インピーダンスを有しており、無損失伝送線路26とインピーダンス整合されている。
このように、本実施形態によるドライバ回路62は、加算回路24の出力信号を増幅する増幅回路64を更に有するので、メインドライバ18及びサブドライバ20の消費電力を低減することができる。
[第3実施形態]
本発明の第3実施形態によるドライバ回路について図7乃至図10を用いて説明する。図7は本実施形態によるドライバ回路の構成を示すブロック図、図8及び図9は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図10は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。なお、第1及び第2実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第3実施形態によるドライバ回路について図7乃至図10を用いて説明する。図7は本実施形態によるドライバ回路の構成を示すブロック図、図8及び図9は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図10は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。なお、第1及び第2実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路66は、図3に示す第1実施形態によるドライバ回路10の構成に加えて、高域強調回路22の出力信号に所定の補正値を乗じることにより、高域強調回路22の出力信号の振幅を調整する乗算回路68を更に有するものである。
本実施形態によるドライバ回路66における乗算回路68は、図7に示すように、高域強調回路22の出力信号が入力信号として入力され、所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
加算回路24は、メインドライバ18の出力信号及び乗算回路68の出力信号が入力され、メインドライバ18の出力信号に乗算回路68の出力信号を加算した信号を出力信号として出力する。
このように、本実施形態によるドライバ回路66は、乗算回路68により振幅を調整した高域強調回路22の出力信号をメインドライバ18の出力信号に加算することにより、伝送損失を受けた信号を模擬した模擬信号を生成する。この際、乗算回路68において、高域強調回路22の出力信号の振幅を調整するための補正値を変更することにより、伝送損失を受けた信号を模擬した模擬信号の損失量を変更することができる。
本実施形態によるドライバ回路66における模擬信号の損失量の変更について図8及び図9を用いて説明する。図8及び図9は、図7に示す回路構成のA点〜D点、F点、G点における信号の波形を示す波形図である。
まず、図8は、乗算回路68により高域強調回路22の出力信号の振幅を1/2倍に調整した場合について示している。図8(a)は信号生成部16により生成される信号(A点の信号)及びメインドライバ18の出力信号(B点の信号)の波形を示している。図8(b)はサブドライバ20の出力信号(C点の信号)の波形を示している。図8(c)は高域強調回路22の出力信号(D点の信号)の波形を示している。図8(d)は乗算回路68の出力信号(F点の信号)の波形を示している。図8(e)は加算回路の出力信号(G点の信号)の波形を示している。
信号生成部16により生成される信号、メインドライバ18の出力信号、サブドライバ20の出力信号、及び高域強調回路22の出力信号は、それぞれ図8(a)乃至図8(c)に示すように、第1実施形態によるドライバ回路の場合と同様の波形の信号である。
乗算回路68の出力信号は、図8(d)に示すように、図8(c)に示す高域強調回路22の出力信号の振幅を1/2倍に調整した波形の信号である。
加算回路24の出力信号は、図8(e)に示すように、図8(a)に示すメインドライバの出力信号に、図8(d)に示す振幅が1/2倍に調整された高域強調回路22の出力信号を加算した波形の信号である。このように、本実施形態によるドライバ回路66は、乗算回路68により振幅が調整された高域強調回路22の出力信号をメインドライバ18の出力信号に加算することにより、メインドライバ18の出力信号の立ち上がり及び立ち下がりのエッジが鈍った波形の低域が強調された信号、すなわち、伝送損失を受けて高周波成分が劣化した信号を模擬した模擬信号を生成する。
図8に示す場合においては、乗算回路68により、メインドライバ18の出力信号に加算する高域強調回路22の出力信号の振幅を1/2倍に調整している。したがって、この場合、高域強調回路22の出力信号を、振幅を補正せずにそのままメインドライバ18の出力信号に加算する場合と比較して、模擬信号の損失量が小さくなっている。
また、図9は、乗算回路68により高域強調回路22の出力信号の振幅をゼロにした場合について示している。図9(a)は信号生成部16により生成される信号(A点の信号)及びメインドライバ18の出力信号(B点の信号)の波形を示している。図9(b)はサブドライバ20の出力信号(C点の信号)の波形を示している。図9(c)は高域強調回路22の出力信号(D点の信号)の波形を示している。図9(d)は乗算回路68の出力信号(F点の信号)を示している。図9(e)は加算回路の出力信号(G点の信号)の波形を示している。
信号生成部16により生成される信号、メインドライバ18の出力信号、サブドライバ20の出力信号、及び高域強調回路22の出力信号は、それぞれ図9(a)乃至図9(c)に示すように、第1実施形態によるドライバ回路の場合と同様の波形の信号である。
乗算回路68の出力信号は、図9(d)に示すように、図9(c)に示す高域強調回路22の出力信号の振幅をゼロにした波形の信号である。
加算回路24の出力信号は、図9(e)に示すように、図9(a)に示すメインドライバ18の出力信号に、図9(d)に示す振幅がゼロにされた高域強調回路22の出力信号を加算した波形の信号、すなわちメインドライバ18の出力信号と同一波形の信号である。このように、本実施形態によるドライバ回路66は、乗算回路68により高域強調回路22の出力信号の振幅をゼロにすることにより、伝送損失を模擬していない信号を出力することもできる。
以上のように、本実施形態によるドライバ回路66では、乗算回路68により、メインドライバ18の出力信号に加算する高域強調回路22の出力信号の振幅を調整することにより、伝送損失を受けた信号を模擬した模擬信号の損失量を変更することができる。
なお、上記では、高域強調回路22の出力信号の振幅を1/2倍、0倍に調整する場合について説明したが、振幅の調整量は、生成すべき模擬信号の損失量に応じて適宜変更することができる。
次に、本実施形態によるドライバ回路66の具体的な回路構成について図10を用いて説明する。
メインドライバ18の回路構成は、図5に示す第1実施形態による場合と同様である。
サブドライバ20は、2つのトランジスタ42、44と、トランジスタ44のコレクタにエミッタが接続されたトランジスタ48と、2つのトランジスタ42、44のエミッタのそれぞれに接続された定電流回路50、52とを有している。
高域強調回路22の回路構成は、図5に示す第1実施形態による場合と同様である。
乗算回路68は、トランジスタ42のコレクタにエミッタが接続された2つのトランジスタ70、72を有している。
メインドライバ18においては、第1実施形態による場合と同様に、一方のトランジスタ28のベースに信号生成部16により生成された信号PATが入力され、他方のトランジスタ30のコレクタに接続されるトランジスタ34のコレクタから、一方のトランジスタ28のベースに入力された信号と同一位相の信号が出力される。本信号は、メインドライバ18の出力信号として出力される。
サブドライバ20においても、第1実施形態による場合と同様に、一方のトランジスタ42のベースに信号生成部16により生成された信号PATが入力され、トランジスタ42のコレクタに接続される乗算回路68に、トランジスタ42のベースに入力された信号を反転した波形の信号の高域を強調した信号が入力される。
乗算回路68においては、一方のトランジスタ70のベースには、所定の電圧Vmag1を有する信号が入力される。他方のトランジスタ72のベースには、所定の参照電圧Vref2を有する信号が入力される。これにより、一方のトランジスタ70のコレクタから、乗算回路68の出力信号として、乗算回路68に入力された信号の振幅を調整した信号が出力される。
乗算回路68の出力信号は、加算回路24によりメインドライバ18の出力信号に加算される。
こうして、メインドライバ18の出力信号に乗算回路68の出力信号を加算することにより、伝送損失を受けた信号を模擬した模擬信号が生成され、ドライバ回路66の出力信号Voutとして出力される。本実施形態によるドライバ回路66では、乗算回路68において、トランジスタ70のベースに入力する信号の電圧Vmag1を変更することにより、模擬信号の損失量を変更することができる。
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができ、しかも模擬信号の損失量を変更することができる。
[第4実施形態]
本発明の第4実施形態によるドライバ回路について図11及び図12を用いて説明する。図11は本実施形態によるドライバ回路の構成を示すブロック図、図12は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。なお、第1乃至第3実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第4実施形態によるドライバ回路について図11及び図12を用いて説明する。図11は本実施形態によるドライバ回路の構成を示すブロック図、図12は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。なお、第1乃至第3実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路74は、伝送損失を受けた信号を模擬した模擬信号を生成する場合において、模擬信号の損失量を変更することが可能であるとともに、模擬信号の波形を任意の波形に整形することが可能であるものである。
本実施形態によるドライバ回路74は、図11に示すように、メインドライバ18と、複数のサブドライバ20−1、…、20−n(nは2以上の整数)と、複数のサブドライバ20−1、…、20−nのそれぞれに対応して設けられた複数の高域強調回路22−1、…、22−nと、複数の高域強調回路22−1、…、22−nのそれぞれに対応して設けられた複数の乗算回路68−1、…、68−nと、加算部76とを有している。
メインドライバ18は、信号生成部16により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
複数のサブドライバ20−1、…、20−nは、信号生成部16により生成された信号が入力信号として入力され、入力信号を反転した波形の反転信号を出力信号として出力する。
複数の高域強調回路22−1、…、22−nは、それぞれ対応するサブドライバ20−1、…、20−nの出力信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。各高域強調回路22−1、…、22−nは、ハイパスフィルタ、具体的にはRC微分回路により構成され、サブドライバ20−1、…、20−nの出力信号を微分した微分信号を出力する。複数の高域強調回路22−1、…、22−nは、互いに異なる時定数を有している。
複数の乗算回路24−1、…、24−nは、それぞれ対応する高域強調回路22−1、…、22−nの出力信号が入力信号として入力され、入力信号に所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
加算部76は、複数の乗算回路68−1、…、68−nのそれぞれに対応して設けられた複数の加算回路24−1、…、24−nを有している。
複数の加算回路24−1、…、24−nは、それぞれ対応する乗算回路68−1、…、68−nの出力信号が入力され、それぞれ対応する乗算回路の出力信号68−1、…、68−nを、メインドライバ18の出力信号に加算する。これにより、加算部76は、複数の乗算回路68−1、…、68−nの出力信号をメインドライバ18の出力信号に加算した出力信号を出力する。
加算部76の出力信号は、無損失伝送線路26を介してDUT12に入力される。
こうして、所定の損失量の伝送損失を受けた信号を模擬した模擬信号がDUT12に供給され、DUT12に内蔵された高域強調回路14の試験が行われる。
このように、本実施形態によるドライバ回路74は、時定数の異なる複数の高域強調回路22−1、…、22−nと、複数の高域強調回路22−1、…、22−nの出力信号の振幅を調整する複数の乗算回路68−1、…、68−nとを有し、時定数の異なる複数の高域強調回路22−1、…、22−nの出力信号の振幅を複数の乗算回路68−1、…、68−nにより調整した信号を、メインドライバ18の出力信号に加算することにより、伝送損失を受けた信号を模擬した模擬信号を生成する。
複数の高域強調回路22−1、…、22−nは、互いに時定数が異なっているため、互いに波形の異なる高域強調信号を出力する。このように複数の高域強調回路22−1、…、22−nから出力される互いに波形の異なる出力信号が、乗算回路68−1、…、68−nにより振幅が調整された後、メインドライバ18の出力信号に加算される。
したがって、本実施形態によるドライバ回路74は、複数の乗算回路68−1、…、68−nにおいて、互いに時定数の異なる複数の高域強調回路22−1、…、22−nの出力信号の振幅を調整するための補正値を適宜設定することにより、伝送損失を受けた信号を模擬した模擬信号の損失量を変更することができるとともに、模擬信号の波形を任意の波形に整形することができる。
次に、本実施形態によるドライバ回路74の具体的な回路構成について図12を用いて説明する。
メインドライバ18の回路構成は、図5に示す第1実施形態による場合と同様である。
各サブドライバ20−1、…、20−nは、図10に示す第3実施形態におけるサブドライバ20と同様に、2つのトランジスタ42、44と、トランジスタ44のコレクタにエミッタが接続されたトランジスタ48と、2つのトランジスタ42、44のエミッタのそれぞれに接続された定電流回路50、52とを有している。
各高域強調回路22−1、…、22−nは、対応するサブドライバ20−1、…、20−nのトランジスタ42のエミッタ側とトランジスタ44のエミッタ側との間に直列に接続された抵抗54及びコンデンサ56よりなる微分回路として構成されている。但し、高域強調回路22−1、…、22−nを構成する抵抗54及びコンデンサ52は、高域強調回路22−1、…、22−nが互いに異なる時定数を有するように選択されている。
各乗算回路68−1、…、68−nは、図10に示す第3実施形態における乗算回路68と同様に、対応するサブドライバ20−1、…、20−nのトランジスタ42のコレクタにエミッタが接続された2つのトランジスタ70、72を有している。
メインドライバ18においては、第1実施形態による場合と同様に、一方のトランジスタ28のベースに信号生成部16により生成された信号PATが入力され、他方のトランジスタ30のコレクタに接続されるトランジスタ34のコレクタから、一方のトランジスタ28のベースに入力された信号と同一位相の信号が出力される。本信号は、メインドライバ18の出力信号として出力される。
サブドライバ20−1、…、20−nにおいては、一方のトランジスタ42のベースに信号生成部16により生成された信号PATが入力され、一方のトランジスタ42のコレクタに接続される対応する乗算回路68−1、…、68−nに、トランジスタ42のベースに入力された信号を反転した波形の信号の高域を強調した信号が入力される。ここで、サブドライバ20−1、…、20−nのそれぞれに対応して設けられた高域強調回路22−1、…、22−nは、互いに異なる時定数を有している。このため、サブドライバ20−1、…、20−nの乗算回路68−1、…、68−nに入力される信号は、互いに波形の異なる高域強調信号である。サブドライバ20−1、…、20−nを入力源にもつ高域強調回路22−1、…、22−nから出力された信号は、対応する乗算回路68−1、…、68−nに入力される。
乗算回路68−1、…、68−nにおいては、一方のトランジスタ70のベースには、所定の電圧Vmag1、…、Vmagnを有する信号が入力される。他方のトランジスタ72のベースには、所定の参照電圧Vref2を有する信号が入力される。これにより、一方のトランジスタ70のコレクタから、対応する高域強調回路22−1、…、22−nから出力された信号の振幅を調整した信号が出力される。
乗算回路68−1、…、68−nの出力信号は、対応する加算回路24−1、…、24−nによりメインドライバ18の出力信号に加算される。
こうして、メインドライバ18の出力信号に乗算回路68−1、…、68−nの出力信号を加算することにより、伝送損失を受けた信号を模擬した模擬信号が生成され、ドライバ回路74の出力信号Voutとして出力される。本実施形態によるドライバ回路74では、乗算回路68−1、…、68−nにおいて、トランジスタ70のベースに入力する信号の電圧Vmag1、…、Vmagnを変更することにより、模擬信号の損失量を変更するとともに、その波形を任意の波形に整形することができる。
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができ、しかも、模擬信号の損失量を変更するとともに、その波形を任意の波形に整形することができる。
[第5実施形態]
本発明の第5実施形態によるドライバ回路について図13乃至図15を用いて説明する。図13は本実施形態によるドライバ回路の構成を示すブロック図、図14は本実施形態によるドライバ回路の具体的な回路構成を示す回路図、図15は本実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。なお、第1乃至第4実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第5実施形態によるドライバ回路について図13乃至図15を用いて説明する。図13は本実施形態によるドライバ回路の構成を示すブロック図、図14は本実施形態によるドライバ回路の具体的な回路構成を示す回路図、図15は本実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。なお、第1乃至第4実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路78は、図13に示すように、メインドライバ18と、サブドライバ80と、高域強調回路82と、高域強調回路84と、高域強調回路82及び高域強調回路84のそれぞれに対応して設けられた2つの乗算回路86、88と、加算部90とを有している。
メインドライバ18は、信号生成部16により生成された信号が入力信号として入力され、入力信号と同一位相の信号を出力信号として出力する。
サブドライバ80は、差動ドライバにより構成されており、信号生成部16により生成された信号が入力信号として入力され、入力信号と同一波形の非反転信号と、入力信号を反転した波形の反転信号とからなる差動信号を出力信号として出力する。
高域強調回路82は、ドライバ回路78の出力信号として高域を強調した高域強調信号を生成する高域強調動作時において、メインドライバ18の出力信号に加算される、非反転信号の高域を強調した信号を生成するためのものである。すなわち、高域強調回路82は、サブドライバ80から出力される差動信号のうち非反転信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。高域強調回路82は、ハイパスフィルタ、具体的にはRC微分回路により構成され、サブドライバ80から出力される非反転信号を微分した微分信号を出力する。
高域強調回路84は、ドライバ回路78の出力信号として低域を強調した低域強調信号を生成する低域強調動作時において、メインドライバ18の出力信号に加算される、反転信号の高域を強調した信号を生成するためのものである。すなわち、高域強調回路84は、サブドライバ80から出力される差動信号のうち反転信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。高域強調回路84は、ハイパスフィルタ、具体的にはRC微分回路により構成され、サブドライバ80から出力される反転信号を微分した微分信号を出力する。
乗算回路86は、対応する高域強調回路82の出力信号が入力信号として入力され、入力信号に所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
乗算回路88は、対応する高域強調回路84の出力信号が入力信号として入力され、入力信号に所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
加算部90は、2つの乗算回路86、88のそれぞれに対応して設けられた2つの加算回路92、94を有している。
加算回路92は、高域強調動作時において、メインドライバ18の出力信号及び対応する乗算回路86の出力信号が入力され、乗算回路86により振幅が調整された高域強調回路82の出力信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
加算回路94は、低域強調動作時において、メインドライバ18の出力信号及び対応する乗算回路88の出力信号が入力され、乗算回路88により振幅が調整された高域強調回路84の出力信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
こうして、加算部90は、高域強調動作時における出力信号として加算回路92の出力信号を出力し、低域強調動作時における出力信号として加算回路94の出力信号を出力する。
加算部90の出力信号は、無損失伝送線路26を介してDUT12に入力され、DUT12に内蔵された高域強調回路14等の試験が行われる。
本実施形態によるドライバ回路78は、高域が強調された高域強調信号を出力信号として出力する高域強調動作と、低域が強調された低域強調信号を出力信号として出力する低域強調動作とを選択的に行う。そして、高域強調動作時においては、乗算回路86により振幅が調整された高域強調回路82の出力信号をメインドライバ18の出力信号に加算した高域強調信号を出力信号として出力する。また、低域強調動作時においては、乗算回路88により振幅が調整された高域強調回路84の出力信号をメインドライバ18の出力信号に加算した低域強調信号を出力信号として出力する。なお、本実施形態によるドライバ回路78は、低域強調動作時において、第3実施形態によるドライバ回路と同様に、低域が強調された信号、すなわち伝送損失を受けた信号を模擬した模擬信号を生成する。
後述するように、本実施形態によるドライバ回路78は、高域強調回路82を構成する抵抗及びキャパシタと、高域強調回路84を構成する抵抗及びキャパシタとに、共通の抵抗及びキャパシタを用い、図10に示す第3実施形態によるドライバ回路の具体的な回路構成に僅かな回路を追加するだけで構成されている。したがって、本実施形態によるドライバ回路78は、複雑な回路構成を必要とすることなく高域強調回路82と高域強調回路84とを構成し、信号の低域強調と高域強調とを実現するものである。
なお、米国特許出願第11/262,507号明細書には、高域強調回路82を含む高域強調を実現する回路部分に相当する高域強調回路が記載されている。低域強調と高域強調とを実現する本実施形態によるドライバ回路78は、この高域強調回路に、僅かな回路を追加するだけで構成することができる。
次に、本実施形態によるドライバ回路78の具体的な回路構成について図14及び図15を用いて説明する。
メインドライバ18の回路構成は、図5に示す第1実施形態による場合と同様である。
サブドライバ80は、2つのトランジスタ96、98と、2つのトランジスタ96、98のエミッタのそれぞれに接続された定電流回路100、102とを有している。
高域強調回路82と高域強調回路84とは、サブドライバ80のトランジスタ96のエミッタ側とトランジスタ98のエミッタ側との間に直列に接続された抵抗104及びコンデンサ106よりなる共通の微分回路として構成されている。
乗算回路86は、サブドライバ80のトランジスタ98のコレクタにエミッタが接続された2つのトランジスタ108、110を有している。乗算回路88は、サブドライバ80のトランジスタ96のコレクタにエミッタが接続された2つのトランジスタ112、114を有している。
上述した本実施形態によるドライバ回路78の回路構成において、サブドライバ80のトランジスタ96、98は、図10に示す第3実施形態によるドライバ回路66のトランジスタ42、44にそれぞれ対応する。また、サブドライバ80の定電流回路100、102は、図10に示す第3実施形態によるドライバ回路66の定電流回路50、52にそれぞれ対応する。また、高域強調回路82及び高域強調回路84を構成する抵抗104、コンデンサ106は、図10に示す第3実施形態によるドライバ回路66の高域強調回路22を構成する抵抗54、コンデンサ56にそれぞれ対応する。また、乗算回路88のトランジスタ112、114は、図10に示す第3実施形態によるドライバ回路66の乗算回路68のトランジスタ70、72にそれぞれ対応する。したがって、本実施形態によるドライバ回路78は、図10に示す第3実施形態によるドライバ回路66に、乗算回路86を追加するだけで構成することができる。
メインドライバ18においては、一方のトランジスタ28のベースに、信号生成部16により生成された信号PATが入力される。図15(a)は、信号生成部16により入力される信号(電圧)PATの波形を示している。他方のトランジスタ30のベースには、所定の参照電圧Vref1(PATB)を有する信号が入力される。これにより、他方のトランジスタ30のコレクタに接続されるトランジスタ34のコレクタから、一方のトランジスタ28のベースに入力された信号と同一位相の信号が出力される。図15(b)は、このときトランジスタ34のエミッタ側からトランジスタ30のコレクタ側に流れる信号(電流)i1の波形を示している。トランジスタ30のコレクタから出力された信号は、トランジスタ34を介して、メインドライバ18の出力信号として出力される。
サブドライバ80においては、一方のトランジスタ96のベースに、メインドライバ18と同様に、信号生成部16により生成された信号PATが入力される。他方のトランジスタ98のベースには、所定の参照電圧Vref1(PATB)を有する信号が入力される。
これにより、一方のトランジスタ96のコレクタに接続される乗算回路88に、トランジスタ96のベースに入力された信号を反転した波形の信号が入力される。ここで、トランジスタ96のコレクタから出力される信号は、抵抗104及びコンデンサ106よりなる微分回路として構成される高域強調回路84により高域が強調され、これらの素子定数により定まるカットオフ周波数以上の高周波成分のみが出力される。図15(c)は、このときトランジスタ112のエミッタ側からトランジスタ96のコレクタ側に流れる信号(電流)i2の波形を示している。
トランジスタ96のコレクタから出力された信号は、乗算回路88に入力される。
また、他方のトランジスタ98のコレクタからは、一方のトランジスタ96のベースに入力された信号と同一波形の信号が出力される。ここで、トランジスタ98のコレクタから出力される信号は、抵抗104及びコンデンサ106よりなる微分回路として構成される高域強調回路82により高域が強調され、これらの素子定数により定まるカットオフ周波数以上の高周波成分のみが出力される。図15(d)は、このときトランジスタ108のエミッタ側からトランジスタ98のコレクタ側に流れる信号(電流)i3の波形を示している。
トランジスタ98のコレクタから出力された信号は、乗算回路86に入力される。
乗算回路86においては、トランジスタ98のコレクタから出力された信号が、トランジスタ108及びトランジスタ110のエミッタ側に入力される。ここで、一方のトランジスタ108のベースには、所定の電圧Vmag1を有する信号が入力される。他方のトランジスタ110のベースには、所定の参照電圧Vref2を有する信号が入力される。これにより、一方のトランジスタ108のコレクタから、トランジスタ98のコレクタから出力された信号の振幅を調整した信号が出力される。
乗算回路86のトランジスタ108のコレクタから出力された信号は、加算回路92によりメインドライバ18の出力信号に加算される。
乗算回路88においては、トランジスタ96のコレクタから出力された信号が、トランジスタ112及びトランジスタ114のエミッタ側に入力される。ここで、一方のトランジスタ112のベースには、所定の電圧Vmag2を有する信号が入力される。他方のトランジスタ114のベースには、所定の参照電圧Vref2を有する信号が入力される。これにより、一方のトランジスタ112のコレクタから、トランジスタ96のコレクタから出力された信号の振幅を調整した信号が出力される。
乗算回路88のトランジスタ112のコレクタから出力された信号は、加算回路94によりメインドライバ18の出力信号に加算される。
ドライバ回路78の出力信号として高域強調信号を出力する高域強調動作においては、トランジスタ96のエミッタから出力された信号を乗算回路88によりゼロとし、乗算回路86の出力信号のみをメインドライバ18の出力信号に加算する。図15(e)は、ドライバ回路78の出力信号(電圧)Voutの波形を示している。図示するように、乗算回路86において、トランジスタ108のベースに入力する信号の電圧Vmag1を変更することにより、高域強調信号の強調量を変更することができる。
また、ドライバ回路78の出力信号として低域強調信号を出力する低域強調動作においては、トランジスタ98のエミッタから出力された信号を乗算回路86によりゼロとし、乗算回路88の出力信号のみをメインドライバ18の出力信号に加算する。図15(e)に示すように、乗算回路88において、トランジスタ112のベースに入力する信号の電圧Vmag2を変更することにより、低域強調信号の強調量を変更することができる。
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、強調量が可変の高域強調回路及び低域強調回路を実現することができる。
[第6実施形態]
本発明の第6実施形態によるドライバ回路について図16及び図17を用いて説明する。図16は本実施形態によるドライバ回路の構成を示すブロック図、図17は本実施形態によるドライバ回路の各点における信号の波形を示す波形図である。なお、第1乃至第5実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第6実施形態によるドライバ回路について図16及び図17を用いて説明する。図16は本実施形態によるドライバ回路の構成を示すブロック図、図17は本実施形態によるドライバ回路の各点における信号の波形を示す波形図である。なお、第1乃至第5実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路116は、図7に示す第3実施形態によるドライバ回路66の構成に加えて、ドライバ回路66に入力する信号の位相を調整する位相調整回路118を更に有し、DUT12に供給する伝送損失を受けた信号を模擬した模擬信号の位相を、その損失量に応じて調整するものである。なお、本実施形態においてドライバ回路66と組み合わせる位相調整回路118については、本出願人による特願2005−160832の明細書に詳述されている。
図16に示すように、ドライバ回路66の入力端には、信号生成部16により生成された信号の位相を調整した信号を出力する位相調整回路118が設けられている。
位相調整回路118は、ドライバ120、122と、ローパスフィルタ(LPF)124と、乗算回路126と、加算回路128と、コンパレータ130とを有している。
ドライバ120は、信号生成部16により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。また、ドライバ122には、ドライバ120と同様に、信号生成部16により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
LPF124は、ドライバ122の出力信号が入力信号として入力され、入力信号の低周波数成分を出力信号として出力する。
乗算回路126は、LPF124の出力信号が入力信号として入力され、所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
加算回路128は、乗算回路126の出力信号と所定の電圧VBBを有する信号とが入力され、乗算回路126の出力信号と所定の電圧VBBを有する信号とを加算した信号を出力信号として出力する。電圧VBBとしては、例えば、入力信号のローレベルとハイレベルの平均電圧(50%の電圧)が用いられる。
コンパレータ130は、プラス入力端子にドライバ120の出力信号が入力信号として入力され、マイナス入力端子に加算回路128の出力信号が参照信号として入力され、入力信号の周波数に応じて、入力信号の位相を調整した信号を出力信号として出力する。
こうして、位相調整回路118により位相が調整された信号は、ドライバ回路66のメインドライバ18及びサブドライバ20に入力信号として入力され、第3実施形態による場合と同様に、伝送損失を受けた信号を模擬した模擬信号が生成される。
このように、本実施形態によるドライバ回路118は、ドライバ回路66のメインドライバ18及びサブドライバ20に入力する入力信号の位相を位相調整回路118により調整するので、伝送損失を模擬した模擬信号の位相を、その損失量に応じて調整することができる。
これにより、例えば、図17に示すように、DUT12に供給される模擬信号の波形の立ち上がり及び立ち下がりの振幅50%のタイミングと、信号生成部16により生成された信号の波形の立ち上がり及び立ち下がりの振幅50%のタイミングとを揃えることができる。
図17は、図16に示す構成のA点〜E点における信号の波形を示す波形図である。図17(a)は、信号生成部16により生成された信号(A点の信号)の波形、ドライバ120の出力信号(B点の信号)の波形、及び加算回路128の出力信号(C点の信号)の波形を示している。図17(b)は、コンパレータ130の出力信号、すなわちメインドライバ18及びサブドライバ20に入力される信号(D点の信号)の波形を示している。図17(c)は、DUT12に供給される信号(E点の信号)の波形を示している。なお、図17(c)では、位相調整を行った信号を実線で示し、位相調整を行っていない信号の波形を点線で示している。
ドライバ120の出力信号は、図17(a)に示すように、信号生成部16により生成された信号と同一波形の信号である。
加算回路128の出力信号は、図17(a)に示すように、乗算回路126により振幅が調整されたLPF124の出力信号と、所定の電圧値VBBを有する信号とが加算された波形の信号である。
コンパレータ130の出力信号は、図17(b)に示すように、信号生成部16により生成された信号に対して位相が遅れるように調整された信号である。ここで、乗算回路126によるLPF124の出力信号の振幅を調整するための補正値を適宜変更することにより、位相の調整量を変更することができる。
DUT12に供給される信号、すなわちドライバ回路66の出力信号は、図17(c)に示すように、伝送損失を受けた信号を模擬した信号である。本実施形態によるドライバ回路116では、伝送損失を受けた信号を模擬した模擬信号を生成するためにメインドライバ18及びサブドライバ20に入力される信号の位相を位相調整回路118により調整するので、模擬信号の立ち上がり及び立ち下がりの振幅50%のタイミングを、信号生成部16により生成された信号の立ち上がり及び立ち下がりの振幅50%のタイミングに揃えることができる。
このように、本実施形態によれば、メインドライバ18及びサブドライバに入力する信号の位相を調整する位相調整回路118を有するので、DUT12に供給する伝送損失を受けた信号を模擬した模擬信号の位相を、その損失量に応じて調整することができる。
[第7実施形態]
本発明の第7実施形態によるドライバ回路について図18及び図19を用いて説明する。図18は本実施形態によるドライバ回路の構成を示すブロック図、図19は本実施形態によるドライバ回路の各点における信号の波形を示す波形図である。なお、第1乃至第6実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第7実施形態によるドライバ回路について図18及び図19を用いて説明する。図18は本実施形態によるドライバ回路の構成を示すブロック図、図19は本実施形態によるドライバ回路の各点における信号の波形を示す波形図である。なお、第1乃至第6実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路132は、複数の可変遅延回路134−1、134−2、134−3、…と複数のサブドライバ136−1、136−2、136−3、…とを組み合わせることにより、低域を強調した低域強調信号、すなわち伝送損失を受けた信号を模擬した模擬信号をデジタル的に生成するものである。
本実施形態によるドライバ回路は、図18に示すように、メインドライバ18と、複数の可変遅延回路134−1、134−2、134−3、…と、複数の可変遅延回路134−1、134−2、134−3、…のそれぞれに対応して設けられた複数のサブドライバ136−1、136−2、136−3、…と、加算部138とを有している。
本実施形態によるドライバ回路132には、信号生成部(図示せず)により生成された信号が入力される。
メインドライバ18は、信号生成部により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
複数の可変遅延回路134−1、134−2、134−3、…は、信号生成部により生成された信号が入力信号として入力され、入力信号を遅延時間tdずつ順次遅延する。n番目(nは正の整数)の可変遅延回路134−nは、遅延時間n×tdだけ遅延した入力信号を出力信号として出力する。
複数のサブドライバ136−1、136−2、136−3、…は、それぞれ対応する複数の可変遅延回路134−1、134−2、134−3、…の出力信号が入力信号として入力され、入力信号の振幅を調整した信号を出力信号として出力する。n番目(nは正の整数)のサブドライバ136−nは、遅延時間n×tdだけ遅延した信号の振幅を調整した信号を出力信号として出力する。
加算部138は、複数のサブドライバ136−1、136−2、136−3、…のそれぞれに対応して設けられた複数の加算回路140−1、140−2、140−3、…を有している。
複数の加算回路140−1、140−2、140−3、…は、それぞれ対応する複数のサブドライバ136−1、136−2、136−3、…の出力信号を、メインドライバ18の出力信号に加算する。これにより、加算部138は、複数のサブドライバ136−1、136−2、136−3、…の出力信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
こうして、本実施形態によるドライバ回路132は、複数のサブドライバ136−1、136−2、136−3、…の出力信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
図19は、図18に示す構成の各点における信号の波形を示す波形図である。なお、図19においては、可変遅延回路、サブドライバ、及び加算回路が、それぞれ3つずつ設けられている場合について示している。図19(a)は本実施形態によるドライバ回路132に入力される入力信号の波形を示している。図19(b)はサブドライバ136−1の出力信号V1の波形を示している。図19(c)はサブドライバ136−2の出力信号V2の波形を示している。図19(d)はサブドライバ136−3の出力信号V3の波形を示している。図19(e)は本実施形態によるドライバ回路132の出力信号Voutの波形を示している。
図19(a)に示す入力信号は、メインドライバ18及び複数の可変遅延回路136−1、136−3、136−3に供給される。
メインドライバ18の出力信号は、図19(a)に示す入力信号と同一波形の信号である。
サブドライバ136−1の出力信号V1は、図19(b)に示すように、図19(a)に示す入力信号に対して遅延時間tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ136−2の出力信号V2は、図19(c)に示すように、図19(a)に示す入力信号に対して遅延時間2×tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ136−3の出力信号V3は、図19(d)に示すように、図19(a)に示す入力信号に対して遅延時間3×tdだけ遅延し、振幅が調整された波形の信号である。
本実施形態によるドライバ回路136の出力信号Voutは、図19(e)に示すように、メインドライバ18の出力信号に、複数のサブドライバ136−1、136−2、136−3の出力信号V1、V2、V3が加算された波形の信号である。
図19(e)に示すように、遅延時間tdだけ遅延したV1、遅延時間2×tdだけ遅延したV2、及び遅延時間3×tdだけ遅延したV3を、メインドライバ18の出力信号に加算することにより、低域が強調された低域強調信号Vout、すなわち、伝送損失を受けた信号を模擬した模擬信号Voutをデジタル的に生成することができる。
このように、本実施形態によるドライバ回路132は、複数の可変遅延回路134−1、134−2、134−3、…により順次遅延された複数の信号を、メインドライバ18の出力信号に加算するので、低域強調信号をデジタル的に生成することができる。
また、本実施形態によるドライバ回路132においては、複数の可変遅延回路134−1、134−2、134−3、…による遅延時間tdを適宜変更し、複数のサブドライバ136−1、136−2、136−3、…による振幅の調整量を適宜変更することにより、デジタル的に生成される低域強調信号における低域の強調量を変更し、また、その波形を任意の波形に整形することができる。
なお、複数の可変遅延回路134−1、134−2、134−3、…、複数のサブドライバ136−1、136−2、136−3、…、及び複数の加算回路140−1、140−2、140−3、…を設ける数は、出力信号に要求される分解能等に応じて、適宜設定することができる。
[第8実施形態]
本発明の第8実施形態によるドライバ回路について図20乃至図24を用いて説明する。図20は本実施形態によるドライバ回路の構成を示すブロック図、図21及び図22は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図23は本実施形態によるドライバ回路の具体的な回路構成を示す回路図、図24は本実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。なお、第7実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本発明の第8実施形態によるドライバ回路について図20乃至図24を用いて説明する。図20は本実施形態によるドライバ回路の構成を示すブロック図、図21及び図22は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図23は本実施形態によるドライバ回路の具体的な回路構成を示す回路図、図24は本実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。なお、第7実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるドライバ回路142は、複数の可変遅延回路134−1、134−2、134−3、…と複数のサブドライバ(差動ドライバ)144−1、144−2、144−3、…とを組み合わせることにより、低域強調動作時には、低域を強調した低域強調信号、すなわち伝送損失を受けた信号を模擬した模擬信号をデジタル的に生成し、また、高域強調動作時には、高域を強調した高域強調信号をデジタル的に生成するものである。
本実施形態によるドライバ回路142は、図20に示すように、メインドライバ18と、複数の可変遅延回路134−1、134−2、134−3、…と、複数の可変遅延回路134−1、134−2、134−3、…のそれぞれに対応して設けられた複数のサブドライバ144−1、144−2、144−3、…と、複数のサブドライバ144−1、144−2、144−3、…のそれぞれに対応して設けられた複数のセレクトスイッチ146−1、146−2、146−3、…と、加算部148とを有している。
本実施形態によるドライバ回路142には、信号生成部(図示せず)により生成された信号が入力される。
メインドライバ18は、信号生成部により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
複数の可変遅延回路134−1、134−2、134−3、…は、第7実施形態によるドライバ回路と同様に、信号生成部により生成された信号が入力信号として入力され、入力信号を遅延時間tdずつ順次遅延する。n番目(nは正の整数)の可変遅延回路134−nは、遅延時間n×tdだけ遅延した入力信号を出力信号として出力する。
複数のサブドライバ144−1、144−2、144−3、…は、差動ドライバにより構成されており、それぞれ対応する複数の可変遅延回路134−1、134−2、134−3、…の出力信号が入力信号として入力され、入力信号と同一波形の信号の振幅を調整した非反転信号と、入力信号を反転した波形の信号の振幅を調整した反転信号とからなる差動信号を出力信号として出力する。n番目(nは正の整数)のサブドライバ136−nは、遅延時間n×tdだけ遅延した信号の振幅を調整した非反転信号及び反転信号を出力信号として出力する。
複数のセレクトスイッチ146−1、146−2、146−3、…は、低域強調動作と高域強調動作とを切り替えるためのセレクト信号Selに基づき、それぞれ対応する複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの一方の信号が加算部148に入力されるように接続を切り替える。
すなわち、低域強調動作時において、複数のセレクトスイッチ146−1、146−2、146−3、…は、それぞれ対応する複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの非反転信号が加算部148に入力されるように接続を切り替える。
また、高域強調動作時において、複数のセレクトスイッチ146−1、146−2、146−3、…は、それぞれ対応する複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの反転信号が加算部148に入力されるように接続を切り替える。
加算部148は、複数のサブドライバ144−1、144−2、144−3、…のそれぞれに対応して設けられた複数の加算回路150−1、150−2、150−3、…を有している。
複数の加算回路150−1、150−2、150−3、…は、それぞれ対応する複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうち、複数のセレクトスイッチ146−1、146−2、146−3、…を介して加算部148に入力される一方の信号をメインドライバ18の出力信号に加算する。
すなわち、低域強調動作時においては、複数の加算回路150−1、150−2、150−3、…は、それぞれ対応する複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの非反転信号を、メインドライバ18の出力信号に加算する。これにより、加算部148は、複数のサブドライバ144−1、144−2、144−3、…から出力される非反転信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
また、高域強調動作時においては、複数の加算回路150−1、150−2、150−3、…は、それぞれ対応する複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの反転信号を、メインドライバ18の出力信号に加算する。これにより、加算部148は、複数のサブドライバ144−1、144−2、144−3、…から出力される反転信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
こうして、本実施形態によるドライバ回路142は、低域強調動作時において、複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの非反転信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
また、本実施形態によるドライバ回路142は、高域強調動作時において、複数のサブドライバ144−1、144−2、144−3、…から出力される差動信号のうちの反転信号をメインドライバ18の出力信号に加算した信号を出力信号として出力する。
図21は、低域強調動作時の図20に示す構成の各点における信号の波形を示す波形図である。なお、図21においては、可変遅延回路、サブドライバ、及び加算回路が、それぞれ3つずつ設けられている場合について示している。図21(a)は本実施形態によるドライバ回路142に入力される入力信号の波形を示している。図21(b)はサブドライバ144−1から出力される非反転信号V1の波形を示している。図21(c)はサブドライバ144−2出力される非反転信号V2の波形を示している。図21(d)はサブドライバ144−3から出力される非反転信号V3の波形を示している。図21(e)は本実施形態によるドライバ回路142の出力信号の波形を示している。
図21(a)に示す入力信号は、メインドライバ18及び複数の可変遅延回路134−1、134−2、134−3に供給される。
メインドライバ18の出力信号は、図21(a)に示す入力信号と同一波形の信号である。
サブドライバ144−1から出力される非反転信号V1は、図21(b)に示すように、図21(a)に示す入力信号に対して遅延時間tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ144−2から出力される非反転信号V2は、図21(c)に示すように、図21(a)に示す入力信号に対して遅延時間2×tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ144−3から出力される非反転信号V3は、図21(d)に示すように、図21(a)に示す入力信号に対して遅延時間3×tdだけ遅延し、振幅が調整された波形の信号である。
本実施形態によるドライバ回路142の出力信号Voutは、図21(e)に示すように、メインドライバ18の出力信号に、複数のサブドライバ144−1、144−2、144−3から出力される非反転信号V1、V2、V3が加算された波形の信号である。
低域強調動作時においては、図21(e)に示すように、遅延時間tdだけ遅延した非反転信号V1、遅延時間2×tdだけ遅延した非反転信号V2、及び遅延時間3×tdだけ遅延した非反転信号V3を、メインドライバ18の出力信号に加算することにより、低域が強調された低域強調信号Vout、すなわち、伝送損失を受けた信号を模擬した模擬信号Voutがデジタル的に生成される。
このように、本実施形態によるドライバ回路142は、低域強調動作時において、複数の可変遅延回路134−1、134−2、134−3、…により順次遅延された複数の非反転信号を、メインドライバ18の出力信号に加算するので、低域強調信号をデジタル的に生成することができる。
また、本実施形態によるドライバ回路142においては、複数の可変遅延回路134−1、134−2、134−3、…による遅延時間tdを適宜変更し、複数のサブドライバ144−1、144−2、144−3、…による振幅の調整量を適宜変更することにより、低域強調信号における低域の強調量を変更し、また、その波形を任意の波形に整形することができる。
図22は、高域強調動作時の図20に示す構成の各点における信号の波形を示す波形図である。なお、図22においても、可変遅延回路、サブドライバ、及び加算回路が、それぞれ3つずつ設けられている場合について示している。図22(a)は本実施形態によるドライバ回路142に入力される入力信号の波形を示している。図22(b)はサブドライバ144−1から出力される反転信号V1Bの波形を示している。図22(c)はサブドライバ144−2出力される反転信号V2Bの波形を示している。図22(d)はサブドライバ14−3から出力される反転信号V3Bの波形を示している。図22(e)は本実施形態によるドライバ回路142の出力信号の波形を示している。
図22(a)に示す入力信号は、メインドライバ18及び複数の可変遅延回路134−1、134−2、134−3に供給される。
メインドライバ18の出力信号は、図22(a)に示す入力信号と同一波形の信号である。
サブドライバ144−1から出力される反転信号V1Bは、図22(b)に示すように、図22(a)に示す入力信号に対して遅延時間tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ144−1から出力される反転信号V1Bは、図22(b)に示すように、図22(a)に示す入力信号に対して遅延時間tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ144−2から出力される反転信号V2Bは、図22(c)に示すように、図22(a)に示す入力信号に対して遅延時間2×tdだけ遅延し、振幅が調整された波形の信号である。
サブドライバ144−3から出力される反転信号V3Bは、図22(d)に示すように、図22(a)に示す入力信号に対して遅延時間3×tdだけ遅延し、振幅が調整された波形の信号である。
本実施形態によるドライバ回路142の出力信号Voutは、図22(e)に示すように、メインドライバ18の出力信号に、複数のサブドライバ144−1、144−2、144−3から出力される反転信号V1B、V2B、V3Bが加算された波形の信号である。
高域強調動作時においては、図22(e)に示すように、遅延時間tdだけ遅延した反転信号V1B、遅延時間2×tdだけ遅延した反転信号V2B、及び遅延時間3×tdだけ遅延した反転信号V3Bを、メインドライバ18の出力信号に加算することにより、高域が強調された高域強調信号Voutがデジタル的に生成される。
このように、本実施形態によるドライバ回路142は、高域強調動作時において、複数の可変遅延回路134−1、134−2、134−3、…により順次遅延された複数の反転信号を、メインドライバ18の出力信号に加算するので、高域強調信号をデジタル的に生成することができる。
また、本実施形態によるドライバ回路142においては、複数の可変遅延回路134−1、134−2、134−3、…による遅延時間tdを適宜変更し、複数のサブドライバ144−1、144−2、144−3、…による振幅の調整量を適宜変更することにより、高域強調信号における高域の強調量を変更し、また、その波形を任意の波形に整形することができる。
次に、本実施形態によるドライバ回路142の具体的な回路構成について図23及び図24を用いて説明する。なお、図23に示す回路図では、可変遅延回路、サブドライバ、セレクトスイッチ、及び加算回路については、可変遅延回路134−1、134−2、サブドライバ144−1、セレクトスイッチ146−1、加算回路150−1についてのみ示している。
メインドライバ18の回路構成は、図5に示す第1実施形態による場合と同様である。
サブドライバ144−1は、2つのトランジスタ152、154と、2つのトランジスタ152、154のエミッタに共通に接続された可変定電流回路156とを有している。サブドライバ134のベースには、対応する可変遅延回路134−1が接続されている。なお、他のサブドライバ144−2、144−3、…も同様の回路構成を有している。
セレクトスイッチ146−1は、サブドライバ144−1のトランジスタ152のコレクタにエミッタが接続されたトランジスタ158、160と、サブドライバ144−1のトランジスタ154のコレクタにエミッタが接続されたトランジスタ162、164とを有している。なお、他のセレクトスイッチ146−2、146−3、…も同様の回路構成を有している。
メインドライバ18においては、一方のトランジスタ28のベースに、信号生成部により生成された信号PATが入力される。図24(a)は、信号生成部により入力される信号(電圧)PATの波形を示している。他方のトランジスタ30のベースには、所定の参照電圧Vref1(PATB)を有する信号が入力される。これにより、他方のトランジスタ30のコレクタから、一方のトランジスタ28のベースに入力された信号と同一波形の信号が出力される。図24(b)は、このときトランジスタ34のエミッタ側からトランジスタ30のコレクタ側に流れる信号(電流)i1の波形を示している。トランジスタ30のコレクタから出力された信号は、トランジスタ34を介して、メインドライバ18の出力信号として出力される。
サブドライバ144−1においては、一方のトランジスタ152のベースに、信号生成部により生成された信号PATが可変遅延回路134−1を介して入力される。トランジスタ152のベースに入力される信号は、可変遅延回路134−1により、入力信号PATに対して遅延時間tdだけ遅延する。他方のトランジスタ154のベースには、所定の参照電圧Vref1(PATB)を有する信号が入力される。
これにより、一方のトランジスタ152のコレクタから、トランジスタ152のベースに入力された信号を反転した波形の反転信号が出力される。ここで、可変定電流回路156に流れる電流を変更することにより、トランジスタ152のコレクタから出力される反転信号の振幅を調整することができる。図23(c)は、このときトランジスタ158のエミッタ側からトランジスタ152のコレクタ側に流れる信号(電流)i2の波形を示している。
トランジスタ152のコレクタから出力された信号は、セレクトスイッチ146−1に入力される。
また、他方のトランジスタ154のコレクタからは、一方のトランジスタ152のベースに入力された信号と同一波形の信号が出力される。ここで、可変定電流回路156に流れる電流を変更することにより、トランジスタ154のコレクタから出力される非反転信号の振幅を調整することができる。図24(d)は、このときトランジスタ162のエミッタ側からトランジスタ154のコレクタ側に流れる信号(電流)i3の波形を示している。
トランジスタ154のコレクタから出力された信号は、セレクトスイッチ146−1に入力される。
セレクトスイッチ146−1においては、トランジスタ152のコレクタから出力された信号が、トランジスタ158及びトランジスタ1160のエミッタ側に入力される。また、トランジスタ154のコレクタから出力された信号が、トランジスタ162及びトランジスタ164のエミッタ側に入力される。ここで、トランジスタ160、162のベースに、所定の参照電圧Vref2を有する信号が入力され、トランジスタ158、164のベースのいずれか一方に、セレクト信号Selが入力される。
まず、高域強調動作時には、トランジスタ158のベースにセレクト信号Selが入力される。これにより、サブドライバ144−1のトランジスタ152のベースから出力された反転信号が、トランジスタ158のコレクタから出力される。
トランジスタ158のコレクタから出力された反転信号は、加算回路150−1により、メインドライバ18の出力信号に加算される。
他のサブドライバ、セレクトスイッチ、及び加算回路も、複数の可変遅延回路により所定の遅延時間だけ段階的に遅延した信号に対して同様に動作する。
こうして、高域強調動作時において、ドライバ回路142の出力信号Voutとして、高域が強調された高域強調信号がデジタル的に生成される。図24(e)は、高域強調動作時のドライバ回路142の出力信号(電圧)Voutの波形を示している。
また、低域強調動作時には、トランジスタ164のベースにセレクト信号Selが入力される。これにより、サブドライバ144−1のトランジスタ154のベースから出力された非反転信号が、トランジスタ162のコレクタから出力される。
低域強調動作時において、トランジスタ162のコレクタから出力された非反転信号は、加算回路150−1により、メインドライバ18の出力信号に加算される。
他のサブドライバ、セレクトスイッチ、及び加算回路も、複数の可変遅延回路により所定の遅延時間だけ遅延した信号に対して同様に動作する。
こうして、低域強調動作時において、ドライバ回路142の出力信号Voutとして、低域が強調された低域強調信号がデジタル的に生成される。図24(f)は、低域強調動作時のドライバ回路142の出力信号(電圧)Voutの波形を示している。
このように、本実施形態によるドライバ回路142は、複数の可変遅延回路134−1、134−2、134−3、…により順次遅延された複数の反転信号又は非反転信号を、メインドライバ18の出力信号に加算するので、高域強調信号又は低域強調信号をデジタル的に生成することができる。
また、本実施形態によるドライバ回路142においては、複数の可変遅延回路134−1、134−2、134−3、…による遅延時間tdを適宜変更し、複数のサブドライバ144−1、144−2、144−3、…による振幅の調整量を適宜変更することにより、高域強調信号又は低域強調信号における高域又は低域の強調量を変更し、また、その波形を任意の波形に整形することができる。
なお、複数の可変遅延回路134−1、134−2、134−3、…、複数のサブドライバ144−1、144−2、144−3、…、及び複数の加算回路150−1、150−2、150−3、…を設ける数は、出力信号に要求される分解能等に応じて、適宜設定することができる。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、信号生成部16により方形波状のパルス信号をドライバ回路に供給する場合について説明したが、信号生成部16によりドライバ回路に供給する信号としては、三角波状のパルス信号等の種々の信号を用いることができる。
また、上記実施形態では、メインドライバ18が、入力信号と同一波形の出力信号を出力する場合について説明したが、メインドライバ18は、入力信号に応じた所定の波形を有する非反転信号を出力信号として出力するものであればよい。
また、上記実施形態では、サブドライバ20、20−1、…、20−nが、入力信号を反転した波形の出力信号を出力する場合について説明したが、サブドライバ20、20−1、…、20−nは、入力信号に応じた所定の波形を有する反転信号を出力信号として出力するものであればよい。
また、上記第5実施形態では、サブドライバ80が、入力信号と同一波形の非反転信号と、入力信号を反転した波形の反転信号とからなる差動信号を出力する場合について説明したが、サブドライバ80は、入力信号に応じた所定の波形を有する非反転信号と反転信号とからなる差動信号を出力するものであればよい。
また、上記実施形態では、高域強調回路22、22−1、…、22−n、82、84として微分回路を用いる場合について説明したが、これら高域強調回路としては種々のハイパスフィルタを用いることができる。また、フィルタのような受動回路のみならず、高域強調信号を能動的に生成する能動回路によりこれらを構成してもよい。
また、上記第2実施形態では、第1実施形態によるドライバ回路の構成に更に増幅回路64を設ける場合について説明したが、他の実施形態によるドライバ回路についても同様に増幅回路64を設けてもよい。
また、上記第6実施形態では、第3実施形態によるドライバ回路の構成に更に位相調整回路118を設ける場合について説明したが、他の実施形態によるドライバ回路についても同様に位相調整回路118を設けてもよい。
また、上記実施形態では、半導体試験装置においてDUTを試験するための信号を生成するドライバ回路として本発明によるドライバ回路を用いる場合について説明したが、本発明は、半導体試験装置におけるドライバ回路に限らず、接続先の回路に信号を供給するドライバ回路に広く適用することができる。
10…ドライバ回路
12…DUT
14…高域強調回路
16…信号生成部
18…メインドライバ
20…サブドライバ
20−1、…、20−n…サブドライバ
22…高域強調回路
22−1、…、22−n…高域強調回路
24…加算回路
24−1、…、24−n…加算回路
26…無損失伝送線路
28、30、32、34…トランジスタ
36、38…抵抗
40…定電流回路
42、44、46、48…トランジスタ
50、52…定電流回路
54…抵抗
56…コンデンサ
58、60…駆動電源
62…ドライバ回路
64…増幅回路
66…ドライバ回路
68…乗算回路
68−1、…、68−n…乗算回路
70、72…トランジスタ
74…ドライバ回路
76…加算部
78…ドライバ回路
80…サブドライバ
82…高域強調回路
84…高域強調回路
86、88…乗算回路
90…加算部
92、94…加算回路
96、98…トランジスタ
100、102…定電流回路
104…抵抗
106…コンデンサ
108、110、112、114…トランジスタ
116…ドライバ回路
118…位相調整回路
120、122…ドライバ
124…ローパスフィルタ
126…乗算回路
128…加算回路
130…コンパレータ
132…ドライバ回路
134−1、134−2、134−3…可変遅延回路
136−1、136−2、136−3…サブドライバ
138…加算部
140−1、140−2、140−3…加算回路
142…ドライバ回路
144−1、144−2、144−3…サブドライバ
146−1、146−2、146−3…セレクトスイッチ
148…加算部
150−1、150−2、150−3…加算回路
152、154…トランジスタ
156…可変定電流回路
158、160、162、164…トランジスタ
200…DUT
202…高域強調回路
204…ドライバ
206…損失量選択回路
208…無損失伝送媒体
210−1、210−2、…、210−n…伝送媒体
212…無損失伝送線路
214…位相調整回路
216…信号生成部
12…DUT
14…高域強調回路
16…信号生成部
18…メインドライバ
20…サブドライバ
20−1、…、20−n…サブドライバ
22…高域強調回路
22−1、…、22−n…高域強調回路
24…加算回路
24−1、…、24−n…加算回路
26…無損失伝送線路
28、30、32、34…トランジスタ
36、38…抵抗
40…定電流回路
42、44、46、48…トランジスタ
50、52…定電流回路
54…抵抗
56…コンデンサ
58、60…駆動電源
62…ドライバ回路
64…増幅回路
66…ドライバ回路
68…乗算回路
68−1、…、68−n…乗算回路
70、72…トランジスタ
74…ドライバ回路
76…加算部
78…ドライバ回路
80…サブドライバ
82…高域強調回路
84…高域強調回路
86、88…乗算回路
90…加算部
92、94…加算回路
96、98…トランジスタ
100、102…定電流回路
104…抵抗
106…コンデンサ
108、110、112、114…トランジスタ
116…ドライバ回路
118…位相調整回路
120、122…ドライバ
124…ローパスフィルタ
126…乗算回路
128…加算回路
130…コンパレータ
132…ドライバ回路
134−1、134−2、134−3…可変遅延回路
136−1、136−2、136−3…サブドライバ
138…加算部
140−1、140−2、140−3…加算回路
142…ドライバ回路
144−1、144−2、144−3…サブドライバ
146−1、146−2、146−3…セレクトスイッチ
148…加算部
150−1、150−2、150−3…加算回路
152、154…トランジスタ
156…可変定電流回路
158、160、162、164…トランジスタ
200…DUT
202…高域強調回路
204…ドライバ
206…損失量選択回路
208…無損失伝送媒体
210−1、210−2、…、210−n…伝送媒体
212…無損失伝送線路
214…位相調整回路
216…信号生成部
Claims (8)
- 入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、
前記入力信号が入力され、前記入力信号に応じた第1の信号を出力するメインドライバと、
前記入力信号が入力され、前記入力信号を反転した第2の信号を出力するサブドライバと、
前記第2の信号が入力され、前記第2の信号の高域を強調した第3の信号を出力する高域強調回路と、
前記第1の信号と前記第3の信号とを加算した前記模擬信号を出力する加算部と
を有することを特徴とするドライバ回路。 - 請求項1記載のドライバ回路において、
前記高域強調回路は、前記第2の信号を微分した前記第3の信号を出力する微分回路である
ことを特徴とするドライバ回路。 - 請求項1又は2記載のドライバ回路において、
前記模擬信号が入力され、前記模擬信号を増幅する増幅回路を更に有する
ことを特徴とするドライバ回路。 - 請求項1乃至3のいずれか1項に記載のドライバ回路において、
前記第3の信号が入力され、前記第3の信号の振幅を調整する乗算回路を更に有し、
前記加算部は、前記第1の信号と、前記乗算回路により振幅が調整された前記第3の信号とを加算した前記模擬信号を出力する
ことを特徴とするドライバ回路。 - 請求項1乃至4のいずれか1項に記載のドライバ回路において、
前記サブドライバは、前記入力信号を反転した前記第2の信号と、前記入力信号に応じた第4の信号とを出力する差動ドライバであり、
前記第4の信号が入力され、前記第4の信号の高域を強調した第5の信号を出力する他の高域強調回路を更に有し、
前記加算部は、前記模擬信号、又は前記第1の信号に前記第5の信号を加算した信号を出力する
ことを特徴とするドライバ回路。 - 請求項5記載のドライバ回路において、
前記第3の信号を出力する前記高域強調回路と、前記第5の信号を出力する前記他の高域強調回路とは、共通の微分回路により構成されている
ことを特徴とするドライバ回路。 - 請求項1乃至6のいずれか1項に記載のドライバ回路において、
前記メインドライバ及び前記サブドライバに入力される前記入力信号の位相を調整する位相調整回路を更に有する
ことを特徴とするドライバ回路。 - 入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、
前記入力信号が入力され、前記入力信号に応じた第1の信号を出力するメインドライバと、
前記入力信号が入力され、前記入力信号を反転した第2の信号を出力する複数のサブドライバと、
互いに異なる時定数を有し、複数の前記サブドライバが出力する複数の前記第2の信号がそれぞれ入力され、入力された前記第2の信号の高域を強調した第3の信号を出力する複数の高域強調回路と、
複数の前記高域強調回路が出力する複数の前記第3の信号がそれぞれ入力され、入力された前記第3の信号の振幅を調整する複数の乗算回路と、
前記第1の信号と、複数の前記乗算回路により振幅が調整された複数の前記第3の信号とを加算した前記模擬信号を出力する加算部と
を有することを特徴とするドライバ回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007056983A JP2008219718A (ja) | 2007-03-07 | 2007-03-07 | ドライバ回路 |
KR1020097018514A KR20090121305A (ko) | 2007-03-07 | 2008-02-25 | 드라이버 회로 |
PCT/JP2008/053149 WO2008108195A1 (ja) | 2007-03-07 | 2008-02-25 | ドライバ回路 |
TW097106805A TWI399949B (zh) | 2007-03-07 | 2008-02-27 | Drive circuit |
US12/584,456 US7990177B2 (en) | 2007-03-07 | 2009-09-04 | Driver circuit for producing signal simulating transmission loss |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007056983A JP2008219718A (ja) | 2007-03-07 | 2007-03-07 | ドライバ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008219718A true JP2008219718A (ja) | 2008-09-18 |
Family
ID=39738088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007056983A Pending JP2008219718A (ja) | 2007-03-07 | 2007-03-07 | ドライバ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7990177B2 (ja) |
JP (1) | JP2008219718A (ja) |
KR (1) | KR20090121305A (ja) |
TW (1) | TWI399949B (ja) |
WO (1) | WO2008108195A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095378A1 (ja) * | 2009-02-18 | 2010-08-26 | 株式会社アドバンテスト | 出力装置および試験装置 |
JP2012050069A (ja) * | 2010-08-30 | 2012-03-08 | Tektronix Inc | 信号発生装置及び発生方法 |
JPWO2010070835A1 (ja) * | 2008-12-19 | 2012-05-24 | 株式会社アドバンテスト | 伝送システムおよび試験装置 |
JP2014103519A (ja) * | 2012-11-19 | 2014-06-05 | Fujitsu Ltd | エンファシス信号生成回路 |
JP2015139039A (ja) * | 2014-01-21 | 2015-07-30 | 富士通株式会社 | エンファシス信号生成回路 |
WO2019031003A1 (ja) * | 2017-08-08 | 2019-02-14 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、および通信システム |
JP2021063807A (ja) * | 2019-10-14 | 2021-04-22 | アナログ ディヴァイスィズ インク | 複合ピンドライバ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211620A (ja) * | 2007-02-27 | 2008-09-11 | Advantest Corp | ドライバ回路 |
JP2012044396A (ja) * | 2010-08-18 | 2012-03-01 | Fujitsu Ltd | 駆動回路および光送信装置 |
US9148130B1 (en) * | 2012-05-10 | 2015-09-29 | Cadence Design Systems, Inc. | System and method for boosting a selective portion of a drive signal for chip-to-chip transmission |
US11686773B1 (en) | 2022-01-25 | 2023-06-27 | Analog Devices, Inc. | Path loss compensation for comparator |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006345532A (ja) * | 2005-06-09 | 2006-12-21 | Agilent Technol Inc | 信号整形回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3629346B2 (ja) * | 1996-12-25 | 2005-03-16 | 株式会社アドバンテスト | 信号伝送方式及び伝送線路駆動回路 |
US6360180B1 (en) * | 1999-05-10 | 2002-03-19 | Teradyne, Inc. | Driver with transmission path loss compensation |
JP2003309461A (ja) * | 2002-04-15 | 2003-10-31 | Nec Electronics Corp | 出力バッファ回路 |
US7664170B2 (en) * | 2002-07-22 | 2010-02-16 | Broadcom Corporation | Bit stream linear equalizer with AGC loop |
JP4806679B2 (ja) * | 2005-06-01 | 2011-11-02 | 株式会社アドバンテスト | ジッタ発生回路 |
US7538582B2 (en) | 2005-10-28 | 2009-05-26 | Advantest Corporation | Driver circuit, test apparatus and adjusting method |
US20070230355A1 (en) * | 2006-03-30 | 2007-10-04 | Advantest Corporation | Test apparatus and test method |
-
2007
- 2007-03-07 JP JP2007056983A patent/JP2008219718A/ja active Pending
-
2008
- 2008-02-25 WO PCT/JP2008/053149 patent/WO2008108195A1/ja active Application Filing
- 2008-02-25 KR KR1020097018514A patent/KR20090121305A/ko not_active Application Discontinuation
- 2008-02-27 TW TW097106805A patent/TWI399949B/zh not_active IP Right Cessation
-
2009
- 2009-09-04 US US12/584,456 patent/US7990177B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006345532A (ja) * | 2005-06-09 | 2006-12-21 | Agilent Technol Inc | 信号整形回路 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010070835A1 (ja) * | 2008-12-19 | 2012-05-24 | 株式会社アドバンテスト | 伝送システムおよび試験装置 |
JP5211176B2 (ja) * | 2008-12-19 | 2013-06-12 | 株式会社アドバンテスト | 伝送システムおよび試験装置 |
JPWO2010095378A1 (ja) * | 2009-02-18 | 2012-08-23 | 株式会社アドバンテスト | 出力装置および試験装置 |
WO2010095378A1 (ja) * | 2009-02-18 | 2010-08-26 | 株式会社アドバンテスト | 出力装置および試験装置 |
US8324947B2 (en) | 2009-02-18 | 2012-12-04 | Advantest Corporation | Output apparatus and test apparatus |
KR101250498B1 (ko) | 2009-02-18 | 2013-04-05 | 가부시키가이샤 어드밴티스트 | 출력 장치 및 시험 장치 |
JP2012050069A (ja) * | 2010-08-30 | 2012-03-08 | Tektronix Inc | 信号発生装置及び発生方法 |
JP2014103519A (ja) * | 2012-11-19 | 2014-06-05 | Fujitsu Ltd | エンファシス信号生成回路 |
JP2015139039A (ja) * | 2014-01-21 | 2015-07-30 | 富士通株式会社 | エンファシス信号生成回路 |
WO2019031003A1 (ja) * | 2017-08-08 | 2019-02-14 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、および通信システム |
JPWO2019031003A1 (ja) * | 2017-08-08 | 2020-07-09 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、および通信システム |
US11043979B2 (en) | 2017-08-08 | 2021-06-22 | Sony Semiconductor Solutions Corporation | Transmission device and communication system |
JP7100644B2 (ja) | 2017-08-08 | 2022-07-13 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、および通信システム |
JP2021063807A (ja) * | 2019-10-14 | 2021-04-22 | アナログ ディヴァイスィズ インク | 複合ピンドライバ |
JP7121089B2 (ja) | 2019-10-14 | 2022-08-17 | アナログ ディヴァイスィズ インク | 複合ピンドライバ |
Also Published As
Publication number | Publication date |
---|---|
WO2008108195A1 (ja) | 2008-09-12 |
TWI399949B (zh) | 2013-06-21 |
US7990177B2 (en) | 2011-08-02 |
TW200849906A (en) | 2008-12-16 |
KR20090121305A (ko) | 2009-11-25 |
US20100109788A1 (en) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008219718A (ja) | ドライバ回路 | |
JP5266325B2 (ja) | ベクトル合成型移相器、光トランシーバおよび制御回路 | |
US8913655B2 (en) | Feed-forward equalizer architectures | |
US20180351769A1 (en) | Methods and systems for background calibration of multi-phase parallel receivers | |
US8115520B2 (en) | Driver circuit | |
US7372330B2 (en) | Variable gain amplifier | |
US7885144B2 (en) | Time-dependant gain control for an amplifier used in receiving echoes | |
WO2008023615A1 (fr) | Appareil de test et procédé de fabrication de dispositif à l'aide de l'appareil de test | |
US20070132509A1 (en) | Class d amplifier | |
WO2014002017A1 (en) | Predistortion according to an artificial neural network (ann)-based model | |
US9525402B1 (en) | Voltage mode transmitter | |
JPWO2011045832A1 (ja) | 差動ドライバ回路およびそれを用いた試験装置 | |
US20170131327A1 (en) | Pulsed current source with internal impedance matching | |
JP3905889B2 (ja) | ドライバ回路 | |
WO2006046399A1 (ja) | 振幅可変ドライバ回路、及び試験装置 | |
US20060176084A1 (en) | Amplitude adjusting circuit | |
EP3419164B1 (en) | Variable gain amplifier | |
US8971447B1 (en) | Variable delay of data signals | |
WO2006129491A1 (ja) | ジッタ発生回路 | |
US20060150047A1 (en) | Apparatus and method for generating a high-frequency signal | |
JP5235141B2 (ja) | ドライバ回路および試験装置 | |
JP2020039576A (ja) | 半導体装置 | |
KR101076417B1 (ko) | 역치 전압 제어 장치, 시험 장치 및 회로 디바이스 | |
CN108599746B (zh) | 自适应脉宽调整电路、快闪存储器 | |
Jankowski et al. | Adjustable generator of edge-rounded trapezoidal waveforms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |