JPH1168855A - データ伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 データ伝送の速度を高速化する場合に、１ビ
ット当たりの一定時間を、立ち上がり時間または立ち下
がり時間の長い方の時間よりも短くすると、ハイレベル
またはローレベルに達する前に次のビットになってしま
い、異常なデータが伝送されてしまい、データ伝送のよ
り高速化ができないという課題があった。 【解決手段】 データ出力回路に、その内部の出力ドラ
イバ回路が出力したデータの電圧を分圧するための出力
分圧上位抵抗と出力分圧下位抵抗を備えるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電圧のレベルの
変化により任意のデータを構成し、このデータを出力す
るデータ出力回路と、このデータを入力するデータ入力
回路とから構成されるデータ伝送装置に関するものであ
る。

【０００２】

【従来の技術】図９は、従来のデータ伝送装置の構成図
である。図において、１は、任意のデータを出力するデ
ータ出力回路、２は、データ出力回路１が出力したデー
タを入力するデータ入力回路、３は、データ出力回路１
の内部に備えられたデータを直接出力する出力ドライバ
回路、４は、出力ドライバ回路３が出力したデータのロ
ーレベルからハイレベルへの変化を高速化するためのプ
ルアップ抵抗、５は、プルアップ抵抗４が接続される電
源、６は、データ入力回路２の内部に備えられたデータ
を直接入力する入力レシバ回路である。

【０００３】図１０は、従来のデータ伝送装置のデータ
の波形図である。図において、７は、データのローレベ
ルからハイレベルに変化する時に要する立ち上がり時
間、８は、データのハイレベルからローレベルに変化す
る時に要する立ち下がり時間である。

【０００４】次に動作について説明する。データ出力回
路１から出力される任意のデータは、ハイレベル、また
は、ローレベルの２値のレベルの一定時間を１ビットと
する複数ビットの時間的に直列な組み合わせにより構成
される。その時間的に直列に組み合わされたデータがデ
ータ入力回路２の内部の入力レシバ回路６に直接入力さ
れてデータが伝送される。例えば、特許公報 特公平６
−１１１４６によれば、ディジタル信号を伝送する線路
にディジタル信号を出力する出力回路とそのディジタル
信号を入力する入力回路についての記述がある。ここ
で、データのあるビットから次のビットへの移行時に、
ローレベルからハイレベルに変化する場合は、例えば図
１０の中の立ち上がり時間７に対応する部分の波形のよ
うになり、また、データのあるビットから次のビットへ
の移行時に、ハイレベルからローレベルに変化する場合
は、例えば図１０の中の立ち下がり時間８に対応する部
分の波形のようになる。特に、ローレベルからハイレベ
ルに変化する場合の立ち上がり時間７を高速化するため
に、データ出力回路１の内部に一端を電源５に接続した
プルアップ抵抗４を使用している。

【０００５】

【発明が解決しようとする課題】従来のデータ伝送装置
は、以上のように構成されているので、データ伝送の速
度を高速化する場合に、１ビット当たりの一定時間を立
ち上がり時間７または立ち下がり時間８の長い方の時間
よりも短くすると、ハイレベルまたはローレベルに達す
る前に次のビットになってしまい、入力レシバ回路６は
データを正確に入力できなくなり、異常なデータが伝送
されてしまう。つまり、データ伝送のより高速化ができ
なくなってしまうという課題があった。

【０００６】

【課題を解決するための手段】第１の発明においては、
データ出力回路には、データを出力する出力ドライバ回
路と、その出力ドライバ回路が出力したデータの電圧を
分圧するための出力分圧上位抵抗と、同じくその出力ド
ライバ回路が出力したデータの電圧を分圧するための出
力分圧下位抵抗を備え、データ入力回路には、上記出力
ドライバ回路からのデータを二つの入力端のどちらか一
方から入力する入力差動レシバ回路と、この入力差動レ
シバ回路の他方の入力端に接続され基準電圧を生成する
基準分圧上位抵抗と、同じくこの入力差動レシバ回路の
他方の入力端に接続され基準電圧を生成する基準分圧下
位抵抗を備えている。

【０００７】また、第２の発明においては、データ出力
回路には、データを出力する出力ドライバ回路と、その
出力ドライバ回路が出力したデータの電圧を分圧するた
めの出力分圧上位抵抗と、同じくその出力ドライバ回路
が出力したデータの電圧を分圧するための出力分圧下位
抵抗を備え、データ入力回路には、上記出力ドライバ回
路からのデータを二つの入力端のどちらか一方から入力
する入力差動レシバ回路と、この入力差動レシバ回路の
他方の入力端に接続され基準電圧を生成する基準分圧上
位抵抗と、同じくこの入力差動レシバ回路の他方の入力
端に接続され基準電圧を生成する基準分圧下位抵抗と、
この入力差動レシバ回路のデータの入力端に入力データ
を分圧するための入力分圧上位抵抗と、同じくこの入力
差動レシバ回路のデータの入力端に入力データを分圧す
るための入力分圧下位抵抗を備えている。

【０００８】また、第３の発明においては、データ出力
回路には、データを出力するとともにその出力データが
ハイレベル時にオープンコレクタを含むハイインピーダ
ンス状態に制御できる出力制御ドライバ回路と、その出
力制御ドライバ回路が出力したデータの電圧を分圧する
ための出力分圧上位抵抗と、同じくその出力制御ドライ
バ回路が出力したデータの電圧を分圧するための出力分
圧下位抵抗を備え、データ入力回路には、上記出力制御
ドライバ回路からのデータを二つの入力端のどちらか一
方から入力する入力差動レシバ回路と、この入力差動レ
シバ回路の他方の入力端に接続され基準電圧を生成する
基準分圧上位抵抗と、同じくこの入力差動レシバ回路の
他方の入力端に接続され基準電圧を生成する基準分圧下
位抵抗と、この入力作動レシバ回路のデータの入力端に
入力データを分圧するための入力分圧上位抵抗と、同じ
くこの入力作動レシバ回路のデータの入力端に入力デー
タを分圧するための入力分圧下位抵抗を備えている。

【０００９】また、第４の発明においては、データ出力
回路には、データを出力するとともにその出力データが
ハイレベル時にオープンコレクタを含むハイインピーダ
ンス状態に制御できる出力制御ドライバ回路と、その出
力制御ドライバ回路が出力したデータの電圧を分圧する
ための出力分圧上位抵抗と、同じくその出力制御ドライ
バ回路が出力したデータの電圧を分圧するための出力分
圧下位抵抗と、上記出力制御ドライバ回路の出力するデ
ータを反転した反転データを出力するとともにその出力
反転データがハイレベル時にオープンコレクタを含むハ
イインピーダンス状態に制御できる出力制御反転ドライ
バ回路と、その出力制御反転ドライバ回路が出力した反
転データの電圧を分圧するための出力分圧上位抵抗と、
同じくその出力制御反転ドライバ回路が出力した反転デ
ータの電圧を分圧するための出力分圧下位抵抗を備え、
データ入力回路には、上記出力制御ドライバ回路からの
データを二つの入力端のどちらか一方から入力し、上記
出力制御反転ドライバ回路からの反転データを二つの入
力端の他方から入力する入力差動レシバ回路を備えてい
る。

【００１０】また、第５の発明においては、データ出力
回路には、データを出力するとともにその出力データが
ハイレベル時にオープンコレクタを含むハイインピーダ
ンス状態に制御できる出力制御ドライバ回路と、その出
力制御ドライバ回路が出力したデータの電圧を分圧する
ための出力分圧上位抵抗と、同じくその出力制御ドライ
バ回路が出力したデータの電圧を分圧するための出力分
圧下位抵抗と、上記出力制御ドライバ回路の出力するデ
ータを反転した反転データを出力するとともにその出力
反転データがハイレベル時にオープンコレクタを含むハ
イインピーダンス状態に制御できる出力制御反転ドライ
バ回路と、その出力制御反転ドライバ回路が出力した反
転データの電圧を分圧するための出力分圧上位抵抗と、
同じくその出力制御反転ドライバ回路が出力した反転デ
ータの電圧を分圧するための出力分圧下位抵抗を備え、
データ入力回路には、上記出力制御ドライバ回路からの
データを二つの入力端のどちらか一方から入力し、上記
出力制御反転ドライバ回路からの反転データを二つの入
力端の他方から入力する入力差動レシバ回路と、上記デ
ータと上記反転データの反射を抑えるための終端抵抗
と、上記入力差動レシバ回路の二つの入力端とはデータ
入力回路内部では接続されず、上記終端抵抗に上記デー
タと上記反転データを導く終端抵抗接続ラインを備えて
いる。

【００１１】また、第６の発明においては、データ出力
回路には、データを出力するとともにその出力データが
ハイレベル時にオープンコレクタを含むハイインピーダ
ンス状態に制御できる出力制御ドライバ回路と、その出
力制御ドライバ回路が出力したデータの電圧を分圧する
ための出力分圧上位抵抗と、同じくその出力制御ドライ
バ回路が出力したデータの電圧を分圧するための出力分
圧下位抵抗と、上記出力制御ドライバ回路の出力するデ
ータを反転した反転データを出力するとともにその出力
反転データがハイレベル時にオープンコレクタを含むハ
イインピーダンス状態に制御できる出力制御反転ドライ
バ回路と、その出力制御反転ドライバ回路が出力した反
転データの電圧を分圧するための出力分圧上位抵抗と、
同じくその出力制御反転ドライバ回路が出力した反転デ
ータの電圧を分圧するための出力分圧下位抵抗を備え、
データ入力回路には、上記出力制御ドライバ回路からの
データを二つの入力端のどちらか一方から入力し、上記
出力制御反転ドライバ回路からの反転データを二つの入
力端の他方から入力する入力差動レシバ回路と、上記デ
ータと上記反転データの反射を抑えるための終端抵抗
と、上記入力差動レシバ回路の二つの入力端とはデータ
入力回路内部では接続されず、上記終端抵抗に上記デー
タと上記反転データを導く終端抵抗接続ラインと、上記
終端抵抗に直列に接続され上記データと上記反転データ
の直流成分をカットするＤＣカットコンデンサを備えて
いる。

【００１２】また、第７の発明においては、データ出力
回路には、差動の二つの出力端をもち、どちらか一方の
出力端からデータを出力し、他方の出力端からこのデー
タを反転した反転データを出力する出力差動ドライバ回
路と、その出力差動ドライバ回路が出力したデータの電
圧を分圧するための出力分圧上位抵抗と、同じくその出
力差動ドライバ回路が出力したデータの電圧を分圧する
ための出力分圧下位抵抗と、その出力差動ドライバ回路
が出力した反転データの電圧を分圧するための出力分圧
上位抵抗と、同じくその出力差動ドライバ回路が出力し
た反転データの電圧を分圧するための出力分圧下位抵抗
を備え、データ入力回路には、上記出力差動ドライバ回
路からのデータを二つの入力端のどちらか一方から入力
し、上記出力差動ドライバ回路からの反転データを二つ
の入力端の他方から入力する入力差動レシバ回路と、上
記データと上記反転データの反射を抑えるための終端抵
抗と、上記入力差動レシバ回路の二つの入力端とはデー
タ入力回路内部では接続されず、上記終端抵抗に上記デ
ータと上記反転データを導く終端抵抗接続ラインと、上
記終端抵抗に直列に接続され上記データと上記反転デー
タの直流成分をカットするＤＣカットコンデンサを備え
ている。

【００１３】

【発明の実施の形態】

実施の形態１．図１は、この発明の実施の形態１の構成
図である。図において、１は、任意のデータを出力する
データ出力回路、２は、データ出力回路１が出力したデ
ータを入力するデータ入力回路、３は、データ出力回路
１の内部に備えられたデータを直接出力する出力ドライ
バ回路、５は、電源、９は、一端が電源５に接続され出
力ドライバ回路３が出力したデータを分圧する出力分圧
上位抵抗、１０は、一端がグランドに接続され出力分圧
上位抵抗９とともに出力ドライバ回路３が出力したデー
タを分圧する出力分圧下位抵抗、１１は、出力ドライバ
回路３からのデータを二つの入力端のどちらか一方から
入力する入力差動レシバ回路、１２は、一端が電源５に
接続され他端が入力差動レシバ回路１１の他方の入力端
に接続され基準電圧を生成する基準分圧上位抵抗、１３
は、一端がグランドに接続され他端が基準分圧上位抵抗
１２とともに入力差動レシバ回路１１の他方の入力端に
接続され基準電圧を生成する基準分圧下位抵抗である。

【００１４】図２は、この発明の実施の形態１のデータ
の波形図である。図において、７は、比較のために載せ
た従来のデータ伝送装置のデータのローレベルからハイ
レベルに変化する時に要する立ち上がり時間、８は、比
較のために載せた従来のデータ伝送装置のデータのハイ
レベルからローレベルに変化する時に要する立ち下がり
時間、１４は出力ドライバ回路３が出力したデータのロ
ーレベルから出力分圧上位抵抗９と出力分圧下位抵抗１
０によって分圧された分圧電圧に変化する時に要する分
圧立ち上がり時間、１５は、出力ドライバ回路３が出力
したデータの出力分圧上位抵抗９と出力分圧下位抵抗１
０によって分圧された分圧電圧からローレベルに変化す
る時に要する分圧立ち下がり時間である。

【００１５】次に動作について説明する。データ出力回
路１から出力される任意のデータは、データ出力回路１
の中のデータを直接出力する出力ドライバ回路３の出力
側が出力分圧上位抵抗９と出力分圧下位抵抗１０により
分圧されるために、従来の装置のハイレベルに対応する
このハイレベルを出力分圧上位抵抗９と出力分圧下位抵
抗１０で分圧した分圧電圧、または、ローレベルの２値
のレベルの一定時間を１ビットとする複数ビットの時間
的に直列な組み合わせにより構成される。その時間的に
直列に組み合わされたデータがデータ入力回路２に入力
されてデータが伝送される。ここで、データのあるビッ
トから次のビットへの移行時に、ローレベルから分圧電
圧に変化する場合は、例えば図２の中の分圧立ち上がり
時間１４に対応する部分の波形のようになり、この図か
ら明らかなように従来の装置のローレベルからハイレベ
ルに変化する立ち上がり時間７よりも短い時間ですむ。
また、データのあるビットから次のビットへの移行時
に、分圧電圧からローレベルに変化する場合は、例えば
図２の中の分圧立ち下がり時間１５に対応する部分の波
形のようになり、この図から明らかなように従来の装置
のハイレベルからローレベルに変化する立ち下がり時間
８よりも短い時間ですむ。

【００１６】そして、上記データがデータ入力回路２の
入力差動レシバ回路１１の二つの入力端のどちらか一方
に入力される。この時、入力差動レシバ回路１１の二つ
の入力端の他方の入力端には、基準分圧上位抵抗１２と
基準分圧下位抵抗１３によって、上記データの分圧電圧
とローレベルの中間の基準分圧が入力されており、入力
差動レシバ回路１１は、この基準分圧よりも入力された
上記データが高い電圧の時は、従来の装置のハイレベル
（入力差動レシバ回路１１の二つの入力端の接続が図１
の場合と入れ替わっている場合にはローレベル）である
と判断し、この基準分圧よりも入力された上記データが
低い電圧の時は、ローレベル（入力差動レシバ回路１１
の二つの入力端の接続が図１の場合と入れ替わっている
場合にはハイレベル）であると判断する。このようにデ
ータ出力回路１からデータ入力回路２にデータを伝送す
ることができる。つまり、分圧立ち上がり時間１４が従
来の立ち上がり時間７より短い時間ですみ、分圧立ち下
がり時間１５も従来の立ち下がり時間８よりも短い時間
ですむので、１ビット当たりの一定時間を従来の装置よ
りも短い時間にすることができ、よって、データ伝送を
従来の装置よりもより高速化することができるという効
果が得られる。

【００１７】実施の形態２．図３は、この発明の実施の
形態２の構成図である。図において、１は、任意のデー
タを出力するデータ出力回路、２は、データ出力回路１
が出力したデータを入力するデータ入力回路、３は、デ
ータ出力回路１の内部に備えられたデータを直接出力す
る出力ドライバ回路、５は、電源、９は、一端が電源５
に接続され出力ドライバ回路３が出力したデータを分圧
する出力分圧上位抵抗、１０は、一端がグランドに接続
され出力分圧上位抵抗９とともに出力ドライバ回路３が
出力したデータを分圧する出力分圧下位抵抗、１１は、
出力ドライバ回路３からのデータを二つの入力端のどち
らか一方から入力する入力差動レシバ回路、１２は、一
端が電源５に接続され他端が入力差動レシバ回路１１の
他方の入力端に接続され基準電圧を生成する基準分圧上
位抵抗、１３は、一端がグランドに接続され基準分圧上
位抵抗１２とともに入力差動レシバ回路１１の他方の入
力端に接続され基準電圧を生成する基準分圧下位抵抗、
１６は、一端が電源５に接続され他端が入力差動レシバ
回路１１のデータの入力端に接続され入力データを分圧
するための入力分圧上位抵抗、１７は、一端がグランド
に接続され入力分圧上位抵抗１６とともに他端が入力差
動レシバ回路１１のデータの入力端に接続され入力デー
タを分圧するための入力分圧下位抵抗である。

【００１８】次に動作について説明する。データ入力回
路２が複数個接続された場合に、データ出力回路１と複
数個のデータ入力回路２を接続するラインの長さが増加
すること等による浮遊容量の増加やライン抵抗の増加に
よりデータ伝送装置の時定数が大きくなってしまい分圧
立ち上がり時間１４や分圧立ち下がり時間１５が長くな
ってしまう。これに対して、入力分圧上位抵抗１６と入
力分圧下位抵抗１７を接続することによりデータ伝送装
置の時定数の大きくなる分を補いデータ伝送装置の時定
数の増加を最小限に抑えることができる。つまり、実施
の形態１のデータ伝送を従来の装置よりもより高速化す
ることができるという効果が得られるとともに、データ
入力回路２が複数個接続された場合でも、その効果を維
持することができるという効果が得られる。

【００１９】実施の形態３．図４は、この発明の実施の
形態３の構成図である。図において、１は、任意のデー
タを出力するデータ出力回路、２は、データ出力回路１
が出力したデータを入力するデータ入力回路、１８は、
データ出力回路１の内部に備えられデータを直接出力す
るとともにその出力データがハイレベル時にオープンコ
レクタを含むハイインピーダンス状態に制御できる出力
制御ドライバ回路、５は、電源、９は、一端が電源５に
接続され出力制御ドライバ回路１８が出力したデータを
分圧する出力分圧上位抵抗、１０は、一端がグランドに
接続され出力分圧上位抵抗９とともに出力制御ドライバ
回路１８が出力したデータを分圧する出力分圧下位抵
抗、１１は、出力制御ドライバ回路１８からのデータを
二つの入力端のどちらか一方から入力する入力差動レシ
バ回路、１２は、一端が電源５に接続され他端が入力差
動レシバ回路１１の他方の入力端に接続され基準電圧を
生成する基準分圧上位抵抗、１３は、一端がグランドに
接続され基準分圧上位抵抗１２とともに他端が入力差動
レシバ回路１１の他方の入力端に接続され基準電圧を生
成する基準分圧下位抵抗、１６は、一端が電源５に接続
され他端が入力差動レシバ回路１１のデータの入力端に
接続され入力データを分圧するための入力分圧上位抵
抗、１７は、一端がグランドに接続され入力分圧上位抵
抗１６とともに他端が入力差動レシバ回路１１のデータ
の入力端に接続され入力データを分圧するための入力分
圧下位抵抗である。

【００２０】次に動作について説明する。出力ドライバ
回路３の内部の出力抵抗の値やそのバラツキが不明な場
合、出力分圧上位抵抗９と出力分圧下位抵抗１０、そし
て、入力分圧上位抵抗１６と入力分圧下位抵抗１７に並
列に出力ドライバ回路３の内部の出力抵抗が接続される
ことになるために、分圧立ち上がり時間１４と分圧立ち
下がり時間１５が出力ドライバ回路３の内部の出力抵抗
の値やそのバラツキに影響され不安定になってしまう。
これに対して、出力制御ドライバ回路１８では、データ
を直接出力するとともにその出力データがハイレベル時
にオープンコレクタを含むハイインピーダンス状態に制
御できるために、出力分圧上位抵抗９と出力分圧下位抵
抗１０、入力分圧上位抵抗１６と入力分圧下位抵抗１７
とは、分離することができ、出力制御ドライバ回路１８
の内部の影響を受けないですむ。つまり、実施の形態
１、実施の形態２の効果が得られるとともに、分圧立ち
上がり時間１４と分圧立ち下がり時間１５を安定にする
ことができるという効果が得られる。

【００２１】実施の形態４．図５は、この発明の実施の
形態４の構成図である。図において、１は、任意のデー
タを出力するデータ出力回路、２は、データ出力回路１
が出力したデータを入力するデータ入力回路、１８は、
データ出力回路１の内部に備えられデータを直接出力す
るとともにその出力データがハイレベル時にオープンコ
レクタを含むハイインピーダンス状態に制御できる出力
制御ドライバ回路、１９は、上記出力制御ドライバ回路
１８の出力するデータを反転した反転データを出力する
とともにその出力反転データがハイレベル時にオープン
コレクタを含むハイインピーダンス状態に制御できる出
力制御反転ドライバ回路、５は、電源、９は、一端が電
源５に接続され出力制御ドライバ回路１８が出力したデ
ータと出力制御反転ドライバ回路１９が出力した反転デ
ータを分圧する出力分圧上位抵抗、１０は、一端がグラ
ンドに接続され出力分圧上位抵抗９とともに、出力制御
ドライバ回路１８が出力したデータと出力制御反転ドラ
イバ回路１９が出力した反転データを分圧する出力分圧
下位抵抗、１１は、出力制御ドライバ回路１８からのデ
ータを二つの入力端のどちらか一方から入力し、出力制
御反転ドライバ回路１９からの反転データを二つの入力
端の他方から入力する入力差動レシバ回路である。

【００２２】次に動作について説明する。データ出力回
路１側の電源５とデータ入力回路２側の電源５が別電源
や、データ出力回路１とデータ入力回路２間の距離が離
れてしまうことなどにより、データ出力回路１側のグラ
ンドとデータ入力回路２側のグランド間に電位差が生じ
てしまう場合、上記の実施の形態１〜実施の形態３で
は、データ入力回路２の内部で基準分圧上位抵抗１２と
基準分圧下位抵抗１３により生成する基準分圧が、デー
タ出力回路１が出力したデータまたは反転データの分圧
電圧とローレベルの中間の電圧から外れてしまうことが
あり、データ伝送が不安定になってしまう。これに対し
て、データ入力回路２内部の入力差動レシバ回路１６の
基準分圧対応の入力端に出力制御ドライバ回路１８の出
力するデータを反転した出力制御反転ドライバ回路１９
が出力する反転データを入力するので、入力差動レシバ
回路１１は、入力されるデータと反転データの相対的な
電位差によりデータを判断することができ、よって、安
定してデータ伝送することができる。つまり、実施の形
態１〜実施の形態３の効果が得られるとともに、上記の
ように何らかの原因によりデータ出力回路１側のグラン
ドとデータ入力回路２側のグランド間に電位差が生じて
しまう場合でも安定したデータ伝送を行えるという効果
が得られる。

【００２３】実施の形態５．図６は、この発明の実施の
形態５の構成図である。図において、１は、任意のデー
タを出力するデータ出力回路、２ａ，２ｂは、データ出
力回路１が出力したデータを入力するデータ入力回路、
１８は、データ出力回路１の内部に備えられデータを直
接出力するとともにその出力データがハイレベル時にオ
ープンコレクタを含むハイインピーダンス状態に制御で
きる出力制御ドライバ回路、１９は、上記出力制御ドラ
イバ回路１８の出力するデータを反転した反転データを
出力するとともにその出力反転データがハイレベル時に
オープンコレクタを含むハイインピーダンス状態に制御
できる出力制御反転ドライバ回路、５は、電源、９は、
一端が電源５に接続され出力制御ドライバ回路１８が出
力したデータと出力制御反転ドライバ回路１９が出力し
た反転データを分圧する出力分圧上位抵抗、１０は、一
端がグランドに接続され出力分圧上位抵抗９とともに、
出力制御ドライバ回路１８が出力したデータと出力制御
反転ドライバ回路１９が出力した反転データを分圧する
出力分圧下位抵抗、１１は、出力制御ドライバ回路１８
からのデータを二つの入力端のどちらか一方から入力
し、出力制御反転ドライバ回路１９からの反転データを
二つの入力端の他方から入力する入力差動レシバ回路、
２０は、上記データと上記反転データの反射を抑えるた
めにデータ入力回路２ａ，２ｂの内部に設けられた終端
抵抗、２１は、上記入力差動レシバ回路１１の二つの入
力端とはデータ入力回路２ａ，２ｂ内部では接続されず
上記終端抵抗２０に上記データと上記反転データを導く
終端抵抗接続ラインである。

【００２４】次に動作について説明する。データ出力回
路１とデータ入力回路２ａ，２ｂ間の距離が長い場合
（例えば、分圧立ち上がり時間１４または分圧立ち下が
り時間１５の逆数を周波数とした場合の０．１波長以上
の距離の場合）、上記の実施の形態１〜実施の形態４で
は、データ入力回路２ａ，２ｂの入力差動レシバ回路１
１の二つの入力端での反射の影響により、データ伝送が
不安定になってしまう。これに対して、データ出力回路
１から一番離れた距離にあるデータ入力回路２ｂの終端
抵抗接続ライン２１に上記データと上記反転データのラ
インを接続することにより終端抵抗２０を接続すれば、
上記の反射を抑えることができる。また、一番離れた距
離にあるデータ入力回路２ｂとその手前のデータ入力回
路２ａを同じもので構成することができるので、工作性
や整備性を向上することができる。つまり、実施の形態
１〜実施の形態４の効果が得られるとともに、データ出
力回路１とデータ入力回路２ａ，２ｂ間の距離が長い場
合でもデータ入力回路２ａ，２ｂの入力差動レシバ回路
１１の二つの入力端での反射の影響を抑えることができ
安定したデータ伝送を行えるとともに、工作性や整備性
を向上することができるという効果が得られる。

【００２５】実施の形態６．図７は、この発明の実施の
形態６の構成図である。図において、１は、任意のデー
タを出力するデータ出力回路、２ａ，２ｂは、データ出
力回路１が出力したデータを入力するデータ入力回路、
１８は、データ出力回路１の内部に備えられデータを直
接出力するとともにその出力データがハイレベル時にオ
ープンコレクタを含むハイインピーダンス状態に制御で
きる出力制御ドライバ回路、１９は、上記出力制御ドラ
イバ回路１８の出力するデータを反転した反転データを
出力するとともにその出力反転データがハイレベル時に
オープンコレクタを含むハイインピーダンス状態に制御
できる出力制御反転ドライバ回路、５は、電源、９は、
一端が電源５に接続され出力制御ドライバ回路１８が出
力したデータと出力制御反転ドライバ回路１９が出力し
た反転データを分圧する出力分圧上位抵抗、１０は、一
端がグランドに接続され出力分圧上位抵抗９とともに、
出力制御ドライバ回路１８が出力したデータと出力制御
反転ドライバ回路１９が出力した反転データを分圧する
出力分圧下位抵抗、１１は、出力制御ドライバ回路１８
からのデータを二つの入力端のどちらか一方から入力
し、出力制御反転ドライバ回路１９からの反転データを
二つの入力端の他方から入力する入力差動レシバ回路、
２０は、上記データと上記反転データの反射を抑えるた
めにデータ入力回路２ａ，２ｂ内部に設けられた終端抵
抗、２１は、上記入力差動レシバ回路１１の二つの入力
端とはデータ入力回路２ａ，２ｂ内部では接続されず上
記終端抵抗２０に上記データと上記反転データを導く終
端抵抗接続ライン、２２は上記終端抵抗２０に直列に接
続され上記データと上記反転データの直流成分をカット
するＤＣカットコンデンサである。

【００２６】次に動作について説明する。上記の実施の
形態５のようにデータ出力回路１とデータ入力回路２
ａ，２ｂ間の距離が長く、データ入力回路２ａ，２ｂの
入力差動レシバ回路１１の二つの入力端での反射の影響
を抑えるために終端抵抗２０を用いた場合、出力制御ド
ライバ回路１８と出力制御反転ドライバ回路１９の間に
終端抵抗２０を介して閉ループが構成され、したがっ
て、直流（ＤＣ）的に常に電流が流れてしまいデータ伝
送装置の消費電力が大きくなってしまう。これに対し
て、上記データと上記反転データの直流成分をカットす
るＤＣカットコンデンサ２２を終端抵抗２０の直列に接
続することにより、上記データと上記反転データが変化
するときの交流成分に対してはＤＣカットコンデンサ２
２は非常に小さなインピーダンスになり終端抵抗２０の
みの影響しかなくなるが、上記データと上記反転データ
の変化が終了した後の直流成分に対しては、ＤＣカット
コンデンサ２２により出力制御ドライバ回路１８と出力
制御反転ドライバ回路１９の間の終端抵抗２０を介して
構成されていた閉ループは遮断される。したがって、直
流（ＤＣ）的な電流は流れなくなりデータ伝送装置の消
費電力を小さく抑えることができる。つまり、実施の形
態１〜実施の形態５の効果が得られるとともに、消費電
力を小さく抑えることができるという効果が得られる。

【００２７】実施の形態７．図８は、この発明の実施の
形態７の構成図である。図において、１は、任意のデー
タを出力するデータ出力回路、２ａ，２ｂは、データ出
力回路１が出力したデータを入力するデータ入力回路、
２３は、データ出力回路１の内部に備えられ差動の二つ
の出力端をもちどちらか一方の出力端からデータを出力
し、他方の出力端からこのデータを反転した反転データ
を出力する出力差動ドライバ回路、５は、電源、９は、
一端が電源５に接続され出力差動ドライバ回路２３が出
力したデータと反転データを分圧する出力分圧上位抵
抗、１０は、一端がグランドに接続され出力分圧上位抵
抗９とともに、出力差動ドライバ回路２３が出力したデ
ータと反転データを分圧する出力分圧下位抵抗、１１
は、出力差動ドライバ回路２３からのデータを二つの入
力端のどちらか一方から入力し、反転データを二つの入
力端の他方から入力する入力差動レシバ回路、２０は、
上記データと上記反転データの反射を抑えるためにデー
タ入力回路２ａ，２ｂ内部に設けられた終端抵抗、２１
は、上記入力差動レシバ回路１１の二つの入力端とはデ
ータ入力回路２ａ，２ｂ内部では接続されず上記終端抵
抗２０に上記データと上記反転データを導く終端抵抗接
続ライン、２２は上記終端抵抗２０に直列に接続され上
記データと上記反転データの直流成分をカットするＤＣ
カットコンデンサである。

【００２８】次に動作について説明する。データ出力回
路１の内部に差動の二つの出力端をもつ出力差動ドライ
バ回路２３を備えたので、そのどちらか一方の出力端か
らデータを出力し、他方の出力端からこのデータを反転
した反転データを出力することができ、データ出力回路
１を小形化することができ、よって、データ伝送装置も
小形化することができる。つまり、実施の形態１〜実施
の形態６の効果が得られるとともに、データ伝送装置を
小形化することができるという効果が得られる。

【００２９】実施の形態８．また、上記の実施の形態１
〜７では、電源５、グランドがそれぞれ１種類の場合に
ついて説明したが、任意の数の種類の電源、任意の数の
種類のグランドの場合にも、また、その電源の電圧が任
意の電圧の場合にも同様の効果が得られる。

【００３０】実施の形態９．また、上記の実施の形態１
〜８では、１個のデータ出力回路１と１個または２個の
データ入力回路２ａ，２ｂの場合について説明したが、
１個のデータ出力回路１に接続されるデータ入力回路２
ａ，２ｂの数が任意の数の場合でも、また、データ出力
回路１が複数個ある場合でも同様の効果が得られる。

【００３１】実施の形態１０．また、上記の実施の形態
１〜９では、電源５の電圧を分圧してデータの分圧電圧
を生成した場合について説明したが、電源５の電圧その
ものを分圧電圧まで低くした場合でも同様の効果が得ら
れる。

【００３２】

【発明の効果】第１の発明によれば、データ出力回路１
には、データを出力する出力ドライバ回路３と、その出
力ドライバ回路３が出力したデータの電圧を分圧するた
めの出力分圧上位抵抗９と、同じくその出力ドライバ回
路３が出力したデータの電圧を分圧するための出力分圧
下位抵抗１０を備え、データ入力回路２には、上記出力
ドライバ回路３からのデータを二つの入力端のどちらか
一方から入力する入力差動レシバ回路１１と、この入力
差動レシバ回路１１の他方の入力端に接続され基準電圧
を生成する基準分圧上位抵抗１２と、同じくこの入力差
動レシバ回路１１の他方の入力端に接続され基準電圧を
生成する基準分圧下位抵抗１３を備えているので、分圧
立ち上がり時間１４が従来の立ち上がり時間７より短い
時間ですみ、分圧立ち下がり時間１５も従来の立ち下が
り時間８よりも短い時間ですむので、１ビット当たりの
一定時間を従来の装置よりも短い時間にすることがで
き、よって、データ伝送を従来の装置よりもより高速化
することができるという効果が得られる。

【００３３】また、第２の発明によれば、入力差動レシ
バ回路１１のデータの入力端にも入力データを分圧する
ための入力分圧上位抵抗１６と、同じくこの入力差動レ
シバ回路１１のデータの入力端にも入力データを分圧す
るための入力下位抵抗１７を備えているので、データ入
力回路２が複数個接続された場合のデータ伝送装置の時
定数の大きくなる分を補いデータ伝送装置の時定数の増
加を最小限に抑えることができる。つまり、第１の発明
のデータ伝送を従来の装置よりもより高速化することが
できるという効果が得られるとともに、データ入力回路
２が複数個接続された場合でも、その効果を維持するこ
とができるという効果が得られる。

【００３４】また、第３の発明によれば、データ出力回
路１に、データを出力するとともにその出力データがハ
イレベル時にオープンコレクタを含むハイインピーダン
ス状態に制御できる出力制御ドライバ回路１８を備えて
いるので、出力分圧上位抵抗９と出力分圧下位抵抗１
０、入力分圧上位抵抗１６と入力分圧下位抵抗１７と
は、出力制御ドライバ回路１８の内部の影響を受けない
ですむ。つまり、第１の発明、第２の発明の効果が得ら
れるとともに、分圧立ち上がり時間１４と分圧立ち下が
り時間１５を安定にすることができるという効果が得ら
れる。

【００３５】また、第４の発明によれば、データ出力回
路１に、データを出力するとともにその出力データがハ
イレベル時にオープンコレクタを含むハイインピーダン
ス状態に制御できる出力制御ドライバ回路１８と、その
出力制御ドライバ回路が出力したデータの電圧を分圧す
るための出力分圧上位抵抗９と、同じくその出力制御ド
ライバ回路が出力したデータの電圧を分圧するための出
力分圧下位抵抗１０と、上記出力制御ドライバ回路１８
の出力するデータを反転した反転データを出力するとと
もにその出力反転データがハイレベル時にオープンコレ
クタを含むハイインピーダンス状態に制御できる出力制
御反転ドライバ回路１９と、その出力制御反転ドライバ
回路が出力した反転データの電圧を分圧するための出力
分圧上位抵抗９と、同じくその出力制御反転ドライバ回
路が出力した反転データの電圧を分圧するための出力分
圧下位抵抗１０を備えたので、データ入力回路２内部の
入力差動レシバ回路１１の基準分圧対応の入力端に出力
制御ドライバ回路１８の出力するデータを反転した出力
制御反転ドライバ回路１９が出力する反転データを入力
し、入力差動レシバ回路１１は、入力されるデータと反
転データの相対的な電位差によりデータを判断すること
ができ、よって、安定してデータ伝送することができ
る。つまり、第１の発明〜第３の発明の効果が得られる
とともに、何らかの原因によりデータ出力回路１側のグ
ランドとデータ入力回路２側のグランド間に電位差が生
じてしまう場合でも安定したデータ伝送を行えるという
効果が得られる。

【００３６】また、第５の発明によれば、データ入力回
路２ａ，２ｂに、出力制御ドライバ回路１８からのデー
タを二つの入力端のどちらか一方から入力し、出力制御
反転ドライバ回路１９からの反転データを二つの入力端
の他方から入力する入力差動レシバ回路１１と、上記デ
ータと上記反転データの反射を抑えるための終端抵抗２
０と、上記入力差動レシバ回路１１の二つの入力端とは
データ入力回路２内部では接続されず、上記終端抵抗２
０に上記データと上記反転データを導く終端抵抗接続ラ
イン２１を備えているので、データ出力回路１から一番
離れた距離にあるデータ入力回路２ｂの終端抵抗接続ラ
イン２１に上記データと上記反転データのラインを接続
することにより終端抵抗２０を接続すれば、上記の反射
を抑えることができ、また、一番離れた距離にあるデー
タ入力回路２ｂとその手前のデータ入力回路２ａを同じ
もので構成することができるので、工作性や整備性を向
上することができる。つまり、第１の発明〜第４の発明
の効果が得られるとともに、データ出力回路１とデータ
入力回路２ａ，２ｂ間の距離が長い場合でもデータ入力
回路２ａ，２ｂの入力差動レシバ回路１１の二つの入力
端での反射の影響を抑えることができ安定したデータ伝
送を行えるとともに、工作性や整備性を向上することが
できるという効果が得られる。

【００３７】また、第６の発明によれば、データ入力回
路２に、終端抵抗２０に直列に接続されるデータと反転
データの直流成分をカットするＤＣカットコンデンサ２
２を備えているので、上記データと上記反転データが変
化する時の交流成分に対してはＤＣカットコンデンサ２
２は非常に小さなインピーダンスになり終端抵抗２０の
みの影響しかなくなるが、上記データと上記反転データ
の変化が終了した後の直流成分に対しては、ＤＣカット
コンデンサ２２により出力制御ドライバ回路１８と出力
制御反転ドライバ回路１９の間の終端抵抗２０を介して
構成されていた閉ループは遮断される。したがって、直
流（ＤＣ）的な電流は流れなくなりデータ伝送装置の消
費電力を小さく抑えることができる。つまり、第１の発
明〜第５の発明の効果が得られるとともに、消費電力を
小さく抑えることができるという効果が得られる。

【００３８】また、第７の発明によれば、データ出力回
路１に、差動の二つの出力端をもち、どちらか一方の出
力端からデータを出力し、他方の出力端からこのデータ
を反転した反転データを出力する出力差動ドライバ回路
２３を備えたので、データ出力回路１を小形化すること
ができ、よってデータ伝送装置も小形化することができ
る。つまり、第１の発明〜第６の発明の効果が得られる
とともに、データ伝送装置を小形化することができると
いう効果が得られる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の構成図である。

【図２】 この発明の実施の形態１のデータの波形図で
ある。

【図３】 この発明の実施の形態２の構成図である。

【図４】 この発明の実施の形態３の構成図である。

【図５】 この発明の実施の形態４の構成図である。

【図６】 この発明の実施の形態５の構成図である。

【図７】 この発明の実施の形態６の構成図である。

【図８】 この発明の実施の形態７の構成図である。

【図９】 従来のデータ伝送装置の構成図である。

【図１０】 従来のデータ伝送装置のデータの波形図で
ある。

【符号の説明】

１ データ出力回路、２ データ入力回路、３ 出力ド
ライバ回路、９ 出力分圧上位抵抗、１０ 出力分圧下
位抵抗、１１ 入力差動レシバ回路、１２ 基準分圧上
位抵抗、１３ 基準分圧下位抵抗、１６ 入力分圧上位
抵抗、１７ 入力分圧下位抵抗、１８ 出力制御ドライ
バ回路、１９ 出力制御反転ドライバ回路、２０ 終端
抵抗、２１ 終端抵抗接続ライン、２２ ＤＣカットコ
ンデンサ、２３ 出力差動ドライバ回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、デー
   タを出力する出力ドライバ回路と、その出力ドライバ回
   路が出力したデータの電圧を分圧するための出力分圧上
   位抵抗と、同じくその出力ドライバ回路が出力したデー
   タの電圧を分圧するための出力分圧下位抵抗を備え、上
   記データ入力回路には、上記出力ドライバ回路からのデ
   ータを二つの入力端のどちらか一方から入力する入力差
   動レシバ回路と、この入力差動レシバ回路の他方の入力
   端に接続され基準電圧を生成する基準分圧上位抵抗と、
   同じくこの入力差動レシバ回路の他方の入力端に接続さ
   れ基準電圧を生成する基準分圧下位抵抗を備えたことを
   特徴とするデータ伝送装置。
2. 【請求項２】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、デー
   タを出力する出力ドライバ回路と、その出力ドライバ回
   路が出力したデータの電圧を分圧するための出力分圧上
   位抵抗と、同じくその出力ドライバ回路が出力したデー
   タの電圧を分圧するための出力分圧下位抵抗を備え、上
   記データ入力回路には、上記出力ドライバ回路からのデ
   ータを二つの入力端のどちらか一方から入力する入力差
   動レシバ回路と、この入力差動レシバ回路の他方の入力
   端に接続され基準電圧を生成する基準分圧上位抵抗と、
   同じくこの入力差動レシバ回路の他方の入力端に接続さ
   れ基準電圧を生成する基準分圧下位抵抗と、この入力差
   動レシバ回路のデータの入力端に入力データを分圧する
   ための入力分圧上位抵抗と、同じくこの入力差動レシバ
   回路のデータの入力端に入力データを分圧するための入
   力分圧下位抵抗を備えたことを特徴とするデータ伝送装
   置。
3. 【請求項３】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、デー
   タを出力するとともにその出力データがハイレベル時に
   オープンコレクタを含むハイインピーダンス状態に制御
   できる出力制御ドライバ回路と、その出力制御ドライバ
   回路が出力したデータの電圧を分圧するための出力分圧
   上位抵抗と、同じくその出力制御ドライバ回路が出力し
   たデータの電圧を分圧するための出力分圧下位抵抗を備
   え、上記データ入力回路には、上記出力制御ドライバ回
   路からのデータを二つの入力端のどちらか一方から入力
   する入力差動レシバ回路と、この入力差動レシバ回路の
   他方の入力端に接続され基準電圧を生成する基準分圧上
   位抵抗と、同じくこの入力差動レシバ回路の他方の入力
   端に接続され基準電圧を生成する基準電圧下位抵抗と、
   この入力作動レシバ回路のデータの入力端に入力データ
   を分圧するための入力分圧上位抵抗と同じくこの入力作
   動レシバ回路のデータの入力端に入力データを分圧する
   ための入力分圧下位抵抗を備えたことを特徴とするデー
   タ伝送装置。
4. 【請求項４】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、デー
   タを出力するとともにその出力データがハイレベル時に
   オープンコレクタを含むハイインピーダンス状態に制御
   できる出力制御ドライバ回路と、その出力制御ドライバ
   回路が出力したデータの電圧を分圧するための出力分圧
   上位抵抗と、同じくその出力制御ドライバ回路が出力し
   たデータの電圧を分圧するための出力分圧下位抵抗と、
   上記出力制御ドライバ回路の出力するデータを反転した
   反転データを出力するとともにその出力反転データがハ
   イレベル時にオープンコレクタを含むハイインピーダン
   ス状態に制御できる出力制御反転ドライバ回路と、その
   出力制御反転ドライバ回路が出力した反転データの電圧
   を分圧するための出力分圧上位抵抗と、同じくその出力
   制御反転ドライバ回路が出力した反転データの電圧を分
   圧するための出力分圧下位抵抗を備え、上記データ入力
   回路には、上記出力制御ドライバ回路からのデータを二
   つの入力端のどちらか一方から入力し、上記出力制御反
   転ドライバ回路からの反転データを二つの入力端の他方
   から入力する入力差動レシバ回路を備えたことを特徴と
   するデータ伝送装置。
5. 【請求項５】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、デー
   タを出力するとともにその出力データがハイレベル時に
   オープンコレクタを含むハイインピーダンス状態に制御
   できる出力制御ドライバ回路と、その出力制御ドライバ
   回路が出力したデータの電圧を分圧するための出力分圧
   上位抵抗と、同じくその出力制御ドライバ回路が出力し
   たデータの電圧を分圧するための出力分圧下位抵抗と、
   上記出力制御ドライバ回路の出力するデータを反転した
   反転データを出力するとともにその出力反転データがハ
   イレベル時にオープンコレクタを含むハイインピーダン
   ス状態に制御できる出力制御反転ドライバ回路と、その
   出力制御反転ドライバ回路が出力した反転データの電圧
   を分圧するための出力分圧上位抵抗と、同じくその出力
   制御反転ドライバ回路が出力した反転データの電圧を分
   圧するための出力分圧下位抵抗を備え、上記データ入力
   回路には、上記出力制御ドライバ回路からのデータを二
   つの入力端のどちらか一方から入力し、上記出力制御反
   転ドライバ回路からの反転データを二つの入力端の他方
   から入力する入力差動レシバ回路と、上記データと上記
   反転データの反射を抑えるための終端抵抗と、上記入力
   差動レシバ回路の二つの入力端とはデータ入力回路内部
   では接続されず、上記終端抵抗に上記データと上記反転
   データを導く終端抵抗接続ラインを備えたことを特徴と
   するデータ伝送装置。
6. 【請求項６】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、デー
   タを出力するとともにその出力データがハイレベル時に
   オープンコレクタを含むハイインピーダンス状態に制御
   できる出力制御ドライバ回路と、その出力制御ドライバ
   回路が出力したデータの電圧を分圧するための出力分圧
   上位抵抗と、同じくその出力制御ドライバ回路が出力し
   たデータの電圧を分圧するための出力分圧下位抵抗と、
   上記出力制御ドライバ回路の出力するデータを反転した
   反転データを出力するとともにその出力反転データがハ
   イレベル時にオープンコレクタを含むハイインピーダン
   ス状態に制御できる出力制御反転ドライバ回路と、その
   出力制御反転ドライバ回路が出力した反転データの電圧
   を分圧するための出力分圧上位抵抗と、同じくその出力
   制御反転ドライバ回路が出力した反転データの電圧を分
   圧するための出力分圧下位抵抗を備え、上記データ入力
   回路には、上記出力制御ドライバ回路からのデータを二
   つの入力端のどちらか一方から入力し、上記出力制御反
   転ドライバ回路からの反転データを二つの入力端の他方
   から入力する入力差動レシバ回路と、上記データと上記
   反転データの反射を抑えるための終端抵抗と、上記入力
   差動レシバ回路の二つの入力端とはデータ入力回路内部
   では接続されず、上記終端抵抗に上記データと上記反転
   データを導く終端抵抗接続ラインと、上記終端抵抗に直
   列に接続され上記データと上記反転データの直流成分を
   カットするＤＣカットコンデンサを備えたことを特徴と
   するデータ伝送装置。
7. 【請求項７】 電圧のレベルの変化により任意のデータ
   を構成し、このデータを出力するデータ出力回路と、こ
   のデータを入力するデータ入力回路とから構成されるデ
   ータ伝送装置において、上記データ出力回路には、差動
   の二つの出力端をもち、どちらか一方の出力端からデー
   タを出力し、他方の出力端からこのデータを反転した反
   転データを出力する出力差動ドライバ回路と、その出力
   差動ドライバ回路が出力したデータの電圧を分圧するた
   めの出力分圧上位抵抗と、同じくその出力差動ドライバ
   回路が出力したデータの電圧を分圧するための出力分圧
   下位抵抗と、その出力差動ドライバ回路が出力した反転
   データの電圧を分圧するための出力分圧上位抵抗と、同
   じくその出力差動ドライバ回路が出力した反転データの
   電圧を分圧するための出力分圧下位抵抗を備え、上記デ
   ータ入力回路には、上記出力差動ドライバ回路からのデ
   ータを二つの入力端のどちらか一方から入力し、上記出
   力差動ドライバ回路からの反転データを二つの入力端の
   他方から入力する入力差動レシバ回路と、上記データと
   上記反転データの反射を抑えるための終端抵抗と、上記
   入力差動レシバ回路の二つの入力端とはデータ入力回路
   内部では接続されず、上記終端抵抗に上記データと上記
   反転データを導く終端抵抗接続ラインと、上記終端抵抗
   に直列に接続され上記データと上記反転データの直流成
   分をカットするＤＣカットコンデンサを備えたことを特
   徴とするデータ伝送装置。