WO2006046399A1 - 振幅可変ドライバ回路、及び試験装置 - Google Patents

振幅可変ドライバ回路、及び試験装置 Download PDF

Info

Publication number
WO2006046399A1
WO2006046399A1 PCT/JP2005/018711 JP2005018711W WO2006046399A1 WO 2006046399 A1 WO2006046399 A1 WO 2006046399A1 JP 2005018711 W JP2005018711 W JP 2005018711W WO 2006046399 A1 WO2006046399 A1 WO 2006046399A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplitude
differential amplifiers
driver circuit
signal
output signal
Prior art date
Application number
PCT/JP2005/018711
Other languages
English (en)
French (fr)
Inventor
Kei Sasajima
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to JP2006542916A priority Critical patent/JP4939227B2/ja
Priority to EP05793128A priority patent/EP1811659A4/en
Publication of WO2006046399A1 publication Critical patent/WO2006046399A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Definitions

  • the present invention relates to a variable amplitude driver circuit that outputs an output signal corresponding to an input signal, and a test apparatus that includes a variable amplitude driver circuit.
  • the present invention relates to a variable amplitude driver circuit that outputs an output signal in which the amplitude of an input signal is changed.
  • a circuit using a differential amplifier is known as a circuit for changing the amplitude of an input signal and outputting it.
  • Such a circuit controls the amount of current flowing through the differential amplifier, and generates and outputs a potential of an output signal corresponding to the amount of current by a resistor provided in series with the differential amplifier.
  • the transition frequency of the transistor depends on the current flowing through the transistor, the transition frequency is different between the large amplitude output and the small amplitude output.
  • a transistor that can obtain the optimum transition frequency at the time of large amplitude output is selected, but in such a case, the transition frequency at the time of small amplitude output becomes small, and sufficient switching characteristics are obtained. In other words, the high-frequency waveform deteriorates.
  • an object of the present invention is to provide a variable amplitude driver circuit and a test apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • variable amplitude driver circuit that outputs an output signal obtained by amplifying a given input signal, and the signal corresponding to the input signal is A plurality of differential amplifiers that are input in parallel to each other and that are input in parallel to each other, and a plurality of differential amplifiers that are provided in series, generate the potential of the output signal according to the total current flowing through the plurality of differential amplifiers.
  • a variable amplitude driver circuit including a resistance section and an amplitude control transistor that is provided in series with a plurality of differential amplifiers and determines a total amount of current flowing through the plurality of differential amplifiers.
  • variable amplitude driver circuit may further include an amplitude control unit that controls a total amount of current determined by the amplitude control transistor according to the amplitude of the output signal to be output.
  • a drive control unit is further provided for controlling the current flowing through each differential amplifier based on the amplitude of the output signal to be output.
  • the amplitude variable driver circuit is provided in a plurality corresponding to the plurality of differential amplifiers, and further includes a plurality of individual current control transistors provided in series with the corresponding differential amplifiers.
  • the amount of current flowing through the differential amplifier corresponding to the individual current control transistor may be controlled by controlling the voltage applied to the base terminal of the individual current control transistor.
  • the drive control unit may drive the number of differential amplifiers according to the amplitude of the output signal to be output. In addition, the drive control unit may control substantially the same current flowing through each driven differential amplifier.
  • the variable amplitude driver circuit may further include a pre-driver circuit that controls the amplitude of the signal input to each base terminal of the plurality of differential amplifiers according to the amplitude of the output signal to be output. Further, a potential fixing transistor that is provided between the resistor portion and the plurality of differential amplifiers and that applies a constant voltage to the base terminal may be further provided.
  • a test apparatus for testing an electronic device a pattern generation unit that generates a test pattern for testing the electronic device, and an input to the electronic device based on the test pattern
  • the waveform shaping unit that generates the input signal to be processed, the variable amplitude driver circuit that inputs the output signal obtained by amplifying the input signal to the electronic device, the signal output from the electronic device, and the expected value signal that is given are compared.
  • the variable amplitude driver circuit includes a plurality of differential units provided in parallel with each other, and a signal corresponding to the input signal is input to each base terminal.
  • An amplifier a resistor provided in series with a plurality of differential amplifiers, a resistor that generates a potential of an output signal according to the total current flowing through the plurality of differential amplifiers, and a plurality of differential amplifiers Providing a test device having an amplitude control transistor for determining the total amount of current flowing through the plurality of differential amplifiers.
  • FIG. 1 is a diagram showing an example of the configuration of a test apparatus 200 according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the configuration of an amplitude variable driver circuit 100.
  • FIG. 3 is a diagram showing an example of the operation of the variable amplitude driver circuit 100 described in FIG.
  • FIG. 4 is a diagram showing another example of the configuration of the variable amplitude driver circuit 100.
  • FIG. 4 is a diagram showing another example of the configuration of the variable amplitude driver circuit 100.
  • FIG. 5 is a diagram showing an example of the operation of the variable amplitude driver circuit 100 described in FIG. 4.
  • 5A is a diagram illustrating an example of the operation of the pre-driver circuit 118
  • FIG. 5B is a diagram illustrating an example of the operation of each differential amplifier 106.
  • FIG. 1 is a diagram showing an example of the configuration of a test apparatus 200 according to an embodiment of the present invention.
  • the test apparatus 200 is an apparatus for testing an electronic device 300 such as a semiconductor circuit, and includes a pattern generation unit 210, a waveform shaping unit 220, a timing generation unit 230, and an amplitude variable driver circuit 100.
  • the pattern generator 210 generates a test pattern for testing the electronic device 300.
  • the test pattern is a digital signal represented by a 1Z0 pattern, for example.
  • the wave forming section 220 generates an input signal to be input to the electronic device 300 based on the test pattern. For example, an input signal that takes a voltage value corresponding to the test pattern is generated at each given timing.
  • the timing generator 230 generates a timing clock having a desired frequency, and the waveform shaping unit 2
  • the waveform shaping unit 220 generates a voltage corresponding to the test pattern according to the norse of the timing clock.
  • the variable amplitude driver circuit 100 inputs an output signal corresponding to the input signal to the electronic device 300.
  • the variable amplitude driver circuit 100 converts the amplitude of an input signal to an electronic device 3
  • An output signal is generated by changing the amplitude according to the 00 specification.
  • the determination unit 240 determines whether the electronic device 300 is good or bad by comparing a signal output from the electronic device 300 with a given expected value signal.
  • the expected value signal is generated by the pattern generator 210 based on the test pattern.
  • FIG. 2 is a diagram illustrating an example of the configuration of the variable amplitude driver circuit 100.
  • the variable amplitude driver circuit 100 is a circuit that generates an output signal corresponding to an input signal.
  • 102 potential-fixed transistors
  • 103 potential-fixed transistors
  • a plurality of differential amplifiers 106-1, 106-2,..., Hereinafter referred to as 106
  • pre-driver circuit 118 drive controller 120
  • amplitude controller 122 amplitude controller 122
  • individual current control transistors 112-1, 112-2,..., Hereinafter collectively referred to as 112
  • an amplitude control transistor 114 and a resistor 116.
  • Each differential amplifier 106 includes transistors 108 and 110 provided in parallel, and a signal corresponding to an input signal is input to the base terminal of each transistor.
  • the resistance unit 102 is provided in series with a plurality of differential amplifiers 106. In other words, each differential amplifier 106 is provided in series, and the resistor section 102-1 is connected to the collector terminal of the transistor 108 of each differential amplifier 106, and the resistor section 102-2 is It is connected to the collector terminal of the transistor 110 of each differential amplifier 106.
  • the resistance unit 102 generates the potential of the output signal (Voutl, Vout2) according to the total current flowing through the plurality of differential amplifiers 106.
  • the amplitude control transistor 114 is provided in series with each of the plurality of differential amplifiers 106, and defines the total amount of current flowing through the plurality of differential amplifiers 106. That is, the amplitude of the output signal is determined according to the voltage value applied to the base terminal of the amplitude control transistor 114. In this example, the amplitude control transistor 114 is connected to the emitter terminal of each differential amplifier 106 and grounded via the resistor 116.
  • the amplitude controller 122 controls the total amount of current determined by the amplitude control transistor 114 in accordance with the amplitude of the output signal to be output. That is, the voltage value applied to the base terminal of the amplitude control transistor 114 is changed according to the amplitude of the output signal. By such control, an output signal having a desired amplitude is generated.
  • the drive control unit 120 controls the current flowing through each differential amplifier 106 based on the amplitude of the output signal to be output.
  • individual current control transistors 112 are provided corresponding to the respective differential amplifiers, and the corresponding differential amplifiers are provided. Connected in series to the emitter terminal of the width device 106. Then, the drive control unit 120 controls the amount of current flowing through the differential amplifier 106 corresponding to the individual current control transistor 112 by controlling the voltage applied to the base terminal of each individual current control transistor 112.
  • the drive control unit 120 should determine and drive the number of differential amplifiers 106 to be driven so that the current flowing through each differential amplifier 106 falls within a predetermined range.
  • the individual current control transistor 112 corresponding to the differential amplifier 106 is controlled to be in an ON state.
  • the range of the current flowing through the differential amplifier 106 is determined in advance so that the differential amplifier 106 can operate properly.
  • each differential amplifier 106 can be set to a predetermined appropriate range, and the differential amplifier 106 can be used in an appropriate current region. For this reason, variation in waveform quality at the time of large amplitude output or small amplitude output can be reduced, and an output signal having a large variable amplitude range can be generated with high accuracy.
  • the pre-driver circuit 118 controls the amplitude of the signal input to each base terminal of the plurality of differential amplifiers 106 according to the amplitude of the output signal to be output.
  • the predriver circuit 118 receives an input signal, changes the amplitude of the input signal according to the amplitude of the output signal to be output, and inputs the input signal to the base terminal of the differential amplifier 106.
  • the pre-driver circuit 118 inputs the current flowing through each differential amplifier 106 while changing the amplitude of the input signal so that the differential amplifier 106 operates properly.
  • the pre-driver circuit 118 generates a signal to be supplied to the base terminal for each differential amplifier 106.
  • the potential fixing transistor 103 is provided between the resistance unit 102 and the plurality of differential amplifiers 106, and a constant voltage is applied to the base terminal. Thereby, the potential of the collector terminal of the differential amplifier 106 can be kept substantially constant, and charging / discharging of the capacitance component due to the switching operation of the differential amplifier 106 can be prevented. For this reason, the differential amplifier 106 can operate at high speed and with high accuracy.
  • the drive control unit 120 when the drive control unit 120 is within the predetermined appropriate current range of the current force differential amplifier 106 that flows through the amplitude control transistor 114, the single differential amplifier 10 Drive only 6 (in this example, differential amplifier 106-1). That is, the individual current control transistor 112-1 is controlled to be turned on, and the other individual current control transistors 112 are controlled to be turned off.
  • FIG. 3 is a diagram illustrating an example of the operation of the variable amplitude driver circuit 100 described in FIG.
  • the horizontal axis indicates the set value of the amplitude of the output signal
  • the vertical axis indicates the value of the current flowing through each individual current control transistor 112.
  • the drive control unit 120 divides the total current by the upper limit value of the appropriate current range when the total current force flowing through the amplitude control transistor 114 is larger than the appropriate current range of the differential amplifier 106.
  • the number of differential amplifiers 106 is driven at the upper limit of the appropriate current range (the straight line portion of the current waveform in Fig. 3), and the remainder of the divided current is passed through the other differential amplifier 106 (current waveform in Fig. 3). Curve part). That is, the individual current control transistors 112 are controlled so that the tail current flows in order of one set of the differential amplifier 106 as the set amplitude of the output signal increases.
  • the pre-driver circuit 118 supplies a signal corresponding to the input signal to the base terminal of the differential amplifier 106 to be driven.
  • each differential amplifier 106 can be driven in an appropriate current range.
  • FIG. 4 is a diagram showing another example of the configuration of the variable amplitude driver circuit 100. As shown in FIG. Except for the pre-driver circuit 118, the variable amplitude driver circuit 100 in this example has the same configuration as the variable amplitude driver circuit 100 described in FIG.
  • the pre-driver circuit 118 in FIG. 2 generates a signal for each base terminal of each differential amplifier 106, but the pre-driver circuit 118 in this example is common to each differential amplifier 106.
  • the signal is generated and supplied.
  • the pre-driver circuit 118 inputs the input signal while changing the amplitude of each input signal so that each differential amplifier 106 operates properly. For example, the amplitude of the input signal is increased or decreased in proportion to the set amplitude of the output signal.
  • the drive control unit 120 causes the tail current to flow sequentially for each pair of the differential amplifiers 106 as the set amplitude of the output signal increases.
  • each individual current control transistor 112 is controlled.
  • each differential amplifier 106 can be driven in an appropriate current range with simple control.
  • the drive control unit 120 may control each individual current control transistor 112 so that substantially the same current flows through the differential amplifier 106 to be driven.
  • the operation of the variable amplitude driver circuit 100 when substantially the same current is supplied to each differential amplifier 106 will be described.
  • FIG. 5 is a diagram showing an example of the operation of the variable amplitude driver circuit 100 described in FIG.
  • FIG. 5 (a) is a diagram illustrating an example of the operation of the pre-driver circuit 118
  • FIG. 5 (b) is a diagram illustrating an example of the operation of each individual current control transistor 112.
  • the horizontal axis represents the set value of the amplitude of the output signal
  • the vertical axis represents the set value of the amplitude of the signal output from the pre-driver circuit 118.
  • the horizontal axis represents the set value of the amplitude of the output signal
  • the vertical axis represents the current flowing through each individual current control transistor 112.
  • the drive control unit 120 drives only one differential amplifier 106 when the current force flowing through the amplitude control transistor 114 is within a predetermined appropriate current range of the differential amplifier 106 (in this example, Differential amplifier 106— 1). That is, the individual current control transistor 112-1 is controlled to be in the ON state, and the other individual current control transistor 112 is controlled to be in the OFF state.
  • the pre-driver circuit 118 supplies a signal obtained by amplifying the input signal to the base terminal of each differential amplifier 106 in accordance with the set amplitude of the output signal.
  • the current flowing through the differential amplifier 106-1 is equal to the current I flowing through the amplitude control transistor 114 U, and so on.
  • the drive control unit 120 divides the total current by the upper limit value of the appropriate current range, and calculates the divided quotient.
  • the number of differential amplifiers 106 rounded up is driven. That is, the individual current control transistor 112 corresponding to the differential amplifier 106 is controlled to be in the ON state. Then, control is performed so that the currents flowing in the driven differential amplifiers 106 are substantially the same. According to such control, since the fluctuation range of the current flowing through each differential amplifier 106 is reduced, an output signal with a large variable amplitude range can be generated with high accuracy.
  • the pre-driver circuit maintains the continuity of the total current flowing through the driven differential amplifier 106 when the number of driven differential amplifiers 106 is switched. Similarly, the amplitude of the signal applied to the base terminal of the differential amplifier 106 to be driven is controlled.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　与えられる入力信号を増幅した出力信号を出力する振幅可変ドライバ回路であって、入力信号に応じた信号がそれぞれのベース端子に入力される、互いに並列に設けられた複数の差動増幅器と、複数の差動増幅器と直列に設けられ、複数の差動増幅器に流れる総電流に応じて出力信号の電位を生成する抵抗部と、複数の差動増幅器と直列に設けられ、複数の差動増幅器に流れる総電流量を定める振幅制御トランジスタとを備える振幅可変ドライバ回路を提供する。

Description

明 細 書
振幅可変ドライバ回路、及び試験装置
技術分野
[0001] 本発明は、入力信号に応じた出力信号を出力する振幅可変ドライバ回路、及び振 幅可変ドライバ回路を備える試験装置に関する。特に本発明は、入力信号の振幅を 変化させた出力信号を出力する振幅可変ドライバ回路に関する。文献の参照による 組み込みが認められる指定国については、下記の米国出願に記載された内容を参 照により本出願に組み込み、本出願の記載の一部とする。
10/976, 354 出願曰 2004年 10月 27曰
背景技術
[0002] 従来、入力信号の振幅を変化させて出力する回路として、差動増幅器を用いた回 路が知られている。このような回路は、差動増幅器に流れる電流量を制御させ、差動 増幅器に直列に設けられた抵抗により、当該電流量に応じた出力信号の電位を生成 して出力する。
発明の開示
発明が解決しょうとする課題
[0003] このような回路において、振幅可変範囲を大きくする場合、差動増幅器に流れる電 流量の変化が大きくなり、出力波形の品質を、大振幅出力時と小振幅出力時とで均 一にすること困難である。
[0004] トランジスタのトランジシヨン周波数は、トランジスタに流れる電流に依存するため、 大振幅出力時と小振幅出力時とではトランジシヨン周波数が異なる。一般的には、大 振幅出力時に最適なトランジシヨン周波数を取れるようなトランジスタを選択するが、 このような場合には、小振幅出力時のトランジシヨン周波数が小さくなり、十分なスイツ チング特性が得られず、高周波の波形が劣化してしまう。
[0005] また、小振幅出力時に最適なトランジシヨン周波数を取れるようなトランジスタを選択 した場合、大振幅出力時のトランジスタのコレクタ電流許容値を越えてしまう場合があ る。 [0006] そこで本発明は、上記の課題を解決することができる振幅可変ドライバ回路、及び 試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記 載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体 例を規定する。
課題を解決するための手段
[0007] 上記課題を解決するために、本発明の第 1の形態においては、与えられる入力信 号を増幅した出力信号を出力する振幅可変ドライバ回路であって、入力信号に応じ た信号がそれぞれのベース端子に入力される、互いに並列に設けられた複数の差 動増幅器と、複数の差動増幅器と直列に設けられ、複数の差動増幅器に流れる総 電流に応じて出力信号の電位を生成する抵抗部と、複数の差動増幅器と直列に設 けられ、複数の差動増幅器に流れる総電流量を定める振幅制御トランジスタとを備え る振幅可変ドライバ回路を提供する。
[0008] 振幅可変ドライバ回路は、出力するべき出力信号の振幅に応じて、振幅制御トラン ジスタが定める総電流量を制御する振幅制御部を更に備えてよい。また、それぞれ の差動増幅器に流れる電流を、出力するべき出力信号の振幅に基づいてそれぞれ 制御する駆動制御部を更に備えてょ 、。
[0009] 振幅可変ドライバ回路は、複数の差動増幅器に対応して複数設けられ、対応する 差動増幅器に直列に設けられた複数の個別電流制御トランジスタを更に備え、駆動 制御部は、それぞれの個別電流制御トランジスタのベース端子に与える電圧を制御 することにより、当該個別電流制御トランジスタに対応する差動増幅器に流れる電流 量を制御してよい。
[0010] 駆動制御部は、出力するべき出力信号の振幅に応じた個数の差動増幅器を駆動 させてよい。また、駆動制御部は、駆動しているそれぞれの差動増幅器に流れる電 流を略同一に制御してもよい。
[0011] 振幅可変ドライバ回路は、複数の差動増幅器のそれぞれのベース端子に入力する 信号の振幅を、出力するべき出力信号の振幅に応じて制御するプリドライバ回路を 更に備えてよい。また、抵抗部と、複数の差動増幅器との間に設けられ、ベース端子 に一定の電圧が与えられる電位固定トランジスタを更に備えてよい。 [0012] 本発明の第 2の形態においては、電子デバイスを試験する試験装置であって、電 子デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに 基づいて、電子デバイスに入力するべき入力信号を生成する波形成形部と、入力信 号を増幅した出力信号を電子デバイスに入力する振幅可変ドライバ回路と、電子デ バイスが出力する信号と、与えられる期待値信号とを比較して、電子デバイスの良否 を判定する判定部とを備え、振幅可変ドライバ回路は、入力信号に応じた信号がそ れぞれのベース端子に入力される、互いに並列に設けられた複数の差動増幅器と、 複数の差動増幅器と直列に設けられ、複数の差動増幅器に流れる総電流に応じて 出力信号の電位を生成する抵抗部と、複数の差動増幅器と直列に設けられ、複数の 差動増幅器に流れる総電流量を定める振幅制御トランジスタとを有する試験装置を 提供する。
[0013] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。
発明の効果
[0014] 本発明によれば、大振幅出力時や小振幅出力時の波形品質のバラツキを低減し、 振幅の可変幅が大きい出力信号を精度よく生成することができる。
図面の簡単な説明
[0015] [図 1]本発明の実施形態に係る試験装置 200の構成の一例を示す図である。
[図 2]振幅可変ドライバ回路 100の構成の一例を示す図である。
[図 3]図 2において説明した振幅可変ドライバ回路 100の動作の一例を示す図である
[図 4]振幅可変ドライバ回路 100の構成の他の例を示す図である。
[図 5]図 4において説明した振幅可変ドライバ回路 100の動作の一例を示す図である 。図 5 (a)は、プリドライバ回路 118の動作の一例を示す図であり、図 5 (b)は、それぞ れの差動増幅器 106の動作の一例を示す図である。
符号の説明
[0016] 100· · ·ドライバ回路、 102· · '抵抗部、 103 · · '電位固定トランジスタ、 106 · · '差動 増幅器、 108、 110· · 'トランジスタ、 112· · ·個別電流制御トランジスタ、 114· · ·振 幅制御トランジスタ、 116 · · '抵抗、 118 · · 'プリドライバ回路、 120· · '駆動制御部、 2 00 · · '試験装置、 210· · 'パターン発生部、 220 · · '波形成形部、 230· · 'タイミング 発生部、 240· · ·判定部、 300· · ·電子デバイス
発明を実施するための最良の形態
[0017] 以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範 囲に係る発明を限定するものではなぐまた実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。
[0018] 図 1は、本発明の実施形態に係る試験装置 200の構成の一例を示す図である。試 験装置 200は、半導体回路等の電子デバイス 300を試験する装置であって、パター ン発生部 210、波形成形部 220、タイミング発生部 230、振幅可変ドライバ回路 100
、及び判定部 240を備える。
[0019] パターン発生部 210は、電子デバイス 300を試験するための試験パターンを生成 する。試験パターンとは、例えば 1Z0のパターンで現されるデジタル信号である。波 形成形部 220は、試験パターンに基づいて、電子デバイス 300に入力するべき入力 信号を生成する。例えば、与えられるタイミング毎に、試験パターンに応じた電圧値を とる入力信号を生成する。
[0020] タイミング発生部 230は、所望の周波数のタイミングクロックを生成し、波形成形部 2
20に供給する。波形成形部 220は、当該タイミングクロックのノルスに応じて、試験 パターンに応じた電圧を生成する。
[0021] 振幅可変ドライバ回路 100は、入力信号に応じた出力信号を電子デバイス 300に 入力する。例えば振幅可変ドライバ回路 100は、入力信号の振幅を、電子デバイス 3
00の仕様に応じた振幅に変化させた出力信号を生成する。
[0022] 判定部 240は、電子デバイス 300が出力する信号と、与えられる期待値信号とを比 較して、電子デバイス 300の良否を判定する。期待値信号は、パターン発生部 210 が試験パターンに基づ 、て生成してょ 、。
[0023] 図 2は、振幅可変ドライバ回路 100の構成の一例を示す図である。振幅可変ドライ バ回路 100は、入力信号に応じた出力信号を生成する回路であって、抵抗部（102
—1、 102— 2、以下 102と総称する）、電位固定トランジスタ（103— 1、 103— 2、以 下 103と総称する）、並列に設けられた複数の差動増幅器（106— 1、 106— 2、 · · ·、 以下 106と総称する）、プリドライバ回路 118、駆動制御部 120、振幅制御部 122、個 別電流制御トランジスタ（112—1、 112— 2、 · · ·、以下 112と総称する）、振幅制御ト ランジスタ 114、及び抵抗 116を備える。
[0024] それぞれの差動増幅器 106は、並列に設けられたトランジスタ 108及び 110を有し 、それぞれのトランジスタのベース端子に、入力信号に応じた信号が入力される。抵 抗部 102は、複数の差動増幅器 106と直列に設けられる。つまり、それぞれの差動 増幅器 106に対して直列に設けられており、抵抗部 102— 1が、それぞれの差動増 幅器 106のトランジスタ 108のコレクタ端子と接続され、抵抗部 102— 2が、それぞれ の差動増幅器 106のトランジスタ 110のコレクタ端子と接続される。抵抗部 102は、複 数の差動増幅器 106に流れる総電流に応じて、出力信号 (Voutl、 Vout2)の電位 を生成する。
[0025] 振幅制御トランジスタ 114は、複数の差動増幅器 106のそれぞれと直列に設けられ 、複数の差動増幅器 106に流れる総電流量を規定する。つまり、振幅制御トランジス タ 114のベース端子に与えられる電圧値に応じて、出力信号の振幅が決定する。本 例において振幅制御トランジスタ 114は、それぞれの差増増幅器 106のェミッタ端子 と接続され、抵抗 116を介して接地される。
[0026] このような構成により、大振幅の出力信号を出力する場合であっても、必要となる電 流を分散し、一つ当たりの差動増幅器 106に流れる電流を小さくすることができる。こ のため、大振幅出力時と小振幅出力時における波形品質差を小さくすることができる
[0027] また、振幅制御部 122は、出力するべき出力信号の振幅に応じて、振幅制御トラン ジスタ 114が定める総電流量を制御する。つまり、振幅制御トランジスタ 114のベース 端子に与える電圧値を、出力信号の振幅に応じて変化させる。このような制御により 、所望の振幅の出力信号を生成する。
[0028] また、駆動制御部 120は、それぞれの差動増幅器 106に流れる電流を、出力する べき出力信号の振幅に基づいてそれぞれ制御する。本例においては、個別電流制 御トランジスタ 112が、それぞれの差動増幅器に対応して設けられ、対応する差動増 幅器 106のェミッタ端子に直列に接続される。そして、駆動制御部 120は、それぞれ の個別電流制御トランジスタ 112のベース端子に与える電圧を制御することにより、 当該個別電流制御トランジスタ 112に対応する差動増幅器 106に流れる電流量を制 御する。
[0029] 例えば、駆動制御部 120は、それぞれの差動増幅器 106に流れる電流が、予め定 められた範囲内となるように、駆動させる差動増幅器 106の個数を決定し、駆動させ るべき差動増幅器 106に対応する個別電流制御トランジスタ 112を ON状態に制御 する。差動増幅器 106に流れる電流の範囲は、差動増幅器 106が適正に動作できる 範囲に予め定められる。
[0030] このような制御により、それぞれの差動増幅器 106に流れる電流を、予め定められ た適正な範囲とすることができ、差動増幅器 106を適正な電流領域で使用することが できる。このため、大振幅出力時や小振幅出力時の波形品質のバラツキを低減し、 振幅の可変幅が大きい出力信号を精度よく生成することができる。
[0031] また、プリドライバ回路 118は、複数の差動増幅器 106のそれぞれのベース端子に 入力する信号の振幅を、出力するべき出力信号の振幅に応じて制御する。プリドライ バ回路 118は、入力信号を受け取り、出力するべき出力信号の振幅に応じて、当該 入力信号の振幅を変化させて、差動増幅器 106のベース端子に入力する。例えば プリドライバ回路 118は、それぞれの差動増幅器 106に流れる電流に対して、当該差 動増幅器 106が適正に動作するように、入力信号の振幅をそれぞれ変化させて入力 する。本例においてプリドライバ回路 118は、それぞれの差動増幅器 106毎に、ベー ス端子に与えるべき信号を生成する。
[0032] また、電位固定トランジスタ 103は、抵抗部 102と、複数の差動増幅器 106との間に 設けられ、ベース端子に一定の電圧が与えられる。これにより、差動増幅器 106のコ レクタ端子の電位を略一定に保つことができ、差動増幅器 106のスイッチング動作に よる容量成分への充放電を防ぐことができる。このため、差動増幅器 106が高速且つ 精度よく動作することができる。
[0033] 本例において、駆動制御部 120は、振幅制御トランジスタ 114に流れる電流力 差 動増幅器 106の予め定められた適正電流範囲内である場合、一つの差動増幅器 10 6のみを駆動させる（本例においては差動増幅器 106— 1)。つまり、個別電流制御ト ランジスタ 112— 1を ON状態となるように制御し、他の個別電流制御トランジスタ 112 を OFF状態となるように制御する。
[0034] 図 3は、図 2において説明した振幅可変ドライバ回路 100の動作の一例を示す図で ある。図 3において、横軸は出力信号の振幅の設定値を示し、縦軸はそれぞれの個 別電流制御トランジスタ 112に流れる電流値を示す。
[0035] 駆動制御部 120は、振幅制御トランジスタ 114に流れる総電流力 差動増幅器 106 の適正電流範囲より大き!/、場合、当該総電流を適正電流範囲の上限値で除算し、 除算した商の個数の差動増幅器 106を、適正電流範囲の上限値で駆動させ（図 3に おける電流波形の直線部）、除算した余りの電流を他の差動増幅器 106に流す（図 3 における電流波形の曲線部)。つまり、出力信号の設定振幅が大きくなるに従って、 差動増幅器 106の 1組ずつ順にテール電流が流れるように、それぞれの個別電流制 御トランジスタ 112を制御する。このとき、プリドライバ回路 118は、駆動する差動増幅 器 106のベース端子に、入力信号に応じた信号を供給する。
[0036] このような制御により、振幅制御トランジスタ 114に流れる総電流が大きい場合に、 分散して複数の差動増幅器 106に電流を流すことができる。このため、それぞれの差 動増幅器 106を適正な電流範囲で駆動させることができる。
[0037] 図 4は、振幅可変ドライバ回路 100の構成の他の例を示す図である。本例における 振幅可変ドライバ回路 100は、プリドライバ回路 118を除き、図 2において説明した振 幅可変ドライバ回路 100と同一の構成を有する。
[0038] 図 2におけるプリドライバ回路 118は、それぞれの差動増幅器 106のベース端子に 対してそれぞれ信号を生成したが、本例におけるプリドライバ回路 118は、それぞれ の差動増幅器 106に対して共通の信号を生成して供給する。プリドライバ回路 118 は、図 2において説明した場合と同様に、それぞれの差動増幅器 106が適正に動作 するように、入力信号の振幅をそれぞれ変化させて入力する。例えば、入力信号の 振幅を、出力信号の設定振幅に比例して増減させる。
[0039] また本例において駆動制御部 120は、図 3において説明したように、出力信号の設 定振幅が大きくなるに従って、差動増幅器 106の 1組ずつ順にテール電流が流れる ように、それぞれの個別電流制御トランジスタ 112を制御する。これにより、簡略な制 御でそれぞれの差動増幅器 106を適正な電流範囲で駆動させることができる。
[0040] また図 4の構成において駆動制御部 120は、駆動させる差動増幅器 106に、略同 一の電流が流れるように、それぞれの個別電流制御トランジスタ 112を制御してもよ い。次に、それぞれの差動増幅器 106に略同一の電流を流す場合の振幅可変ドライ バ回路 100の動作について説明する。
[0041] 図 5は、図 4において説明した振幅可変ドライバ回路 100の動作の一例を示す図で ある。図 5 (a)は、プリドライバ回路 118の動作の一例を示す図であり、図 5 (b)は、そ れぞれの個別電流制御トランジスタ 112の動作の一例を示す図である。また、図 5 (a )において、横軸は出力信号の振幅の設定値を示し、縦軸はプリドライバ回路 118が 出力する信号の振幅の設定値を示す。また、図 5 (b)において、横軸は出力信号の 振幅の設定値を示し、縦軸はそれぞれの個別電流制御トランジスタ 112に流れる電 流を示す。
[0042] 駆動制御部 120は、振幅制御トランジスタ 114に流れる電流力 差動増幅器 106の 予め定められた適正電流範囲内である場合、一つの差動増幅器 106のみを駆動さ せる（本例においては差動増幅器 106— 1)。つまり、個別電流制御トランジスタ 112 - 1を ON状態となるように制御し、他の個別電流制御トランジスタ 112を OFF状態と なるように制御する。
[0043] そして、プリドライバ回路 118は、出力信号の設定振幅に応じて、入力信号を増幅 させた信号を、それぞれの差動増幅器 106のベース端子に供給する。このとき、差動 増幅器 106 - 1に流れる電流は、振幅制御トランジスタ 114に流れる電流 Iと等 U、。
[0044] また駆動制御部 120は、振幅制御トランジスタ 114に流れる総電流が、差動増幅器 106の適正電流範囲より大きい場合、当該総電流を適正電流範囲の上限値で除算 し、除算した商を切り上げた個数の差動増幅器 106を駆動させる。つまり、当該差動 増幅器 106に対応する個別電流制御トランジスタ 112を ON状態に制御する。そして 、駆動するそれぞれの差動増幅器 106に流れる電流が略同一となるように制御する 。このような制御によれば、一つあたりの差動増幅器 106に流れる電流の変動幅が小 さくなるため、振幅の可変幅の大きい出力信号を精度よく生成することができる。 [0045] また、図 5 (a)に示すようにプリドライバ回路は、駆動する差動増幅器 106の個数が 切り替わる場合に、駆動する差動増幅器 106に流れる総電流の連続性が保たれるよ うに、駆動する差動増幅器 106のベース端子に与える信号の振幅を制御する。
[0046] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0047] 以上から明らかなように、本発明によれば、大振幅出力時や小振幅出力時の波形 品質のノ ツキを低減し、振幅の可変幅が大きい出力信号を精度よく生成することが できる。

Claims

請求の範囲
[1] 与えられる入力信号を増幅した出力信号を出力する振幅可変ドライバ回路であつ て、
前記入力信号に応じた信号がそれぞれのベース端子に入力される、互いに並列に 設けられた複数の差動増幅器と、
前記複数の差動増幅器と直列に設けられ、前記複数の差動増幅器に流れる総電 流に応じて前記出力信号の電位を生成する抵抗部と、
前記複数の差動増幅器と直列に設けられ、前記複数の差動増幅器に流れる総電 流量を定める振幅制御トランジスタと
を備える振幅可変ドライバ回路。
[2] 出力するべき前記出力信号の振幅に応じて、前記振幅制御トランジスタが定める前 記総電流量を制御する振幅制御部を更に備える
請求項 1に記載の振幅可変ドライバ回路。
[3] それぞれの前記差動増幅器に流れる電流を、出力するべき前記出力信号の振幅 に基づいてそれぞれ制御する駆動制御部を更に備える請求項 2に記載の振幅可変 ドライバ回路。
[4] 前記複数の差動増幅器に対応して複数設けられ、対応する前記差動増幅器に直 列に設けられた複数の個別電流制御トランジスタを更に備え、
前記駆動制御部は、それぞれの前記個別電流制御トランジスタのベース端子に与 える電圧を制御することにより、当該個別電流制御トランジスタに対応する前記差動 増幅器に流れる電流量を制御する
請求項 3に記載の振幅可変ドライバ回路。
[5] 前記駆動制御部は、出力するべき前記出力信号の振幅に応じた個数の前記差動 増幅器を駆動させる
請求項 4に記載の振幅可変ドライバ回路。
[6] 前記駆動制御部は、駆動しているそれぞれの前記差動増幅器に流れる電流を略 同一に制御する請求項 5に記載の振幅可変ドライバ回路。
[7] 前記複数の差動増幅器のそれぞれのベース端子に入力する信号の振幅を、出力 するべき前記出力信号の振幅に応じて制御するプリドライバ回路を更に備える 請求項 3に記載の振幅可変ドライバ回路。
[8] 前記抵抗部と、前記複数の差動増幅器との間に設けられ、ベース端子に一定の電 圧が与えられる電位固定トランジスタを更に備える
請求項 3に記載の振幅可変ドライバ回路。
[9] 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験する試験パターンを生成するパターン発生部と、 前記試験パターンに基づいて、前記電子デバイスに入力するべき入力信号を生成 する波形成形部と、
前記入力信号を増幅した出力信号を前記電子デバイスに入力する振幅可変ドライ バ回路と、
前記電子デバイスが出力する信号と、与えられる期待値信号とを比較して、前記電 子デバイスの良否を判定する判定部と
を備え、
前記振幅可変ドライバ回路は、
前記入力信号に応じた信号がそれぞれのベース端子に入力される、互いに並列に 設けられた複数の差動増幅器と、
前記複数の差動増幅器と直列に設けられ、前記複数の差動増幅器に流れる総電 流に応じて前記出力信号の電位を生成する抵抗部と、
前記複数の差動増幅器と直列に設けられ、前記複数の差動増幅器に流れる総電 流量を定める振幅制御トランジスタと
を有する試験装置。
PCT/JP2005/018711 2004-10-27 2005-10-11 振幅可変ドライバ回路、及び試験装置 WO2006046399A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006542916A JP4939227B2 (ja) 2004-10-27 2005-10-11 振幅可変ドライバ回路、及び試験装置
EP05793128A EP1811659A4 (en) 2004-10-27 2005-10-11 VARIABLE AMPLITUDE EXCITATION CIRCUIT AND TESTING APPARATUS

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/976,354 US7180310B2 (en) 2004-10-27 2004-10-27 Amplitude varying driver circuit and test apparatus
US10/976,354 2004-10-27

Publications (1)

Publication Number Publication Date
WO2006046399A1 true WO2006046399A1 (ja) 2006-05-04

Family

ID=36205657

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018711 WO2006046399A1 (ja) 2004-10-27 2005-10-11 振幅可変ドライバ回路、及び試験装置

Country Status (6)

Country Link
US (1) US7180310B2 (ja)
EP (1) EP1811659A4 (ja)
JP (1) JP4939227B2 (ja)
KR (1) KR20070069201A (ja)
CN (1) CN100511982C (ja)
WO (1) WO2006046399A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171251A (ja) * 2008-01-16 2009-07-30 Sharp Corp 可変利得増幅器
WO2011045832A1 (ja) * 2009-10-14 2011-04-21 株式会社アドバンテスト 差動ドライバ回路およびそれを用いた試験装置
JP2014116785A (ja) * 2012-12-10 2014-06-26 Fujitsu Ltd 合成回路及びこれを用いた駆動装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1947467A1 (en) * 2006-03-17 2008-07-23 Advantest Corporation Testing apparatus and performance board
US8194721B2 (en) * 2008-05-23 2012-06-05 Integrated Device Technology, Inc Signal amplitude distortion within an integrated circuit
US8179952B2 (en) * 2008-05-23 2012-05-15 Integrated Device Technology Inc. Programmable duty cycle distortion generation circuit
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057512A (ja) * 1999-06-07 2001-02-27 Advantest Corp 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置
JP2002330039A (ja) * 2001-02-28 2002-11-15 Sharp Corp 可変利得増幅器
JP2004015409A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2004266309A (ja) * 2003-01-14 2004-09-24 Matsushita Electric Ind Co Ltd 可変利得増幅回路及び無線通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3215518C1 (de) * 1982-04-26 1983-08-11 Siemens AG, 1000 Berlin und 8000 München Verknuepfungsglied mit einem Emitterfolger als Eingangsschaltung
JPS59212780A (ja) * 1983-05-18 1984-12-01 Toshiba Corp レベル検出回路
US5001362A (en) * 1989-02-14 1991-03-19 Texas Instruments Incorporated BiCMOS reference network
US5184029A (en) * 1991-10-15 1993-02-02 Hewlett-Packard Company Driver circuit for circuit tester
US5613233A (en) * 1994-09-30 1997-03-18 Rockwell International Corp. Apparatus with distortion cancelling feedback signal
US6111716A (en) * 1998-02-13 2000-08-29 Vtc Inc. Referenced magnetoresistives sensor band pass preamplifier
US6294949B1 (en) 1999-06-07 2001-09-25 Advantest Corporation Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus
US6157257A (en) * 1999-06-30 2000-12-05 Conexant Systems, Inc. Low power folding amplifier
JP2004159221A (ja) * 2002-11-08 2004-06-03 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP4377652B2 (ja) * 2003-10-28 2009-12-02 三菱電機株式会社 ドライバ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057512A (ja) * 1999-06-07 2001-02-27 Advantest Corp 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置
JP2002330039A (ja) * 2001-02-28 2002-11-15 Sharp Corp 可変利得増幅器
JP2004015409A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2004266309A (ja) * 2003-01-14 2004-09-24 Matsushita Electric Ind Co Ltd 可変利得増幅回路及び無線通信装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171251A (ja) * 2008-01-16 2009-07-30 Sharp Corp 可変利得増幅器
WO2011045832A1 (ja) * 2009-10-14 2011-04-21 株式会社アドバンテスト 差動ドライバ回路およびそれを用いた試験装置
US8220947B2 (en) 2009-10-14 2012-07-17 Advantest Corporation Differential driver circuit
JPWO2011045832A1 (ja) * 2009-10-14 2013-03-04 株式会社アドバンテスト 差動ドライバ回路およびそれを用いた試験装置
JP2014116785A (ja) * 2012-12-10 2014-06-26 Fujitsu Ltd 合成回路及びこれを用いた駆動装置

Also Published As

Publication number Publication date
KR20070069201A (ko) 2007-07-02
JPWO2006046399A1 (ja) 2008-05-22
EP1811659A1 (en) 2007-07-25
CN101040435A (zh) 2007-09-19
CN100511982C (zh) 2009-07-08
EP1811659A4 (en) 2009-08-12
JP4939227B2 (ja) 2012-05-23
US7180310B2 (en) 2007-02-20
US20060087328A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
WO2006046399A1 (ja) 振幅可変ドライバ回路、及び試験装置
JP5291636B2 (ja) 電源回路および試験装置
US20030122572A1 (en) Methods and systems for sensing and compensating for process, voltage, temperature, and load variations
JP2008524598A (ja) 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置
KR20090121305A (ko) 드라이버 회로
WO2006073028A1 (ja) 半導体デバイス、試験装置、及び測定方法
US7012444B2 (en) Semiconductor tester
JP2022530221A (ja) 電圧ドライバ回路
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
JP4542975B2 (ja) 電子デバイス、負荷変動補償回路、電源装置、及び試験装置
JP2013098599A (ja) ドライバ回路および試験装置
JP2014033254A (ja) 電気信号出力装置、差動出力ドライバ、及び出力装置
JP2015069993A (ja) 測定装置、半導体装置およびインピーダンス調整方法
JP2002026670A (ja) 抵抗ラダー型電子ボリューム
JP3136890B2 (ja) プログラマブル遅延発生装置
JPS63135882A (ja) 電子デバイス駆動回路
JP2000031786A (ja) 伝送線路用減衰等化器
US7495428B2 (en) Pulse generator, timing generator, and pulse width adjusting method
JP2009192528A (ja) ドライバ回路および試験装置
JP2004020408A (ja) 半導体試験装置
US6137310A (en) Serial switch driver architecture for automatic test equipment
WO2024033600A1 (en) Switching amplifier circuitry
JP2022051329A (ja) Ｄ級アンプ
US20180109245A1 (en) Slew rate adjusting circuit and slew rate adjusting method
JP2004117100A (ja) 半導体試験装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV LY MD MG MK MN MW MX MZ NA NG NO NZ OM PG PH PL PT RO RU SC SD SG SK SL SM SY TJ TM TN TR TT TZ UG US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IS IT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006542916

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580034684.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005793128

Country of ref document: EP

Ref document number: 1020077010870

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005793128

Country of ref document: EP