JP2000031786A - 伝送線路用減衰等化器 - Google Patents

Abstract

(57)【要約】 【課題】伝送線路の減衰特性を補償するための減衰等価
器を提供する。 【解決手段】伝送線路(10)の減衰特性を補償するための
減衰等価器(200)であって、この減衰等価器は、第1のノー
ト゛(A)と第2のノート゛(B)、第1のノート゛(A)及び/又は第2のノート
゛(B)に接続されて、加えれる信号に周波数フィリタリンク゛を施
すための第1の周波数フィルタユニット(220;520)、第1の電流源
(230;550)によって第2のノート゛(B)に供給される電流を制
御するために、第1のノート゛(A)に接続された第1の電流源
(230;550)から構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、伝送線路
の減衰等化に関するものである。

【０００２】

【従来の技術】伝送線路は、一般に、信号パワーを伝達
するシステム構成要素間の導電接続を表している。しか
し、伝送線路の非理想的物理特性のため、伝送線路によ
って、伝送すべき信号が幾分減衰を生じることになる。
図１には、ノード２５における信号発生器２０とノード
３５における終端インピーダンス３０の間に接続された
伝送線路１０の一例が略示されている。伝送線路１０に
は、直列インピーダンス４０も含まれるものとする。イ
ンピーダンス３０と４０は、両方とも、伝送線路１０の
特性インピーダンスと整合するように設計されているの
が普通である。図１における信号発生器２０は、例え
ば、デジタルシステムにおいて矩形パルスを発生するパ
ルス発生器として例示されている。

【０００３】図２には、図１による回路における周波数
依存減衰を伴う典型的な伝送線路１０の例に関して、伝
送線路の効果が示されている。ここで、ｘ軸には、時間
が秒単位で示され、ｙ軸には、ノード２５における２で
割った入力信号とノード３５における出力信号の比が示
されている。この例の場合、伝送線路１０によって、
３．２ｎｓの伝搬遅延を伴う５０Ωのインピーダンスが
生じるものとし、また、インピーダンス４０及び３０
も、５０Ωであるものとする。信号発生器２０からの刺
激信号５０の立ち上がり時間（瞬時値が、最初に、信号
振幅の１０％にあたる特定の下限に達する瞬間と信号振
幅の９０％にあたる特定の上限に達する瞬間との間にお
けるリーディングエッジの時間間隔として定義される）
が、０．８ｎｓであるものと仮定する。刺激信号５０
は、インピーダンス３０にほぼ１０％だけ減衰した減衰
信号６０として現れ、その出力がその最終値に達するま
で、ほぼ１０ｎｓを要する。

【０００４】信号発生器２０が、ノード２５にパルス、
とりわけ、矩形パルスを加える場合、ノード３５におけ
る伝送パルスの立ち下がりエッジは、図２に示す伝送線
路効果のために、立ち上がりエッジがその最大振幅に達
する前に、既に「開始」している可能性がある。これに
よって、もとのパルスの形状が劣化するだけでなく、パ
ルス幅の変化に応じた負の勾配に関する伝搬遅延の変化
として、タイミングエラーを生じることにもなる。図３
には、パルス幅の減少に応じた、パルスに関する伝送線
路効果の影響が示されている。ここで、ｘ軸には、時間
が秒単位で示され、ｙ軸には、ノード３５における出力
信号が示されている。図４には、パルス幅に対するタイ
ミングエラーの依存度が示されている。ここで、ｘ軸に
は、パルス幅が秒単位で示され、ｙ軸には、タイミング
エラーが秒単位で示されている。図３及び４は、両方と
も、図２の例の値に基づいている。

【０００５】明らかに、タイミングエラーは、パルス幅
の減少に応じて増大する。とりわけ、例えば、３００ｐ
ｓまたはそれ以下のタイミング精度が必要とされる、デ
ジタルＩＣテスタのようなテスト用途の場合、１ｎｓの
パルス幅で６５ｐｓのエラー（図４と比較されたい）
は、重大な部分を表している。遷移時間が遅くなると、
エラーが増大し、一方、遷移時間が速くなると、エラー
が減少する。

【０００６】補正ネットワークとしての減衰等化器は、
一般に、伝送線路の減衰特性を補償するために利用され
る。減衰等化器は、一般に、所定の周波数範囲にわたっ
て、選択された２対の端子に関する伝達インピーダンス
の絶対値をほぼ一定にするように設計される。

【０００７】図５には、低周波数よりも高周波数を大き
く増幅するか、あるいは、低周波数を減衰させる減衰等
化器１００を設けることによって、図１に示す伝送線路
の効果を回避する一般的な概念が示されている。減衰等
化器１００は、伝送線路１０の前方においてノード２５
とノード１０５の間に結合される。

【０００８】当該技術において周知の通常の高域フィル
タ用のＲ−Ｃネットワークとして、図５における減衰等
化器１００の一例が、図６に示されている。減衰等化器
１００には、一方の接続によってノード２５に結合さ
れ、もう一方の接続によってノード１３０に結合され
た、並列接続をなす抵抗器１１０及びコンデンサ１２０
が含まれている。第２の抵抗器１４０は、ノード１３０
とアースの間において分路を形成しており、バッファ１
５０は、ノード１３０と１０５の間に直列に接続するこ
とが可能である。

【０００９】図７には、図６におけるＲＣネットワーク
の抵抗比が１０．２５：１として選択され、時定数が
１．８ｎｓである場合の、信号発生器２０の刺激信号５
０及び対応する減衰信号６０が示されている。振幅は小
さくなったが、減衰信号６０の立ち上がりエッジは改善
されいる。こうして改善されたエラー曲線が、図８に示
されている。

【００１０】単純なアプローチでは、前記効果を完全に
補償することはできないので、さらに詳細に調査する
と、依然としていくつかのエラーが明らかになる。２つ
以上の時定数を含むより複雑な回路であれば、これらを
さらに低減させることが可能になる。しかし、単純なＲ
−Ｃネットワークが減衰等化器１００として適用される
と、いくつかの障害に直面することになる。すなわち、 − 補償比が固定される。

【００１１】− 必要な時定数が、オンチップ用途では
ほぼ実現することができない。例えば、１００Ωの抵抗
器は、大量のシリコンスペースを必要とする１８ｐＦの
コンデンサを必要とする。

【００１２】− 結果として得られる時定数が、オンチ
ップ抵抗の大きい許容差（例えば、±２０％）に応じて
変動する。

【００１３】− 補償のため、信号をオフチップ（チッ
プ外）にし、さらに、バッファリングのためにオンチッ
プにすることによって、おそらく極めて感度の高い、高
周波信号経路に、余分なキャパシタンス及びインダクタ
ンスを導入することになる。

【００１４】当該技術においては、他の減衰等化器につ
いても既知のところであり、例えば、EP 0 607 702 A2
には、長い伝送線路（約１００ｍ）及び１２５ＭＨｚの
範囲の周波数に合わせて設計された減衰等化器が開示さ
れている。JP 7007375には、素子定数がフィルタ定数制
御回路によって制御される、もう１つの減衰等化器が開
示されている。回路に与えられるデータによって、スイ
ッチがパルス波形発生器側に接続され、もう１つのスイ
ッチが伝送線路側に接続され、もう１つのスイッチが波
形測定器側に接続される。

【００１５】

【発明が解決しようとする課題】本発明の目的は、改良
された減衰等化器を提供することにある。

【００１６】

【課題を解決するための手段】上記目的は、電流補償と
組み合わせた周波数フィルタリングを施すことによって
解決される。

【００１７】本発明によれば、伝送線路の減衰特性を補
償するための減衰等化器に、第１のノードと第２のノー
ド、並びに、第１のノード及び／または第２のノードに
結合されて、加えられる信号に周波数フィルタリングを
施すための第１の周波数フィルタ装置が含まれる。第１
の電流源によって第２のノードに供給される電流を制御
するため、第１の電流源が、第１のノードに結合され
る。

【００１８】本発明によれば、高周波デジタル信号が、
減衰に関して最高の品質を備えていない伝送線路を介し
て送られる場合に生じる、タイミングエラーを大幅に低
減させることが可能になる。これによって、例えば、完
全にＧＨｚ領域内のデジタル信号、寸法の小さい伝送線
路（空間／容積当たりの機能性を増す）、及び／また
は、より細いケーブル（よりフレキシブルで、最適な機
械的設計のための自由度を増す）を用いることが可能に
なる。一般に、品質に応じて指数関数的に上昇する極め
て良好なケーブルのコストを低く保つことが可能にな
り、より細く、フレキシブルなケーブルをより小さく、
安価な相互接続に利用することが可能になり、及び／又
は、テストのセットアップ時（ボード負荷時またはウェ
ーハの探測時）に極めて頻繁に生じる電気的長さの変動
を補償する（更には自動に）ことが可能になる。空間を
狭くし、価格を低くするため、他の高周波感応コンポー
ネント（例えば、リレー、コネクタ）を利用することも
可能である。本発明による解決法は、双方向信号用途に
おけるいずれの信号方向にも適合する。

【００１９】本発明の第１の態様によれば、減衰等化器
には、第１のノード及び第２のノードを備えた信号経路
が含まれている。第１のノードに加えられる信号の周波
数挙動を補正するための補正経路には、第１のノードに
結合されて、第１の電流源を制御するための第１の周波
数フィルタ装置が含まれている。これによって、高周波
経路自体が、周波数フィルタリングによる影響を直接受
けずに済むことになる。

【００２０】本発明の第２の態様によれば、第１の周波
数フィルタ装置は、第１のノードと第２のノードの間に
結合されて、加えられる信号に周波数フィルタリングを
施す。第１の電流源によって第２のノードに供給される
電流を制御するため、第１の電流源が、第１のノードに
結合される。

【００２１】本発明の第３の態様によれば、減衰等化器
に、第３のノード、第２の周波数フィルタ装置、第２の
電流源、及び、スイッチング装置が含まれる。第１の周
波数フィルタ装置が、第１のノードと第２のノードのい
ずれかに結合される。第１の周波数フィルタ装置が第１
のノードに結合されている場合、第２の周波数フィルタ
装置も第１のノードに結合される。第１の周波数フィル
タ装置が第２のノードに結合されている場合、第２の周
波数フィルタ装置は第３のノードに結合される。スイッ
チング装置は、第２のノードにおける電位と第３のノー
ドにおける電位との間でスイッチするようになってお
り、第１のノードにその出力を与える。第１の電流源
は、第２のノードに供給される電流を制御するため、第
１のノードに結合され、第２の電流源は、第３のノード
に供給される電流を制御するため、第１のノードに結合
される。これによって、高周波経路自体が、周波数フィ
ルタリングによる影響を直接受けずに済むことになる。

【００２２】フィルタ特性を決定するコンポーネント
は、高周波経路に影響しないので、本発明による減衰等
化器の周波数フィルタ装置は、低域通過特性を示すのが
望ましい。

【００２３】さらに、本発明による減衰等化器の周波数
フィルタ装置は、オフチップコンポーネントとして実施
するのが望ましい。周波数フィルタとしての単純なｎ個
のコンポーネントによるＲＣネットワークの場合、シリ
コンに接触することなく、容易に設定及び変更すること
が可能な補償の効果は、ｎ個の受動コンポーネントだけ
によって決まる。こうした個別コンポーネントは、かな
り許容差を少なくして製作することが可能であり、従っ
て、フィルタ特性の変動をわずかに保つことが可能であ
る。

【００２４】電流源によって得られる電流の大きさは、
電流源の制御電極によって制御可能であることが望まし
い。これにより、第１のノードにおける電位、従って、
伝送線路の効果を補償するために修正を加えるべき信号
に対して、電流源を直結することが可能になる。さら
に、この大きさは、電流源によって与えられる電流をオ
ンまたはオフに切り換えるスイッチング装置によって制
御することが可能である。

【００２５】望ましい実施態様の場合、電流源は、プロ
グラム可能な電流源であるため、制御電極における電位
と電流源によって与えられる電流の大きさとの比は、プ
ログラム可能な値であり、第１のノードにおける電位に
よって制御することができる。電流源には、電流スイッ
チング手段と、電流スイッチング手段に結合された少な
くとも１つの電流経路を含むことが可能である。電流の
大きさを選択するため、それぞれのスイッチング手段に
よって少なくとも１つの電流経路を選択することが可能
である。

【００２６】本発明による減衰等化器は、デジタル集積
回路（ＩＣ）のような電子デバイスをテストするための
テスタ装置において、伝送線路の減衰特性を補償するた
めに利用されるのが望ましい。

【００２７】云うまでもなく、電流源によって施される
補償は、回路全体のＤＣ挙動に影響を及ぼすので、ＤＣ
較正は、電流源による補償の設定後に実施しなければな
らない可能性がある。ドライバの場合、入力において必
要とされるＤＣレベルの範囲は、出力におけるレベルの
範囲より高くなければならない。

【００２８】本発明の他の目的及び多くの付随する利点
は、以下の詳細な説明を、添付の図面と関連付けながら
参照することによって、容易に評価されると共に、より
良く理解されるであろう。

【００２９】

【発明の実施の形態】図９には、本発明の第１の実施態
様による減衰等化器２００の概略図が示されている。減
衰等化器２００は、例えば、図５に示す回路における減
衰等化器１００のように利用することが可能である。減
衰等化器２００には、インピーダンスＲ０を有する信号
経路ＳＰと、それに対して平行な、信号経路ＳＰにおけ
る信号の周波数挙動を補正するための補正経路ＣＰが含
まれている。補正経路ＣＰには、信号経路ＳＰにおける
ノードＡに結合されていて、信号経路ＳＰにおけるノー
ドＢに結合されている電流源２３０を制御するための周
波数フィルタ装置２２０が含まれている。

【００３０】周波数フィルタ装置２２０は、低域通過ま
たは高域通過フィルタのような、当該技術において既知
の任意の種類のフィルタとすることが可能である。高周
波（ＨＦ）用途の場合、周波数フィルタ装置２２０は、
低域通過フィルタが望ましいので、補正経路ＣＰが、低
周波補正経路に相当し、信号経路ＳＰが、高周波経路に
相当する。

【００３１】動作時、ノードＡにおける信号Ｖａが、周
波数フィルタ装置２２０に加えられ、周波数フィルタ装
置２２０による周波数フィルタリングに従って電流源２
３０が制御される。ノードＢにおいて、電流源２３０
が、周波数を修正された電流Ｉｃを結合すると、インピ
ーダンスＲ０の両端間（信号経路ＳＰにおけるノードＡ
とＢの間）に電圧Ｖａｂ（Ｖａｂ＝Ｉｃ*Ｒ０）が生
じ、その結果、ノードＢに出力信号Ｖｂ（Ｖｂ＝Ｖａ−
Ｖａｂ＝Ｖａ−（Ｉｃ*Ｒ０））が生じる。

【００３２】周波数フィルタ装置２２０が、低域通過フ
ィルタの場合、信号経路ＳＰにおける信号は、周波数フ
ィルタ装置２２０によって低域通過フィルタリングが施
され、電流源２３０が、それによって制御される。周波
数を修正された電流Ｉｃは、その場合、正の電流にな
り、これによって、インピーダンスＲ０の両端間に電圧
Ｖａｂ（Ｖａｂ＝Ｉｃ*Ｒ０）が生じ、さらに、ノード
Ａにおける電圧信号Ｖａから減じられて、ノードＢに出
力信号Ｖｂが生じることになる。図９には、その場合の
電流と電圧に関する例が、Ｖａが矩形信号の場合につい
て示されている。

【００３３】図１０には、周波数フィルタ２２０による
電流源２３０の制御が、ノードＡと周波数フィルタ装置
２２０の間に要素Ｆｘを、及び／または、周波数フィル
タ装置２２０と電流源２３０の間に要素Ｆｙを導入する
ことによって示されている。要素Ｆｘは、例えば、分圧
器によって周波数フィルタ２２０に加えられるノードＡ
における信号の割合を表すものとすることが可能であ
る。要素Ｆｙは、電流源２３０に関する電圧コントロー
ラ、プログラム可能な電流源、または、電流源２３０を
制御するための他の任意の手段の伝達比を表すものとす
ることが可能である。

【００３４】図１１には、周波数フィルタ装置２２０と
して低域通過フィルタからなる減衰等化器２００の一例
が示されている。コンデンサＣ、並びに、インピーダン
スＲ１及びＲ２は、時定数Ｔ＝（Ｒ１‖Ｒ２）*Ｃ＝Ｒ
１*Ｒ２／（Ｒ１＋Ｒ２）*Ｃ≒Ｒ１*Ｃ（Ｒ２＞＞Ｒ１
の場合）の周波数フィルタ装置２２０の低域通過フィル
タに相当する。インピーダンスＲ２、並びにインピーダ
ンスＲ１は、要素Ｆｘとして、低域通過フィルタ（Ｒ１
‖Ｒ２及びＣ）に対する比ｒ＝Ｒ１／（Ｒ１＋Ｒ２）で
ノードＡにおける電圧を分割する分圧器に相当する。低
域通過フィルタは、やはり、Ｖａが矩形信号の場合につ
いて図１１に示すように、低域通過フィルタリングを施
されたノードＡからの信号を電流源２３０の制御電極に
供給する。

【００３５】図１２には、図１１の減衰等化器２００の
実施態様に基づくプログラム可能な減衰等化器２００の
一例が示されている。電流源２３０は、伝達比に関する
値（すなわち、トランジスタＴのベースにおけるＩｃ／
Ｖ）を設定するため、例えば、それぞれのスイッチング
手段Ｓａ、Ｓｂ、Ｓｃ、．．．によって、それぞれ、選
択可能な複数のインピーダンスＲａ、Ｒｂ、Ｒ
ｃ、．．．に結合されたトランジスタＴによって実現さ
れる。一つの例では、インピーダンスの値は、次のよう
に選択される。Ｒ０＝２Ｒ、Ｒ１＝Ｒ、Ｒ２＝１９Ｒ、
Ｒａ＝Ｒ、Ｒｂ＝２Ｒ、Ｒｃ＝４Ｒ等。

【００３６】減衰等化器２００は、バッファＢ１とＢ２
の間に接続することができ、そのため、第１のバッファ
Ｂ１は、負荷（この例の場合は、２０Ｒ）を取り扱うこ
とができなければならない。トランジスタＴのコレクタ
は、信号に対するほんのわずかな容量負荷に相当する。
インピーダンスＲ１及びコンデンサＣは、オンチップコ
ンポーネントに相当する他のコンポーネントとは対照的
に、オフチップコンポーネントとして実施するのが望ま
しいので、時定数Ｔ＝（Ｒ１‖Ｒ２）*Ｃは、主とし
て、２つの外部コンポーネントによって規定され、厳格
な許容差制御が加えられることになる。減衰等化器２０
０による補償の分解能は、トランジスタＴに対してスイ
ッチング可能なインピーダンスＲａ、Ｒｂ、Ｒ
ｃ、．．．の数によって決まる。補償の大きさは、オン
チップ抵抗器（この場合は、１９Ｒ）の許容差によって
決まるが、スイッチング手段Ｓａ、Ｓｂ、Ｓｃ、．．．
によって調整することが可能である。ダイオードＤ及び
（閉じた）スイッチング手段Ｓｗは、対称のため（symm
etry purpose）に利用することが可能である。スイッチ
ング手段は、当該技術において既知のさまざまなやり方
（例えば、飽和トランジスタ）で実施可能である。

【００３７】図１３には、図１２における時定数が、１
０％のステップで、−２０％（最も上の曲線）から＋２
０％（最も下の曲線）に変更される場合のタイミングエ
ラーが示されている。これに示されるように、標準的な
コンポーネント（例えば、許容差が１０％のコンデンサ
及び許容差が１％の抵抗器）によって、変動の少ない良
好な補償が得られる。

【００３８】図１４には、伝送線路１０の電気的長さが
増す場合のタイミングエラーの反応が示されている。図
１４の例の場合、伝送線路の電気的長さは、３．２ｎｓ
から７５％増加して、５．６ｎｓになり、これによっ
て、周波数フィルタ２２０の時定数が１．８ｎｓに保た
れる。曲線１には、電流源２３０によって供給される電
流の大きさが、同じ値に保たれる場合のタイミングエラ
ーが示されている。曲線２には、これとは対照的に、電
流の大きさが６５％だけ増大した場合のタイミングエラ
ーが示されている。明らかに、伝送線路１０の電気的長
さの変動効果は、電流源２３０によって施される電流補
償の大きさを調整し、一方、時定数については、いった
ん決まると、そのままにしておくことによって、ほぼ補
償することが可能である。

【００３９】電流源２３０によって施される電流補償の
大きさの調整は、電流源２３０が、制御可能なまたはプ
ログラム可能な電流源として実施され、このため、電流
源２３０によって供給される電流は、ノードＡからの電
位を直結し、及び／又は、供給される電流の大きさを所
定の値に設定する（例えば、伝達比によって）ことによ
って決めることができる（図１２に示すように、電流源
２３０は、スイッチＳａ、Ｓｂ、Ｓｃ、．．．によって
プログラム可能である）ということにおいて、実施する
のが望ましい。

【００４０】図１５には、本発明の第２の態様による減
衰等化器２００の概略図が示されている。周波数フィル
タ装置２２０は、ノードＡとノードＢの間に結合されて
いる。電流源装置４００は、ノードＢに結合され、制御
要素４１０によってノードＡから制御されるので、ノー
ドＢに結合される電流は、ノードＡにおける信号に相当
する。

【００４１】動作時、ノードＡにおける信号Ｖａが、周
波数フィルタ装置２２０に加えられ、制御要素４１０を
介して、電流源装置４００に加えられる。電流源装置４
００によって、ノードＢに電流Ｉｃが供給されると、そ
の複素インピーダンスＺ（２２０）に従って、周波数フ
ィルタ装置２２０の両端間に電圧Ｖａｂ（Ｖａｂ＝Ｉｃ
*Ｚ（２２０））が生じ、その結果、ノードＢに出力電
圧Ｖｂ（Ｖｂ＝Ｖａ−Ｖａｂ）が生じることになる。

【００４２】図１６には、図１５の減衰等化器２００の
実施態様に関する第１の例が示されている。キャパシタ
ンスＣ、並びに、インピーダンスＲ０は、時定数Ｔ＝Ｒ
０*Ｃの、周波数フィルタ装置２２０の低域通過フィル
タに相当する。インピーダンスＲ２、並びに、インピー
ダンスＲ１は、制御要素４１０として、電流源装置４０
０に対して、比ｒ＝Ｒ１／（Ｒ１＋Ｒ２）でノードＡに
おける電圧Ｖａを分割する分圧器に相当し、電流源装置
４００は、図１６において電流源２３０によって実施さ
れている。制御要素４１０は、電流源２３０の制御電極
に接続されており、従って、ノードＡにおける信号が電
流源２３０に対して直結されることになる。図１６に
は、矩形電圧Ｖａに関する電流及び電圧の例が示されて
いる。

【００４３】図１７には、図１５の減衰等化器２００の
実施態様に関する第２の例が示されている。図１６によ
れば、キャパシタンスＣ、並びに、インピーダンスＲ０
は、時定数Ｔ＝Ｒ０*Ｃの、周波数フィルタ装置２２０
のフィルタに相当する。図１５における電流源装置４０
０は、スイッチング装置４２０と直列をなす電流源２３
０によって実施される。制御要素４１０は、ノードＡに
おける信号とスイッチング装置４２０との間を間接的に
接続する。電流源２３０は、ノードＡにおける電位差に
比例した電流をノードＢに供給する。

【００４４】図１７の例では、ノードＡが、High／Low
（高／低）スイッチ５００に直結されて、高電位HIGHの
電源と低電位LOWの電源との間のスイッチングによっ
て、デジタルパルスを発生する。電流源２３０は、従っ
て、High／Lowスイッチ５００と同時にスイッチされ
る。ＨＩＧＨ（高）からＬＯＷ（低）、または、その逆
へのスイッチング後、電流源２３０は、ＤＣレベルを変
化させる。電流源２３０は、ＨＩＧＨ信号とＬＯＷ信号
の電圧差に比例した電流を供給するようになっている。
これは、例えば、プログラム可能なデジタルアナログ変
換器（ＤＡＣ）によって実施可能であり、このようにし
て、電流源２３０から供給される補償量を制御すること
も可能である。減衰等化器２００は、バッファ５１５に
よって減結合する（decouple）ことが可能である。

【００４５】図１８〜２１には、本発明の第３の態様に
よる実施態様が示されており、ここでは、減衰等化器２
００が、ノードＡ、Ｂ、及びもう１つのノード５４０の
間にHigh／Lowスイッチ５００を「囲んでいる」。High
／Lowスイッチ５００は、ノードＢとノード５４０の間
でスイッチングを行い、ノードＡにその出力を供給す
る。

【００４６】図１８において、第１の周波数フィルタ５
２０は、高電位ＨＩＧＨの電源とノードＢの間に結合さ
れ、第２の周波数フィルタ５３０は、低電位ＬＯＷの電
源とノード５４０の間に結合されている。ノードＡにお
ける信号は、ノードＢに結合して、それに電流を供給す
る第１の電流源装置５５０に第１の制御要素５４４を介
して「逆結合され」、さらに、ノード５４０に結合し
て、それに電流を供給する第２の電流源装置５７０に第
２の制御要素５４６を介して「逆結合される」。電流源
装置５５０からノードＢに供給される電流によって、第
１の周波数フィルタ５２０の両端間に、ＨＩＧＨ電位か
ら引かれる電圧が生じる。同様に、電流源装置５７０か
らノード５４０に供給される電流によって、第２の周波
数フィルタ５３０の両端間に、ＬＯＷ電位から引かれる
電圧が生じる。

【００４７】図１９には、図１８の実施態様が示されて
いる。ＨＩＧＨ電位とノードＢの間に接続された第１の
周波数フィルタ５２０は、コンデンサＣ３を介してアー
スに分路されるインピーダンスＲ３によって得られる、
低域通過フィルタによって実施される。同様に、LOW電
位とノード５４０の間に接続された第２の周波数フィル
タ５３０は、コンデンサＣ４を介してアースに分路され
るインピーダンスＲ４によって得られる、低域通過フィ
ルタによって実施される。第１の制御要素５４４及び第
２の制御要素５４６は、それぞれ、ノードＡから取り出
された信号を第１の電流源装置５５０または第２の電流
源装置５７０に供給する。電流源装置５５０には、電流
をオンまたはオフに切り換えるスイッチング装置５６０
と直列をなす電流源５５５が含まれており、これによっ
て、スイッチング装置５６０は、第１の制御要素５４４
によって制御される。同様に、電流源装置５７０には、
電流をオンまたはオフに切り換えるスイッチング装置５
８０と直列をなす電流源５７５が含まれており、これに
よって、スイッチング装置５８０は、第２の制御要素５
４６によって制御される。電流源５５０及び５７０は、
従って、スイッチング装置５６０及び５８０を介して、
High／Lowスイッチ５００における信号によって（間接
的に）制御されることになる。電流源５５５及び５７５
は、電位HIGHとLOWとの電圧差によって制御される。こ
れは、例えば、プログラム可能なデジタルアナログ変換
器（ＤＡＣ）によって実施可能である。図１９には、制
御要素５４４と５４６を介したスイッチング装置５６０
及び５８０の間接制御が、点線５４８によって表示され
ているが、これにより、スイッチング装置５６０及び５
８０は、High／Lowスイッチ５００によって同時にスイ
ッチされる。

【００４８】図２０には、（高速）GaAs FETドライバに
適用可能であることが望ましい、減衰等化器２００のも
う１つの実施態様が示されている。第１の電流源装置５
５０は、ノードＢに結合され、ノードＢは、さらに、例
えば、インピーダンスＲｈを介してHigh（高）電位に結
合される。第２の電流源装置５７０は、ノード５４０に
結合され、ノード５４０は、さらに、例えば、インピー
ダンスＲＩを介してLow（低）電位に結合される。High
／Lowスイッチ５００は、実際上、ノードＢ（ＨＩＧ
Ｈ）と５４０（ＬＯＷ）の間でスイッチし、ノードＡに
出力を供給する。電流源装置５５０及び５７０は、それ
ぞれ、ノードＡにおいてHigh／Lowスイッチ５００の出
力に結合している周波数フィルタ５２０及び５３０によ
って制御される。

【００４９】図２１には、図２０の減衰等化器２００の
一例が示されている。電流源装置５５０及び５７０は、
それぞれ、電流源５５５及び５７５によって実施され
る。周波数フィルタ５２０及び５３０は、それぞれ、ノ
ードＡに結合して、電流源５５５及び５７５のそれぞれ
の制御電極に対する接点を与える１つの周波数フィルタ
５９０として実施される。周波数フィルタ５９０は、イ
ンピーダンスＲ２及びＲ１と、インピーダンスＲ１と並
列をなすキャパシタンスＣから構成される分圧器によっ
て実施されるのが望ましい。インピーダンスＲ２とＲ１
の間のノード５９５は、電流源５５５及び５７５に関す
る制御電位に相当する。バッファ５８２及び５８４は、
それぞれ、ノードＢまたは５４０と、High／Lowスイッ
チ５００との間に結合することが可能である。

【００５０】もちろん、制御要素４１０、５４４、及び
５４６は、直接または間接接続とすることが可能なさま
ざまな接続を表す。直接接続は、それぞれの電位間にお
ける物理的な直接接続を表し、一方、間接接続は、結合
される電位に比例した信号との接続（例えば、プログラ
ムされたソフトウェア、または、制御ラインを介して）
を表す。さらに、制御要素４１０、５４４、及び５４６
は、当該技術において既知の１つのまたは個別のコンポ
ーネントを表すことができる。

【００５１】さらに、云うまでもないことではあるが、
制御要素４１０、５４４、及び５４６は、電流源２３
０、５５０、または５７０によって施される電流補償の
大きさの調整を表している。電流源２３０、５５０、ま
たは５７０が、制御可能な、またはプログラム可能な電
流源として実施されており、このため、与えられる電流
の量が、それぞれ、制御要素４１０、５４４、及び５４
６によって決定されるので、電流調整が実施できる。電
流源が結合されているノードの電位によって、供給され
る電流の値が決まる。

【００５２】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。

【００５３】１．伝送線路（１０）の減衰特性を補償す
るための減衰等化器（２００）であって、第１のノード
（Ａ）及び第２のノード（Ｂ）と、前記第１のノード
（Ａ）及び／または前記第２のノード（Ｂ）に結合され
て、加えられる信号に周波数フィルタリングを施すため
の第１の周波数フィルタ装置（２２０、５２０）と、第
１の電流源（２３０、５５０）によって前記第２のノー
ド（Ｂ）に供給される電流を制御するために、前記第１
のノード（Ａ）に結合される該第１の電流源（２３０、
５５０）とからなる減衰等化器。

【００５４】２．信号経路（ＳＰ）が、前記第１のノー
ド（Ａ）と前記第２のノード（Ｂ）を含むことと、前記
第１のノード（Ａ）に加えられる信号の周波数の挙動を
補正するための補正経路（ＣＰ）が、前記第１のノード
（Ａ）に結合されて、前記第１の電流源（２３０）を制
御するための前記第１の周波数フィルタ装置（２２０）
を含むこととからなる上項１の減衰等化器（図９〜１２
の２００）。

【００５５】３．前記信号経路（ＳＰ）が、第１のイン
ピーダンス（Ｒ０）を含むことと、前記第１の周波数フ
ィルタ装置（２２０）が、第１の電極によって前記第１
のノード（Ａ）に結合され、第２の電極によってコンデ
ンサ（Ｃ）と第３のインピーダンス（Ｒ１）の並列接続
に結合された第２のインピーダンス（Ｒ２）を含むこと
と、前記第１の電流源（２３０）が、前記第２のインピ
ーダンス（Ｒ２）の前記第２の電極に結合されているこ
ととからなる上項２の減衰等化器（図１１、図１２の２
００）。

【００５６】４．さらに、第３のノード（５４０）、第
２の周波数フィルタ装置（５３０）、第２の電流源（５
７０）、及びスイッチング装置（５００）を含み、ここ
で、前記第１の周波数フィルタ装置（５２０）が、前記
第１のノード（Ａ）と前記第２のノード（Ｂ）の一方に
結合されていることと、前記第２の周波数フィルタ装置
（５３０）は、前記第１の周波数フィルタ装置（５２
０）が前記第１のノード（Ａ）に結合される場合に、や
はり、前記第１のノード（Ａ）に結合されるか、あるい
は、前記第１の周波数フィルタ装置（５２０）が前記第
２のノード（Ｂ）に結合される場合に、第３のノード
（５４０）に結合されることと、前記スイッチング装置
（５００）が、前記第２のノード（Ｂ）における電位と
前記第３のノード（５４０）における電位の間でスイッ
チングを行うように構成されており、前記第１のノード
（Ａ）にその出力を供給することと、前記第１の電流源
（５５０）が、前記第２のノード（Ｂ）に供給される電
流を制御するために、前記第１のノード（Ａ）に結合さ
れることと、前記第２の電流源（５７０）が、前記第３
のノード（５４０）に供給される電流を制御するため
に、前記第１のノード（Ａ）に結合されることとからな
る上項１の減衰等化器（図１８〜２１）。

【００５７】５．前記周波数フィルタ装置（２２０、５
２０、５３０）が、低域通過特性を備えていることから
なる、上項１〜４の任意の１つに基づく減衰等化器（２
００）。

【００５８】６．前記周波数フィルタ装置（２２０、５
２０、５３０）が、オフチップコンポーネントとして実
施されることからなる、上項１〜５の任意の１つに基づ
く減衰等化器（２００）。

【００５９】７．前記電流源（２３０、５５０、５７
０）によって供給される電流の大きさが、前記電流源
（２３０）の制御電極（図１２）、及び／または、電流
源によって供給される電流をオンまたはオフに切り換え
るためのスイッチング装置（５６０、５８０）によって
制御可能であることからなる、上項１〜６の任意の１つ
に基づく減衰等化器（２００）。

【００６０】８．前記電流源（２３０、５５０、５７
０）が、電流発生手段（Ｔ）と、該電流発生手段（Ｔ）
に結合された少なくとも１つの電流経路（Ｒａ、Ｒｂ、
Ｒｃを介する）を含み、それぞれのスイッチング手段
（Ｓａ、Ｓｂ、Ｓｃ）によって選択可能であることから
なる、上項１〜７の任意の１つに基づく減衰等化器（図
１２の２００）。

【００６１】９．電子デバイス、好ましくは、デジタル
ＩＣのテストを行うためのテスタ装置における伝送線路
（１０）の減衰特性を補償するために、上項１〜８の任
意の１つに基づく減衰等化器（２００）を使用するこ
と。

【００６２】

【発明の効果】本発明によれば、高周波デジタル信号
が、減衰に関して最高の品質を備えていない伝送線路を
介して送られる場合に生じる、タイミングエラーを大幅
に低減させることが可能になる。これによって、例え
ば、完全にＧＨｚ領域内のデジタル信号、寸法の小さい
伝送線路（空間／容積当たりの機能性を増す）、及び／
または、より細いケーブル（よりフレキシブルで、最適
な機械的設計のための自由度を増す）を用いることが可
能になる。一般に、品質に応じて指数関数的に上昇する
極めて良好なケーブルのコストを低く保つことが可能に
なり、より細く、フレキシブルなケーブルをより小さ
く、安価な相互接続に利用することが可能になり、及び
／又は、テストのセットアップ時（ボード負荷時または
ウェーハの探測時）に極めて頻繁に生じる電気的長さの
変動を補償する（更には自動に）ことが可能になる。空
間を狭くし、価格を低くするため、他の高周波感応コン
ポーネント（例えば、リレー、コネクタ）を利用するこ
とも可能である。本発明による解決法は、双方向信号用
途におけるいずれの信号方向にも適合する。

【図面の簡単な説明】

【図１】当該技術において既知のように、信号発生器と
終端インピーダンスの間に接続された、伝送線路を例示
した概略図である。

【図２】図１における典型的な伝送線路１０の例に対す
る伝送線路の効果を示す図である。

【図３】パルス幅が減少するパルスに対する伝送線路効
果の影響を示す図である。

【図４】パルス幅に対するタイミングエラーの依存性を
示す図である。

【図５】当該技術において既知の伝送線路効果を回避す
るための一般的な概念を示す図である。

【図６】当該技術において既知の伝送線路効果を回避す
るための一般的な概念を示す図である。

【図７】図６の回路におけるパルス応答及びエラー曲線
を示す図である。

【図８】図６の回路におけるパルス応答及びエラー曲線
を示す図である。

【図９】本発明の第１の態様による減衰等化器２００の
実施態様を示す図である。

【図１０】本発明の第１の態様による減衰等化器２００
の実施態様を示す図である。

【図１１】本発明の第１の態様による減衰等化器２００
の実施態様を示す図である。

【図１２】本発明の第１の態様による減衰等化器２００
の実施態様を示す図である。

【図１３】タイミングエラーに対する時定数の影響を示
す図である。

【図１４】伝送線路の電気的長さが増す場合の、タイミ
ングエラーの反応を示す図である。

【図１５】本発明の第２の態様による減衰等化器２００
の実施態様を示す図である。

【図１６】本発明の第２の態様による減衰等化器２００
の実施態様を示す図である。

【図１７】本発明の第２の態様による減衰等化器２００
の実施態様を示す図である。

【図１８】本発明の第３の態様による実施態様を示す図
である。

【図１９】本発明の第３の態様による実施態様を示す図
である。

【図２０】本発明の第３の態様による実施態様を示す図
である。

【図２１】本発明の第３の態様による実施態様を示す図
である。

【符号の説明】

１０ 伝送線路 ２００ 減衰等化器 ２２０、５２０ 周波数フィルタ装置 Ａ、Ｂ ノード

Claims (1)

【特許請求の範囲】
1. 【請求項１】伝送線路（１０）の減衰特性を補償するた
   めの減衰等化器（２００）であって、 第１のノード（Ａ）及び第２のノード（Ｂ）と、 前記第１のノード（Ａ）及び／または前記第２のノード
   （Ｂ）に結合されて、加えられる信号に周波数フィルタ
   リングを施すための第１の周波数フィルタ装置（２２
   ０、５２０）と、 第１の電流源（２３０、５５０）によって前記第２のノ
   ード（Ｂ）に供給される電流を制御するために、前記第
   １のノード（Ａ）に結合される該第１の電流源（２３
   ０、５５０）とからなる減衰等化器。