JP6820094B2

JP6820094B2 - 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ

Info

Publication number: JP6820094B2
Application number: JP2016196427A
Authority: JP
Inventors: 哲哉宮脇
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2016-10-04
Filing date: 2016-10-04
Publication date: 2021-01-27
Anticipated expiration: 2036-10-04
Also published as: JP2018060887A

Description

本発明は、コンデンサが内蔵された半導体集積回路装置及びそのコンデンサのスクリーニング方法並びに半導体集積回路装置に併設されるオペアンプに関する。

近年の半導体プロセスの微細化が一段と進み、半導体ウエーハに作製されるＭＯＳトランジスタ、抵抗、及びコンデンサ等などの信頼性の確保が重要となってきている。なかでも誘電体膜をコンデンサとして用いる場合、その信頼性を確保するには困難が伴う。半導体デバイスの微細化、小型化、薄型化に伴い誘電体層の膜厚が薄くなってきている。コンデンサに限らないが半導体集積回路装置の初期欠陥を取り除くために選別検査すなわちスクリーニングが行われる。コンデンサのスクリーニングとしては、通常の動作電圧より高い高電圧を印加して絶縁膜の耐圧不足やリーク電流が生じるものを取り除くことがしばしば行われる。

特許文献１は、単体の積層セラミックコンデンサのスクリーニング方法として、積層セラミックコンデンサの両電極間に定格電圧を超える直流電圧を印加し、誘電体層の欠陥部分を電気的に破壊し、絶縁抵抗値が劣化したものを取り除く耐圧試験法や、直流電圧を印加した後の一定時間経過後に絶縁抵抗を測定し基準値まで復帰しないものを取り除く絶縁抵抗測定試験法や、また直流電圧を印加し一定時間後の漏洩電流値を測定し基準値を超えるものを取り除く漏洩電流測定試験法などが知られており、不良品のスクリーニングを行うとしている。また、特許文献１は、積層セラミックコンデンサの絶縁抵抗、静電容量測定後に直流電圧を印加し、周波数を変化させて得られるインピーダンスの周波数特性の変化をみることで選別することを提案する。

特許文献２は、ＭＯＳトランジスタで構成される半導体集積回路において、ＭＯＳトランジスタに与えるゲート信号を電源電位もしくは基板電位に強制的に固定するテスト回路を備えたものを開示する。また、出力段に位相補償用コンデンサを備えたオペアンプにおいて、位相補償用コンデンサの一方の端子を電源電位もしくは基板電位に固定する電位固定回路を開示する。

特許文献３は、オペアンプの出力段を構成するプッシュプル出力回路を、出力停止時に出力端子をオープン状態（高インピーダンス）に保持できるプッシュプル出力回路を開示するとしている。プッシュプル出力回路の出力インピーダンスが小さいことから、オペアンプの出力端子に接続された外部負荷からオペアンプに電流が流れ込み、外部負荷の動作に影響を与えてしまうので、出力端子を高インピーダンスに設定してオペアンプと外部負荷とを完全に遮断するというものである。

図６は、例えばオーディオ機器で使用される一般的に良く知られた２次のローパスフィルタ（ＬＰＦ：ＬｏｗＰａｓｓＦｉｌｔｅｒ）を示す。信号入力端子ＶＩＮ１は第１抵抗Ｒ１の一端に、その他端は第２抵抗Ｒ２の一端にそれぞれ接続されている。第２抵抗Ｒ２の他端は、オペアンプＯＰ１の非反転入力端子＋に接続されている。オペアンプＯＰ１の反転入力端子−は、その出力端子ＶＯＵＴ１と直流的に接続されている。第１コンデンサＣ１は、第１端ｃ１１と第２端ｃ１２を有し、それぞれ、オペアンプＯＰ１の出力端子ＶＯＵＴ１及び第１抵抗Ｒ１と第２抵抗Ｒ２との共通接続点との間に接続されている。第２コンデンサＣ２はオペアンプＯＰ１の非反転入力端子＋と接地電位ＧＮＤまたは電源端子ＶＣＣとの間に接続されている。

図６に示すオペアンプＯＰ１を主体とする２次のローパスフィルタＬＰＦは、例えばオーディオＤＡＣ（デジタル・アナログコンバータ）の後段に設置され、オーディオ信号に含まれる高周波ノイズを取り除くために用いられる。また、ローパスフィルＬＰＦの後段には音量調整回路が結合されることが少なくなく、その音量調整はＩ^２Ｃ（ＩｎｔｅｒＩＣ）等で制御される論理回路によって行われる。論理回路は、オーディオセットのユーザーが設定した音量に合うように例えばマイコンから送信されるＩ^２Ｃ等からのクロック信号、データ信号により行われる。

図６において、第２コンデンサＣ２の一端と他端との間に例えば電圧を与えて電圧のストレステストを行うことは容易である。すなわち、信号入力端子ＶＩＮ１と接地電位ＧＮＤまたは電源端子ＶＣＣとの間に例えば直流電圧を与えることで第２コンデンサＣ２に対してのスクリーニングは容易に行える。

特開平１０−２９３１０７号公報特開２００８−２９２４２３号公報特開平１０−２２４１６５号公報

特許文献１は、あくまでも単体のコンデンサに対するスクリーニング方法であり、ＬＳＩ内部に回路として組み込まれたコンデンサに対しては、同様のスクリーニングを適用することに困難が伴う。

特許文献２は、コンデンサの少なくとも一方の端子やＭＯＳトランジスタに与えているゲート信号を所定の電位に固定するために複数のスイッチを用意しなければならず回路構成が複雑になることが懸念される。

特許文献３は、プッシュプル出力回路を、出力停止時に出力端子を高インピーダンスに設定するものであって、本発明ではスクリーニングに低インピーダンスに設定するのであり相容れない。

また、図６に示した２次のローパスフィルタでは、第１コンデンサＣ１の第１端ｃ１１と第２端ｃ１２との間に所定の電圧を与えるには困難が伴う。なぜならば、オペアンプＯＰ１の非反転入力端子＋とオペアンプＯＰ１の出力端子ＶＯＵＴ１は回路構成上同電位になってしまうためである。このため、一般的にオペアンプの入力側と出力側に結合されるコンデンサには所定の電圧を強制的に与えられないという不具合が生じ、こうしたコンデンサに対してスクリーニングが行えないという不具合が生じる。

本発明は、上記特許文献１〜３及び従前の各種の周波数フィルタ回路、及び各種の周波数フィルタに用いられるオペアンプに接続されるコンデンサのスクリーニングを容易に行える半導体集積回路装置及びそのスクリーニング方法並びにオペアンプを提供することを目的とする。

本発明に係る第１の半導体集積回路装置は、入力信号が入力される信号入力端子と、反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプとを備え、前記反転入力端子及び前記非反転入力端子のいずれか一方は前記信号入力端子に直流的に結合され、第１端が前記オペアンプの出力端子に第２端がスイッチ手段を介して前記信号入力端子に直流的に結合される第１コンデンサとを備え、前記オペアンプ及び前記第１コンデンサは同じ半導体集積回路装置で構成され、前記スイッチ手段は前記第１コンデンサの第２端の結合先を、前記信号入力端子または前記半導体集積回路装置の外部に設けたスクリーニング用端子のいずれか一方へ切り換える。

また、本発明に係る第２の半導体集積回路装置は、入力信号が入力される信号入力端子と、反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプとを備え、前記反転入力端子及び前記非反転入力端子のいずれか一方は前記信号入力端子に直流的に結合され、第１端が前記オペアンプの出力端子に第２端が前記信号入力端子に直流的に結合される第１コンデンサとを備え、前記オペアンプ及び前記第１コンデンサは同じ半導体集積回路装置で構成され、前記オペアンプの出力段は高電圧側トランジスタと低電圧トランジスタがプッシュプル形式で電源端子と接地電位との間に共通接続点を有して直列に結合され、前記共通接続点は前記オペアンプの前記出力端子に結合され、前記高電圧側トランジスタ及び前記低電圧側トランジスタの少なくとも一方を強制的にオンさせるプルアップトランジスタまたはプルダウントランジスタが前記オペアンプの出力段に結合される。

また、本発明に係る別の発明である半導体集積回路装置のスクリーニング方法は前記第１の半導体集積回路装置に適用され、前記スイッチ手段によって前記第１コンデンサの第２端を前記スクリーニング用端子に結合させるとともに、前記信号入力端子に所定の電圧を印加して前記オペアンプの出力端子を所定の電位に固定し、前記スクリーニング用端子に所定の電圧を印加して前記第１コンデンサの第１端と第２端との間に所定の電圧を印加する。

また、本発明に係る別の発明である半導体集積回路装置のスクリーニング方法は前記第２の半導体集積回路装置に適用され、前記プルアップトランジスタを制御して前記高電圧側トランジスタをオンさせ、さらに前記信号入力端子に所定の電圧を印加してオペアンプＯＰ２の非反転入力端子＋を所定の電位に設定して、前記第１コンデンサの第１端及び第２端をそれぞれ高電位及び低電位に設定して前記第１コンデンサの第１端と第２端との間に所定の電圧を印加する。

また、本発明に係る別の発明である半導体集積回路装置のスクリーニング方法は前記第２の半導体集積回路装置に適用され、前記プルダウントランジスタを制御して前記低電圧側トランジスタをオンさせ、さらに前記信号入力端子に所定の電圧を印加して前記オペアンプＯＰ２の非反転入力端子を所定の電位に設定して、前記第１コンデンサの第１端及び第２端をそれぞれ低電位及び高電位に設定して前記第１コンデンサの第１端と第２端との間に所定の電圧を印加する。

また、本発明に係る別の発明である半導体集積回路装置のスクリーニング方法の前記プルアップトランジスタまたは前記プルダウントランジスタはシリアル通信バスで制御される。

通常動作モードにて２次のＬＰＦの周波数特性を測定し、所望の特性となっていることを確認する。このとき確認する特性は、カットオフ周波数、減衰特性などである。
なお、２次のＬＰＦの周波数特性が所望の特性となっていないものは不良品とする。

通常動作モードにて２次のＬＰＦの周波数特性を測定し、測定した周波数特性を、直流電圧印加試験前の周波数特性と比較を行い、差異がなければ問題なし、差異があれば不良品として判断する。

この発明によれば、コスト増加を最小に抑え、コンデンサをスクリーニングできる新しい半導体集積回路装置及び半導体集積回路装置のスクリーニング方法並びにコンデンサのスクリーニングに適したオペアンプを提供できる。

本発明の半導体集積回路装置の第１の実施形態に係る回路図本発明の半導体集積回路装置の第２の実施形態に係る回路図本発明のオペアンプに係る回路図図１の半導体集積回路装置にスクリーニングを施す際の電圧印加方法を示す図図２の半導体集積回路装置にスクリーニングを施す際の電圧印加方法を示す図従来のオペアンプを用いた２次のローパスフィルタ（ＬＰＦ）の構成を示す図

以下、本発明の実施の形態について図面を参照して詳しく説明する。

（半導体集積回路装置の第１の実施形態）
図１は本発明に係る半導体集積回路装置の第１の実施形態を示す。半導体集積回路装置１は、オペアンプＯＰ１、第１コンデンサＣ１、第２コンデンサＣ２、第１抵抗Ｒ１、第２抵抗Ｒ２を備えている。さらにスイッチ手段ＳＷ１１、論理回路ＬＯＧＩＣ、音量調整回路Ｖｏｌｕｍｅを備えている。

半導体集積回路装置１には外部の回路部との接続または各種信号の授受のためにいくつかの外部端子が用意されている。信号入力端子ＶＩＮ１には例えば音声入力信号Ｖｉｎ１が入力される。シリアルクロック端子ＳＣＬ及びシリアルデータ端子ＳＤＡは外部のマスターと通信を行うために用意されている。論理回路ＬＯＧＩＣはシリアルクロック端子ＳＣＬに入力されるクロック信号及びシリアルデータ端子ＳＤＡで授受されるデータ信号を処理する。本発明の一実施の形態では論理回路ＬＯＧＩＣはスレーブとして働く。出力端子ＶＯＵＴは信号入力端子ＶＩＮ１に入力された音声入力信号Ｖｉｎ１を処理した出力信号Ｖｏｕｔを出力する。

スクリーニング用端子Ｖ_ＳＴＯＬは、半導体集積回路装置１の外部端子として用意されている。スクリーニング用端子Ｖ_ＳＴＯＬは第１コンデンサＣ１に対してスクリーニングを施すために用意されている。スクリーニングは通常のモードとは切り離して行われる。

半導体集積回路装置１の内部回路構成を詳しく説明する。第１抵抗Ｒ１の一端は信号入力端子ＶＩＮ１に、その他端は第２抵抗Ｒ２の一端にそれぞれ接続されている。第２抵抗Ｒ２の他端とオペアンプＯＰ１の非反転入力端子＋は共通接続されている。オペアンプＯＰ１の反転入力端子−は直流的にオペアンプＯＰ１の出力端子ＶＯＵＴ１に接続されている。

第１コンデンサＣ１の第１端ｃ１１は、オペアンプＯＰ１の出力端子ＶＯＵＴ１に接続されている。第１コンデンサＣ１の第２端ｃ１２は、スイッチ手段ＳＷ１１の中点ｃに接続されている。スイッチ手段ＳＷ１１の第１接点ａは、第１抵抗Ｒ１と第２抵抗Ｒ２の共通接続点に接続されている。スイッチ手段ＳＷ１１の接点ｂはスクリーニング用端子Ｖ_ＳＴＯＬに接続されている。本発明のスクリーニングを行う際にはスクリーニング用端子Ｖ_ＳＴＯＬには図示しない外部の電圧供給手段を介して正または負の直流電圧が印加される。第２コンデンサＣ２の一端及び他端は、それぞれオペアンプＯＰ１の非反転入力端子＋及び接地電位ＧＮＤまたは電源端子ＶＣＣに接続されている。

半導体集積回路装置１にはシリアル通信バスが内蔵されている。シリアル通信バスとしては例えば、Ｉ^２Ｃ（ＩｎｔｅｒＩＣ）バスを採用している。このほかのシリアル通信バスとしては例えばＳＰＩ（ＳｅｒｉａｌＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ）や、ＭｉｃｒｏＷｉｒｅである。本発明ではＩ^２Ｃバスを採用するために論理回路ＬＯＧＩＣ及び外部端子としてシリアルクロック端子ＳＣＬ及びシリアルデータ端子ＳＤＡが用意されている。シリアルクロック端子ＳＣＬには通信バスのマスターと同期を取るためのクロック信号が入力され、シリアルデータ端子ＳＤＡにはマスターからのデータが転送されてくる。

ここでスイッチ手段ＳＷ１１の制御は、新たに外部端子を追加することにより半導体集積回路装置１の外部から制御するのではなく、通常のボリウム制御と同様にＩ^２Ｃ等により制御されている。Ｉ^２Ｃは［スレーブアドレス（ＳｌａｖｅＡｄｄｒｅｓｓ）、セレクトアドレス（ＳｅｌｅｃｔＡｄｄｒｅｓｓ）、データ（Ｄａｔａ）］の組み合わせにより制御されている。Ｉ^２Ｃにおいては、同一バス上に複数の半導体制御装置が配置されることがあり、スレーブアドレス（ＳｌａｖｅＡｄｄｒｅｓｓ）は半導体集積回路の住所を示すものである。セレクトアドレス（ＳｅｌｅｃｔＡｄｄｒｅｓｓ）は、各半導体集積回路装置内部機能の住所を示すものであり、データ（Ｄａｔａ）は各機能の設定をするものである。
例えば［８０、Ｆ０、０１］と送信された場合、「８０」が半導体集積装置１、「Ｆ０」がテストモード、「０１」がスイッチ手段ＳＷ１１の動作を示しているとする。ここでデータ（Ｄａｔａ）「０１」が直流電圧試験印加モードを意味するとしたとき、「００」は通常モードを意味することになる。したがって、直流電圧印加試験モードにしたいときは、［８０、Ｆ０、０１］とデータを送信し、通常モードにしたいときは、［８０、Ｆ０、００］とデータを送信することになる。なお、半導体集積回路１は初期状態（電源オン時のリセット状態）では、通常モードすなわち［８０、Ｆ０、００］のデータに設定されている。

スイッチ手段ＳＷ１１は、具体的には図１に示したように、シリアルクロック端子ＳＣＬ、シリアルデータ端子ＳＤＡを用いるＩ^２Ｃバスによって制御される。

もともと半導体集積回路１には出荷テスト用に様々なテストモードが搭載されており、本発明のために追加されるフリップフロップは１個程度である。そのため、全体のロジック規模（ボリウム制御など）からみると極めて小さいといえる。

音量調整回路Ｖｏｌｕｍｅは、論理回路ＬＯＧＩＣから出力される制御信号Ｓ１，Ｓ２・・・Ｓｎ−１，Ｓｎに基づき制御される。音量調整回路Ｖｏｌｕｍｅの後段には図示しない音声電力増幅器等が結合される。

なお、図1には、オペアンプＯＰ１、第１コンデンサＣ１、第２コンデンサＣ２、第１抵抗Ｒ１、及び第２抵抗Ｒ２によって構成される、良く知られた正帰還形である２次のローパスフィルタ（ＬＰＦ）を示した。しかし、第２抵抗Ｒ２及び第２コンデンサＣ２を用いない第１次のローパスフィルタであってもかまわない。また、２次のローパスフィルタ（ＬＰＦ）ではなく、多帰還形の各種フィルタであってもよい。なお、オペアンプＯＰ１を多帰還形の各種フィルタに用いる場合には信号入力端子ＶＩＮ１をオペアンプＯＰ１の反転入力端子−側に結合することになる。こうした場合にはオペアンプＯＰ１の非反転入力端子＋は直流的に出力端子ＶＯＵＴ１に結合するのではなく、直接または抵抗を介して接地電位に結合される。

第１コンデンサＣ１と第２コンデンサＣ２のスクリーニング後の評価は、スクリーニング前後に行う２次のＬＰＦの例えばカットオフ周波数、減衰特性の比較で行う。両者に差異がなければ第１コンデンサＣ１と第２コンデンサＣ２は良好と判定される。またカットオフ周波数、減衰特性等に変化が見られとしても許容できる範囲であれば第１コンデンサＣ１と第２コンデンサＣ２は正常と判定される。なお、第１コンデンサＣ１と第２コンデンサＣ２のスクリーニング後の評価は例えばリーク電流の測定でも行うことができる。

（半導体集積回路装置の第２の実施形態）
図２は本発明に係る半導体集積回路装置の第２の実施形態を示す。図１に示した第１の実施形態と大きく異なるのはスイッチ手段ＳＷ１１を備えていないことである。半導体集積回路装置２は、オペアンプＯＰ２、第１コンデンサＣ１、第２コンデンサＣ２、第１抵抗Ｒ１、第２抵抗Ｒ２を備えている。さらに論理回路ＬＯＧＩＣ、音量調整回路Ｖｏｌｕｍｅを備えている。

半導体集積回路装置２には外部の回路部との接続または各種信号の授受のためにいくつかの外部端子が用意されている。信号入力端子ＶＩＮ１には例えば音声入力信号Ｖｉｎ１が入力される。シリアルクロック端子ＳＣＬ及びシリアルデータ端子ＳＤＡは外部のマスターと通信を行うために用意されている。論理回路ＬＯＧＩＣはシリアルクロック端子ＳＣＬに入力されるクロック信号及びシリアルデータ端子ＳＤＡで授受されるデータ信号を処理する。本発明の一実施の形態では論理回路ＬＯＧＩＣはスレーブとして働く。出力端子ＶＯＵＴは信号入力端子ＶＩＮ１に入力された音声入力信号Ｖｉｎ１を処理した出力信号Ｖｏｕｔを出力する。

半導体集積回路装置２の内部回路構成を詳しく説明する。第１抵抗Ｒ１の一端は信号入力端子ＶＩＮ１に、その他端は第２抵抗Ｒ２の一端にそれぞれ接続されている。第２抵抗Ｒ２の他端とオペアンプＯＰ２の非反転入力端子＋は共通接続されている。オペアンプＯＰ１の反転入力端子−は直流的にオペアンプＯＰ２の出力端子ＶＯＵＴ２に接続されている。

第１コンデンサＣ１の第１端ｃ１１は、オペアンプＯＰ２の出力端子ＶＯＵＴ２に接続されている。第１コンデンサＣ１の第２端ｃ１２は、第１抵抗Ｒ１と第２抵抗Ｒ２の共通接続点に直流的に接続されている。第２コンデンサＣ２の一端及び他端は、それぞれオペアンプＯＰ２の非反転入力端子＋及び接地電位ＧＮＤまたは電源端子ＶＣＣに接続される。

半導体集積回路装置２にはシリアル通信バスが内蔵されている。シリアル通信バスとしては例えば、Ｉ^２Ｃ（ＩｎｔｅｒＩＣ）バスを採用している。このほかのシリアル通信バスとしては例えばＳＰＩ（ＳｅｒｉａｌＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ）や、ＭｉｃｒｏＷｉｒｅである。本発明ではＩ^２Ｃバスを採用するために論理回路ＬＯＧＩＣ及び外部端子としてシリアルクロック端子ＳＣＬ及びシリアルデータ端子ＳＤＡが用意されている。シリアルクロック端子ＳＣＬには通信バスのマスターと同期を取るためのクロック信号が入力され、シリアルデータ端子ＳＤＡにはマスターからのデータが転送されてくる。

ここでプルダウントランジスタＱ２８，プルアップトランジスタＱ４８のベースは、新たに外部端子を追加することにより半導体集積回路装置２の外部から制御するのではなく、通常のボリウム制御と同様にＩ^２Ｃ等により制御されている。Ｉ^２Ｃは［スレーブアドレス（ＳｌａｖｅＡｄｄｒｅｓｓ）、セレクトアドレス（ＳｅｌｅｃｔＡｄｄｒｅｓｓ）、データ（Ｄａｔａ）］の組み合わせにより制御されている。Ｉ^２Ｃにおいては、同一バス上に複数の半導体制御装置が配置されることがあり、スレーブアドレス（ＳｌａｖｅＡｄｄｒｅｓｓ）は半導体集積回路の住所を示すものである。セレクトアドレス（ＳｅｌｅｃｔＡｄｄｒｅｓｓ）は、各半導体集積回路装置内部機能の住所を示すものであり、データ（Ｄａｔａ）は各機能の設定をするものである。データ（Ｄａｔａ）でプルダウントランジスタＱ２８，プルアップトランジスタＱ４８のオンを指定しない限りプルダウントランジスタＱ２８，プルアップトランジスタＱ４８がオンすることはなく、オフで保持される。
例えば［８０、Ｆ０、０１］または［８０、Ｆ０、０２］と送信された場合、「８０」が半導体集積回路２、「Ｆ０」がテストモード、「０１」と「０２」がプルダウントランジスタＱ２８，プルアップトランジスタＱ４８の動作を示すとする。ここで「０１」でプルダウントランジスタＱ２８がオンするとし、「０２」でプルアップトランジスタＱ４８がオンするとしたとき、「００」は通常モードを意味することになる。したがって、直流電圧印加試験モードにしたいときは、［８０、Ｆ０、０１］または［８０、Ｆ０、０２］と送信し、通常モードにしたいときは、［８０、Ｆ０、００］と送信することになる。なお、半導体集積回路２は初期状態（電源オン時のリセット状態）では、通常モードすなわち［８０、Ｆ０、００］のデータに設定されている。

プルダウントランジスタＱ２８，プルアップトランジスタＱ４８のベースは、具体的には図２に示したように、シリアルクロック端子ＳＣＬ、シリアルデータ端子ＳＤＡを用いるＩ^２Ｃバスによって制御される。

もともと半導体集積回路２には出荷テスト用に様々なテストモードが搭載されており、本発明のために追加されるフリップフロップは２個程度である。スクリーニングのために新たに追加される論理は、全体のロジック規模（ボリウム制御）からみると極めて小さい。

なお、図２には、オペアンプＯＰ２、第１コンデンサＣ１、第２コンデンサＣ２、第１抵抗Ｒ１、及び第２抵抗Ｒ２によって構成される、良く知られた２次のローパスフィルタ（ＬＰＦ）を示した。しかし、第２抵抗Ｒ２及び第２コンデンサＣ２を用いない第１次のローパスフィルタであってもかまわない。

図２に示した半導体集積回路装置２で採用されるオペアンプＯＰ２は、図１で用いたオペアンプＯＰ１の出力段とは回路構成が異なる。オペアンプＯＰ２の出力段はコンプリメンタリ形式のプッシュプル形式で構成している。すなわちバイポーラトランジスタではあるが互いに導電型が異なる高電圧側トランジスタＱ２５と低電圧側トランジスタＱ２７を採用している。さらに高電圧側トランジスタＱ２５を強制的にオンさせるために用意されたプルアップトランジスタＱ４８が用意され、プルアップトランジスタＱ４８が論理回路ＬＯＧＩＣ側からの制御信号ＰＵでオンされると高電圧側トランジスタＱ２５もオンするように制御される。また、低電圧側トランジスタＱ２７を強制的にオンさせるために用意されたプルダウントランジスタＱ２８が用意され、プルダウントランジスタＱ２８が論理回路ＬＯＧＩＣ側からの制御信号ＰＤでオンされると低電圧側トランジスタＱ２７もオンするように制御される。オペアンプＯＰ２のさらに詳細な回路構成は後述する。

図２に示した半導体集積回路装置２で採用されるオペアンプＯＰ２は、図１に用いたスイッチ手段ＳＷ１１を排除するために考案されたものである。スイッチ手段ＳＷ１１はローパスフィルタ（ＬＰＦ）を構成する第１コンデンサに結合されるために、ローパスフィルタの周波数特性、減衰特性等に何らかの影響を与え、ひいてはオーディオ製品における音質に影響を与えることが懸念される。しかし、半導体集積回路装置２はスイッチ手段の設置を排除しているので、音質に影響を与えることを排除できる。オペアンプＯＰ２のさらに詳細な回路構成は後述する。

（オペアンプＯＰ２の内部回路）
図３は本発明に係るオペアンプＯＰ２の内部回路を示す。オペアンプＯＰ２は、上述のように、特に図２に示した半導体集積回路装置の第２の実施形態に用いると格別の効果を発揮する。結論から先にいうと、図１に示したスイッチ手段ＳＷ１１の設置が排除でき、かつスクリーニング用端子Ｖ_ＳＴＯＬも排除できる。その理由は以下の説明で明らかになろう。

オペアンプＯＰ２は電源端子ＶＣＣ、反転入力端子−、非反転入力端子＋、接地電位ＧＮＤ、及び出力端子ＶＯＵＴ２を備える。

非反転入力端子＋と反転入力端子−には、差動増幅器を構成するＭＯＳトランジスタＭ２１及びＭＯＳトランジスタＭ２２のゲートがそれぞれ接続されている。両ＭＯＳトランジスタのソースは共通に接続され、この共通接続点と電源端子ＶＣＣとの間に定電流源ＣＣ２１が接続されている。

ＭＯＳトランジスタＭ２１及びＭ２２の各ドレインは、それぞれバイポーラトランジスタＱ２１及びＱ２２のコレクタが接続されている。バイポーラトランジスタＱ２２のコレクタとベースとは共通接続された、いわゆるダイオード構造を成している。バイポーラトランジスタＱ２１，Ｑ２２の各エミッタと接地電位ＧＮＤとの間にはそれぞれ抵抗Ｒ２１，Ｒ２２が接続されている。バイポーラトランジスタＱ２１のコレクタには、ＭＯＳトランジスタＭ２１，Ｍ２２から成る差動増幅器の出力が取り出される。バイポーラトランジスタＱ２１に取り出された差動増幅器の出力は後段のバイポーラトランジスタＱ２３のベースに印加される。バイポーラトランジスタＱ２３のエミッタは例えば接地電位ＧＮＤに接続され、そのコレクタと電源端子ＶＣＣとの間には定電流源ＣＣ２２が接続されている。

バイポーラトランジスタＱ２４，Ｑ２５，Ｑ２６及びＱ２７は、良く知られたコンプリメンタリ形式のプッシュプル出力段を構成するとともにオペアンプＯＰ２の出力段も構成している。バイポーラトランジスタＱ２６のベースには、前段のバイポーラトランジスタＱ２３で増幅された、例えば音声信号が印加される。バイポーラトランジスタＱ２４はコレクタとベースとが共通接続されダイオード接続を成し、バイポーラトランジスタＱ２６とともに、プッシュプル出力を構成する高電圧側トランジスタＱ２５と低電圧側トランジスタＱ２７のベース間に所定のバイアス電圧を与えている。バイポーラトランジスタＱ２４，Ｑ２６には定電流源ＣＣ２３から所定の定電流が供給されている。

高電圧側トランジスタＱ２５は例えばＮＰＮ型であり、低電圧側トランジスタＱ２７は例えばＰＮＰ型で、両者は互いに逆導電型のトランジスタで構成されている。これがコンプリメンタリ形式といわれる所以であるが、両者を例えばＮＰＮ型のバイポーラトランジスタで構成したいわゆる非コンプリメンタリ形式としてもかまわない。

プルダウントランジスタＱ２８は、低電圧側トランジスタＱ２７のベース側に配置されている。プルダウントランジスタＱ２８のコレクタ及びエミッタは、それぞれ低電圧側トランジスタＱ２７のベース及び接地電位ＧＮＤに接続されている。プルダウントランジスタＱ２８のベースには図２に示した論理回路ＬＯＧＩＣからの制御信号ＰＤが印加されている。ここで、プルダウントランジスタＱ２８のベースは図示しない外部端子に取り出すようにしても良い。なお、プルダウントランジスタＱ２８及びプルアップトランジスタＱ４８の両者のベースを外部端子に取り出す必要はなく、いずれか一方を取り出すだけで十分である。その際は、取り出した方のトランジスタのみ回路に組み込み、取り出さない方のトランジスタは回路に組み込む必要はない。外部端子を設けることで、プルダウントランジスタＱ２８またはプルアップトランジスタＱ４８の制御範囲を拡大することができる。プルダウントランジスタＱ２８が例えば前記制御信号ＰＤによってオンされると、低電圧側トランジスタＱ２７もオンされる。これは、プルダウントランジスタＱ２８がオンするとプルダウントランジスタＱ２８のコレクタが接地電位ＧＮＤに近い電位となり、低電圧側トランジスタＱ２７のエミッタ・ベース間が順方向にバイアスされるからである。したがって、スクリーニングにおいては、強制的に低電圧側トランジスタＱ２７をオンさせて、出力端子ＶＯＵＴ２に第１コンデンサの第１端ｃ１１を接地電位に近い電位に設定し、第１コンデンサの第２端ｃ１２に信号入力端子ＶＩＮ１から所定の電圧を印加できるように設定される。なお、第１コンデンサＣ１のスクリーニングについては後述する。

プルアップトランジスタＱ４８は、高電圧側トランジスタＱ２５のベース側に配置されている。プルアップトランジスタＱ４８のエミッタ及びコレクタは、それぞれ電源端子ＶＣＣ及び高電圧側トランジスタＱ２５のベースに接続されている。プルアップトランジスタＱ４８のベースには図２に示した論理回路ＬＯＧＩＣからの制御信号ＰＵが印加されている。ここで、プルアップトランジスタＱ４８のベースは、図示しない外部端子に取り出すようにしても良い。なお、プルアップトランジスタＱ４８及びプルダウントランジスタＱ２８の両者のベースを外部端子に取り出す必要はなく、いずれか一方を取り出すだけで十分である。その際は、取り出した方のトランジスタのみ回路に組み込み、取り出さない方のトランジスタは回路に組み込む必要はない。外部端子を設けることで、プルダウントランジスタＱ２８またはプルアップトランジスタＱ４８の制御範囲を拡大することができる。プルアップトランジスタＱ４８が例えば前記制御信号ＰＵによってオンされると、高電圧側トランジスタＱ２５もオンされる。これは、プルアップトランジスタＱ４８がオンすると電源端子ＶＣＣからプルアップトランジスタＱ４８のエミッタ・コレクタ導電路を介して高電圧側トランジスタＱ２５のベースに電流が供給されるからである。したがって、スクリーニングにおいては、強制的に高電圧側トランジスタＱ２５をオンさせて、出力端子ＶＯＵＴ２に結合される第１コンデンサの第１端ｃ１１に電源端子ＶＣＣに近い電圧が印加できるように設定される。このとき第１コンデンサの第２端ｃ１２の電位設定は信号入力端子ＶＩＮ１側で設定できる。なお、第１コンデンサＣ１のスクリーニングについては後述する。

図３に示したプルダウントランジスタＱ２８及びプルアップトランジスタＱ４８の導電型はそれぞれＮＰＮ型及びＰＮＰ型としたが、これらは設計事項に過ぎない。例えば、プルダウントランジスタＱ２８をＰＮＰ型とし、プルアップトランジスタＱ４８をＮＰＮ型としても良い。

上述から明らかになるように、高電圧側トランジスタＱ２５または低電圧側トランジスタＱ２７を強制的にオンさせる目的は、出力端子ＶＯＵＴ２に結合される第１コンデンサの第１端ｃ１１の電位を所定の電位に固定して第１コンデンサの第１端ｃ１１と第２端ｃ１２との間に所定の電圧が印加できる導電路を形成するためである。

さて、高電圧側トランジスタＱ２５及び低電圧側トランジスタＱ２７を同時にオンさせることは好ましくなくいずれか一方が選択される。なぜならば、両トランジスタを同時にオンさせると、出力端子ＶＯＵＴ２の電位設定が確定できないからである。

（半導体集積回路装置１のスクリーニング）
図４は、図１に示した半導体集積回路装置１のスクリーニングを行う際のテスト回路を示す。図４（ａ）は、第１コンデンサＣ１の第２端ｃ１２に第１端ｃ１１よりも高い電圧を印加して電圧ストレステストを行う場合を示す。スクリーニングではスイッチ手段ＳＷ１１の中点ｃは接点ｂに常時接続されている。この場合には信号入力端子ＶＩＮ１は例えば接地電位ＧＮＤと同じ電位に固定される。これによって、オペアンプＯＰ１の出力端子ＶＯＵＴ１は低電位（好ましくは接地電位ＧＮＤ）に固定される。このときにスクリーニング用端子Ｖ_ＳＴＯＬに所定の直流電圧を印加する。これによって、第１コンデンサＣ１に対して電圧ストレスを与えスクリーニングが行える。

図４（ｂ）は、第１コンデンサＣ１の第１端ｃ１１に第２端ｃ１２よりも高い電圧を印加して電圧ストレステストを行う場合を示す。このスクリーニングでもスイッチ手段ＳＷ１１の中点ｃは接点ｂに常時接続されている。この場合にはスクリーニング用端子Ｖ_ＳＴＯＬは例えば接地電位ＧＮＤと同じ電位に固定される。また、信号入力端子ＶＩＮ１に所定の電圧を印加する。これによって、オペアンプＯＰ１の出力端子ＶＯＵＴ１は高電位（好ましくは電源端子ＶＣＣの電圧ｖｃｃ）に固定される。こうした状態では図４（ａ）の場合と第１コンデンサＣ１の両端に印加される電圧の極性は反転するが図４（ａ）と同様に第１コンデンサＣ１に対してスクリーニングを行うことができる。

第１コンデンサＣ１のスクリーニングの評価は、リーク電流の測定や、第１コンデンサＣ１と他の半導体素子も含めたローパスフィルタ（ＬＰＦ）の例えば周波数特性、利得の減衰特性などを測定して行われる。

（半導体集積回路装置２のスクリーニング）
図５は、図２に示した半導体集積回路装置２のスクリーニングを行う際のテスト回路を示す。以下、図２に示した半導体集積回路装置２は、スイッチ手段ＳＷ１１を排除しているので図４とは別のスクリーニング回路が用いられる。こうしたテスト方法は図４では得られないものであり、本発明の１つの特徴となる。

図５（ａ）は、第１コンデンサＣ１の第２端ｃ１２に第１端ｃ１１よりも高い電圧を印加して電圧ストレステストを行う場合を示す。

図５（ａ）は、プルダウントランジスタＱ２８がオンされるように論理回路ＬＯＧＩＣで制御されている。このとき、低電圧側トランジスタＱ２７もオン状態となるので、出力端子ＶＯＵＴ２の電位Ｖｏｕｔ２は低電位に置かれる。具体的には接地電位ＧＮＤではなく、プルダウントランジスタＱ２８のコレクタ・エミッタ間の飽和電圧に低電圧側トランジスタＱ２７のエミッタ・ベース間の順方向電圧が加えられた例えば、０．９Ｖに固定される。こうした状態で信号入力端子ＶＩＮ１に０．９Ｖよりも十分に高い電圧を印加するならば、第１コンデンサＣ１に所定の電圧ストレスを与えることができる。したがって、第１コンデンサＣ１に対してスクリーニングを行うことができる。

なお、図５（ａ）のスクリーニングを行う場合には、高電圧側トランジスタＱ２５は強制的にオフ状態となるようにプルアップトランジスタＱ４８は論理回路ＬＯＧＩＣで制御されている。

図５（ｂ）は、第１コンデンサＣ１の第１端ｃ１１に第２端ｃ１２よりも高い電圧を印加して電圧ストレステストを行う場合を示す。図５（ｂ）は、プルアップトランジスタＱ４８がオンされるように論理回路ＬＯＧＩＣで制御されている。このとき、高電圧側トランジスタＱ２５もオン状態となるので、出力端子ＶＯＵＴ２の電位Ｖｏｕｔ２は高電位に置かれる。具体的には電源電圧ｖｃｃではなく、プルアップトランジスタＱ４８のエミッタ・コレクタ間の飽和電圧に高電圧側トランジスタＱ２７のベース・エミッタ間の順方向電圧が加えられた例えば、０．９Ｖ程度電源電圧ｖｃｃよりも低い大きさに固定される。このとき信号入力端子ＶＩＮ１は例えば接地電位ＧＮＤに固定されている。これによって、第１コンデンサＣ１の第１端ｃ１１と第２端ｃ１２との間に所定の電圧ストレスを与えることができる。したがって、第１コンデンサＣ１に対してスクリーニングを行うことができる。

なお、図５（ｂ）のスクリーニングを行う場合には、低電圧側トランジスタＱ２７は強制的にオフ状態となるようにプルダウントランジスタＱ２８は論理回路ＬＯＧＩＣで制御されている。

第１コンデンサＣ１のスクリーニングの評価は、リーク電流の測定や、第１コンデンサＣ１と他の半導体素子も含めたローパスフィルタ（ＬＰＦ）の例えば周波数特性などを測定して行われる。

本発明では、２次の正帰還形ＬＰＦを用いて説明を行ったが、２次の正帰還形ＨＰＦ、多重帰還形ＨＰＦなどでも同様のことが可能であることは言うまでもない。

以上述べたように本発明の半導体集積回路装置及びオペアンプは、内蔵されるコンデンサのスクリーニングを自在に行えるので半導体集積回路装置の信頼性を十分に確保することができるので、産業上の利用可能性は高い。

Ｃ１第１コンデンサ
Ｃ２第２コンデンサ
ＣＣ２１，ＣＣ２２，ＣＣ２３電流源
Ｄａｔａデータ
Ｍ２１，Ｍ２２ＭＯＳトランジスタ
ＯＰ１，ＯＰ２オペアンプ
ＰＤプルダウントランジスタＱ２８の制御信号
ＰＵプルアップトランジスタＱ４８の制御信号
Ｑ２５高電圧側トランジスタ
Ｑ２７低電圧側トランジスタ
Ｑ２８プルダウントランジスタ
Ｑ４８プルアップトランジスタ
Ｒ１第１抵抗
Ｒ２第２抵抗
Ｓ１〜Ｓｎ音量調整回路の制御信号
ＳｅｌｅｃｔＡｄｄｒｅｓｓスレーブアドレス
ＳｅｌｅｃｔＡｄｄｒｅｓｓセレクトアドレス
ＳＷ１１スイッチ手段
ＶＣＣ電源端子
ｖｃｃ電源電圧
ＶＩＮ１信号入力端子
Ｖｉｎ１音声入力信号
ＶＯＵＴ出力端子
Ｖｏｕｔ出力信号
ＶＯＵＴ１オペアンプＯＰ１の出力端子
Ｖｏｕｔ１オペアンプＯＰ１の出力信号
ＶＯＵＴ２オペアンプＯＰ２の出力端子
Ｖｏｕｔ２オペアンプＯＰ２の出力信号
Ｖ_ＳＴＯＬスクリーニング用端子

Claims

入力信号が入力される信号入力端子と、反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプとを備え、前記反転入力端子及び前記非反転入力端子のいずれか一方は前記信号入力端子に直流的に結合され、第１端が前記オペアンプの出力端子に第２端がスイッチ手段を介して前記信号入力端子に直流的に結合される第１コンデンサとを備え、前記オペアンプ及び前記第１コンデンサは同じ半導体集積回路装置で構成され、前記スイッチ手段は前記第１コンデンサの第２端の結合先を、前記信号入力端子または前記半導体集積回路装置の外部に設けたスクリーニング用端子のいずれか一方へ切り換える半導体集積回路装置。
前記信号入力端子と前記オペアンプの反転入力端子または非反転入力端子との間に、抵抗体が直列に接続される請求項１に記載の半導体集積回路装置。
前記抵抗体は複数の抵抗の抵抗直列接続体で構成され、前記第１コンデンサの第２端は前記抵抗直列接続体の共通接続点に結合され、前記オペアンプの反転入力端子または非反転入力端子と、接地電位との間に第２コンデンサが結合される請求項２に記載の半導体集積回路装置。
前記入力信号は音声信号であり、前記オペアンプ、前記第１コンデンサ、及び前記抵抗体は前記音声信号に対して１次のローパスフィルタを構成する請求項２に記載の半導体集積回路装置。
前記入力信号は音声信号であり、前記オペアンプ、前記第１コンデンサ、前記第２コンデンサ、及び前記抵抗直列接続体は前記音声信号に対して２次のローパスフィルタを構成する請求項３に記載の半導体集積回路装置。
前記半導体集積回路装置は、さらにシリアル通信バスを備え、前記シリアル通信バスにはクロック信号端子及びデータ信号端子が前記半導体集積回路装置の外部に設けられ、前記クロック信号端子及び前記データ信号端子の一方の信号に基づき前記スイッチ手段の切り替えが行われる請求項１に記載の半導体集積回路装置。
前記入力信号は音声信号であり、前記オペアンプの出力端子の後段には前記音声信号の大きさを調整する音量調整回路が結合され、前記音量調整回路は、前記シリアル通信バスによって制御される請求項６に記載の半導体集積回路装置。
前記シリアル通信バスは、Ｉ２Ｃ、ＳＰＩ、及びＭｉｃｒｏＷｉｒｅのいずれか１つである請求項７に記載の半導体集積回路装置。
請求項１に記載の半導体集積回路装置のスクリーニング方法であって、前記スイッチ手段によって前記第１コンデンサの第２端を前記スクリーニング用端子に結合させるとともに、前記信号入力端子に所定の電圧を印加して前記オペアンプの出力端子を所定の電位に固定し、前記スクリーニング用端子に所定の電圧を印加して前記第１コンデンサの第１端と第２端との間に所定の電圧を印加する半導体集積回路装置のスクリーニング方法。
前記スイッチ手段はシリアル通信バスで制御される請求項９に記載の半導体集積回路装置のスクリーニング方法。