WO2006008945A1 - ビデオ信号出力回路及びそれを用いた電子機器 - Google Patents

ビデオ信号出力回路及びそれを用いた電子機器 Download PDF

Info

Publication number
WO2006008945A1
WO2006008945A1 PCT/JP2005/012304 JP2005012304W WO2006008945A1 WO 2006008945 A1 WO2006008945 A1 WO 2006008945A1 JP 2005012304 W JP2005012304 W JP 2005012304W WO 2006008945 A1 WO2006008945 A1 WO 2006008945A1
Authority
WO
WIPO (PCT)
Prior art keywords
video signal
circuit
signal output
low
pass filter
Prior art date
Application number
PCT/JP2005/012304
Other languages
English (en)
French (fr)
Inventor
Kinya Takama
Daisuke Onishi
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/571,913 priority Critical patent/US7940335B2/en
Publication of WO2006008945A1 publication Critical patent/WO2006008945A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Definitions

  • the present invention relates to a video signal output circuit including a sync chip clamp circuit and a low-pass filter, and an electronic device using the video signal output circuit.
  • a video signal output circuit that outputs a video signal to a video signal output terminal or the like of an electronic device has a level (sync chip level) at the bottom (sync chip) of a sync signal as shown in the waveform diagram of FIG.
  • a sync tip clamp circuit that fixes the voltage to a constant voltage V
  • JP-A-6-225181 Patent Document 1
  • a video signal output circuit that incorporates a low-pass filter and can directly input the video signal output from the DZA converter to the video signal output terminal of an electronic device has been developed.
  • FIG. 4 is a circuit configuration diagram of a conventional video signal output circuit.
  • the coupling capacitor 102 removes the DC component of the video signal input to the input terminal IN and converts the AC component to the sink chip clamp circuit 103 in the next stage. Output.
  • the sync chip clamp circuit 103 fixes the sync chip level to a constant voltage and outputs the video signal to the low-pass filter 104 in the next stage.
  • the low-pass filter 104 removes unnecessary sampling noise and outputs the video signal to an output driver 106 such as a 75 ⁇ driver in the next stage.
  • the output driver 106 outputs a video signal to the output terminal OUT with a low output impedance.
  • the low-pass filter 104 of the video signal output circuit 101 has a configuration using a differential amplifier 145. This prevents the sync chip level of the video signal output from the low-pass filter 104 from deviating from the sync chip level of the video signal output from the sync chip clamp circuit 103. Therefore, the low-pass filter 104 can substantially maintain the sync chip level of the video signal obtained by the sync chip clamp circuit 103. Accordingly, the input level of the output driver 106 is stabilized, and the maximum output level (maximum output peak-to-peak voltage) of the video signal to be output can be increased.
  • FIG. 5 is a detailed circuit diagram of the low-pass filter 104.
  • the differential amplifier 145 includes a pair of human power transistors 201 and 202, a pair of load transistors 203 and 204, a human stage constant current source 205, an output transistor 206, and an output stage constant current source 207.
  • the pair of input transistors 201 and 202 has a large element size in order to obtain good pairing.
  • Patent Document 1 JP-A-6-225181
  • the present invention has been made in view of the above reasons, and an object of the present invention is to increase the maximum output level of a video signal to be output, and to reduce the circuit size of the video signal.
  • An object is to provide a signal output circuit and an electronic apparatus using the same.
  • a video signal output circuit includes a sync chip clamp circuit for fixing a sync chip level of an input video signal to a constant voltage, and an output from the sync chip clamp circuit.
  • the low-pass filter that removes a predetermined high-frequency component and the video signal output from the sync chip clamp circuit are input, and the sync chip level is substantially the same as the video signal output from the low-pass filter.
  • a dummy circuit that outputs the video signal, and an output driver that receives the video signal output from the low-pass filter and outputs the video signal with a low output impedance.
  • the sync chip clamp circuit controls the sync chip level of the video signal output from the dummy circuit to be equal to a predetermined reference voltage.
  • the low-pass filter includes a resistance element and a capacitive element
  • the dummy circuit is configured in the same manner as the low-pass filter except for the capacitive element included in the low-pass filter.
  • An electronic device includes a video signal output circuit and a video signal output terminal that outputs a video signal from the video signal output circuit.
  • the video signal output circuit receives the sync chip clamp circuit that fixes the sync chip level of the input video signal to a constant voltage and the video signal output from the sync chip clamp circuit, and removes the predetermined high-frequency components.
  • a low-pass filter that outputs the video signal output from the sync chip clamp circuit, a dummy circuit that outputs a video signal of the same sync chip level as the video signal output from the low-pass filter, and the video output from the low-pass filter It includes an output driver that receives a signal and outputs a video signal with a low output impedance.
  • the sync chip clamp circuit controls the sync chip level of the video signal output from the dummy circuit to be equal to a predetermined reference voltage.
  • the sync chip level of the video signal output from the low-pass filter is indirectly set to a predetermined value by feedback control of the sync chip level of the video signal output from the dummy circuit. Since it becomes equal to the reference voltage, the maximum output level of the video signal output from the output driver can be increased, and the circuit size can be reduced. Also, the electronic device according to the present invention can increase the maximum output level of the video signal at the video signal output terminal, and hence the dynamic range.
  • FIG. 1 is a circuit diagram of a video signal output circuit according to an embodiment of the present invention.
  • FIG. 2 is a block diagram of a video signal output circuit according to a modification of the embodiment of the present invention.
  • FIG. 3 is a waveform diagram of a video signal of a conventional video signal output circuit.
  • FIG. 4 is a circuit configuration diagram of a conventional video signal output circuit.
  • FIG. 5 is a detailed circuit diagram of low-pass filter 104.
  • this video signal output circuit 1 has an input terminal IN to which a video signal such as a composite video signal output from a DZA converter (not shown) is input, and a video signal is output with a low output impedance. And an output terminal OUT.
  • a coupling capacitor 2, a sink chip clamp circuit 3, a low-pass filter 4, a dummy circuit 5, and an output driver 6 described later are provided between both terminals.
  • One end of a coupling capacitor 2 is connected to the input terminal IN, and this coupling capacitor 2 removes the DC component of the video signal input to the input terminal IN and passes the AC component.
  • a sink chip clamp circuit 3 is connected to the other end (node A) of the coupling capacitor 2.
  • the sync chip clamp circuit 3 fixes the sync chip level of the input video signal to a constant voltage.
  • One end of the sink chip clamp circuit 3 is connected to the power supply voltage V.
  • Constant current source 31 connected and connected at other end to switch 32, one end connected to constant current source 31 and the other end connected to node A.
  • ON, low level Switch 32 that is turned off when a signal is input, and a video signal output from a dummy circuit 5 described later is fed back to the inverting input terminal, and a predetermined reference voltage V is input to the non-inverting input terminal.
  • Comparator 3 3 that outputs a high or low level to the control terminal of switch 32, the base is connected to node A, the collector is connected to power supply voltage V, and the emitter is
  • NPN transistor 34 connected to current source 35 and one end of transistor 34 It has a constant current source 35 which is connected to the node B) which is the output end of the link tip clamp circuit 3 and whose other end is grounded.
  • the node B is connected to the low pass filter 4.
  • the low-pass filter 4 receives a video signal output from the sync chip clamp circuit 3 and removes a predetermined high-frequency component.
  • the low-pass filter 4 has one end connected to the node B, a resistor 41, one end connected to the other end of the resistor 41, one end connected to the other end of the resistor 42, and the other end grounded.
  • Capacitor 43, NPN transistor 44 whose base is connected to the other end of resistor 42, collector is connected to power supply voltage V, and one end is the emitter of transistor 44 (node C, which is the output end of low-pass filter 4) ), The other end of which is grounded, and the other end of the resistor 41 and the capacitor 46 respectively connected to the node C.
  • the frequency of the predetermined high-frequency component to be removed is determined by the values of the resistors 41 and 42 and the capacitors 43 and 46.
  • the low-pass filter 4 is a secondary low-pass filter.
  • a dummy circuit 5 is connected to the node B.
  • the dummy circuit 5 receives the video signal output from the sync chip clamp circuit 3 and outputs a video signal at a sync chip level substantially the same as the video signal output from the low-pass filter 4.
  • the dummy circuit 5 is configured as a circuit in which the capacitive element of the low-pass filter 4, that is, the capacitors 43 and 46 are removed. That is, the dummy circuit 5 has a resistor 51 having one end connected to the node B, a resistor 52 connected to the other end of the resistor 51, a base connected to the other end of the resistor 52, and a collector connected to the power supply voltage V. NPN transistor 54, and one end of transistor 54 (dummy)
  • a constant current source 55 which is connected to the node D) which is the output terminal of the circuit 5 and whose other end is grounded.
  • the output driver 6 is connected to the node C.
  • the output driver 6 receives the video signal output from the low-pass filter 4 and outputs a video signal to the output terminal OUT with low output impedance.
  • the output driver 6 is, for example, a 75 ⁇ driver that drives 75 ⁇ .
  • the video signal waveforms at nodes A and B change microscopically in a staircase pattern. That is, These video signals contain high-frequency sampling noise that forms a staircase waveform.
  • the low-pass filter 4 removes the high-frequency component to smooth the video signal and outputs it from the node C to the output driver 6.
  • the sync chip level of the video signal at the node C is shifted from the sync chip level of the video signal at the node B by the forward bias voltage (Vf) of the transistor 44.
  • Vf forward bias voltage
  • the phase of the video signal at node C is shifted from the phase of the video signal at node B due to the low-pass characteristics.
  • the waveform of the video signal at node D is almost the same as the waveform of the video signal at node B, and includes sampling noise. Therefore, the sync chip level of the video signal at the node D is shifted from the sync chip level of the video signal at the node B by the forward bias voltage (Vf) of the transistor 54. It should be noted here that there is a difference in the presence or absence of sampling noise, but the sync chip levels of the video signals at node C and node D are also substantially equal to each other because the sync chip level of the video signal at node B is also shifted. It is a long time. This is because the low-pass filter 4 and the dummy circuit 5 have the same circuit configuration except for the capacitive element.
  • switch 32 When the high level is input, the switch 32 is turned on, and the coupling capacitor 2 is charged by the constant current of the constant current source 31. This also increases the voltage at node A, node B, node C, and node D. When the voltage at node D rises to the reference voltage V, switch 32
  • switch 32 does not turn on, so the voltage at node D changes.
  • the sync chip level which is the lowest voltage of the video signal, is the reference voltage V.
  • the sync chip level of the video signal at node C is also indirectly equal to the reference voltage V and fixed to the voltage.
  • the sync chip level of the video signal output from the low-pass filter 4 is the reference. Since it is fixed to a voltage equal to the voltage V, the input level of the output driver 6 that receives it
  • the maximum output level can be 2.6V).
  • an electronic device equipped with a video signal output terminal for outputting a video signal from the video signal output circuit 1 must increase the maximum output level of the video signal at this video signal output terminal, and hence the dynamic range. Can do.
  • the low-pass filter 4 does not need to have a configuration using a differential amplifier, and thus can have a simple configuration as described above.
  • the total number of elements of the low-pass filter 4 and the dummy circuit 5 is smaller than that of the low-pass filter 104. Further, in the low-pass filter 4 and the dummy circuit 5, it is not necessary to use a transistor having a large element size like the differential input transistors 201 and 202. In this way, costs can be reduced. Also, compared to the video signal output circuit 101, the sync chip level of the video signal output from the low-pass filter 4 can be more accurately fixed, so that the maximum output level of the video signal output from the output driver 6 can be increased. can do
  • the video signal is input to the sync chip clamp circuit 3 so that the sync chip level of the video signal output from the low-pass filter 4 is directly feedback controlled. This is because the phase of the video signal is shifted from the phase force of the video signal at node B, causing problems such as oscillation.
  • the video signal output circuit has been described above.
  • the present invention is not limited to the one described in the embodiment, and various modifications within the scope of the matters described in the claims. Design changes are possible.
  • the sync chip level of the video signal output from the dummy circuit 5 is feedback controlled, the sync chip clamp circuit 3 can be configured in an arbitrary manner.
  • the low-pass filter 4 has the above-described configuration, the circuit scale can be reduced. It is also possible to make it.
  • the low-pass filter 4 can be a high-order filter in order to obtain a force that is a secondary filter and a steep low-pass characteristic. For example, as shown in FIG.
  • the output driver 6 may be either a type that amplifies and outputs the video signal or a type that outputs the video signal without amplification! /.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)

Abstract

　このビデオ信号出力回路（１）は、入力されるビデオ信号のシンクチップレベルを一定の電圧に固定するシンクチップクランプ回路（３）と、シンクチップクランプ回路（３）が出力するビデオ信号が入力され、所定の高周波成分を除去するローパスフィルタ（４）と、シンクチップクランプ回路（３）が出力するビデオ信号が入力され、ローパスフィルタ（４）が出力するビデオ信号と実質的に同じシンクチップレベルのビデオ信号を出力するダミー回路（５）と、ローパスフィルタ（４）が出力するビデオ信号が入力され、低い出力インピーダンスでビデオ信号を出力する出力ドライバ（６）とを備え、シンクチップクランプ回路（３）は、ダミー回路（５）が出力するビデオ信号のシンクチップレベルが所定の基準電圧（ＶＲＥＦ）と等しくなるように制御する。

Description

明 細 書
ビデオ信号出力回路及びそれを用いた電子機器
技術分野
[0001] 本発明は、シンクチップクランプ回路及びローパスフィルタを備えるビデオ信号出 力回路及びそれを用いた電子機器に関する。
背景技術
[0002] 一般に、電子機器のビデオ信号出力端子等にビデオ信号を出力するビデオ信号 出力回路は、図 3に示す波形図のように、同期信号の底部（シンクチップ)のレベル（ シンクチップレベル）を一定の電圧 V に固定するシンクチップクランプ回路を用いて
SC
いる（例えば特開平 6— 225181号公報 (特許文献 1) )。また、近年では、ローバスフ ィルタを内蔵して、 DZAコンバータが出力するビデオ信号を電子機器のビデオ信号 出力端子に直接入力できるビデオ信号出力回路も開発されている。
[0003] 図 4は、従来のビデオ信号出力回路の回路構成図である。
図 4を参照して、従来のビデオ信号出力回路 101において、カップリングコンデンサ 102は入力端子 INに入力されたビデオ信号の DC成分を除去して、 AC成分を次段 のシンクチップクランプ回路 103に出力する。シンクチップクランプ回路 103は、シン クチップレベルを一定の電圧に固定し、そのビデオ信号を次段のローパスフィルタ 10 4に出力する。ローパスフィルタ 104は、不要なサンプリングノイズを除去し、そのビデ ォ信号を次段の 75 Ωドライバ等の出力ドライバ 106に出力する。出力ドライバ 106は 、低い出力インピーダンスでビデオ信号を出力端子 OUTに出力する。
[0004] このビデオ信号出力回路 101のローパスフィルタ 104では、差動増幅器 145を用い た構成としている。これにより、ローノ スフィルタ 104が出力するビデオ信号のシンク チップレベルがシンクチップクランプ回路 103が出力するビデオ信号のシンクチップ レベルからずれないようにしている。従って、ローパスフィルタ 104は、シンクチップク ランプ回路 103により得られたビデオ信号のシンクチップレベルをほぼ維持すること ができる。これに伴い、出力ドライバ 106の入力レベルは安定し、出力するビデオ信 号の最大出力レベル (最大出力ピークツーピーク電圧）を大きくすることができる。 [0005] 図 5に示すのは、ローパスフィルタ 104の詳細な回路図である。ここで差動増幅器 1 45は、一対の人力トランジスタ 201、 202と、一対の負荷トランジスタ 203、 204と、人 カ段定電流源 205と、出力トランジスタ 206と、出力段定電流源 207とを含む。一般 的に、一対の入力トランジスタ 201、 202は、良好なペア性を得るために、素子サイズ は大きくなつている。
特許文献 1 :特開平 6— 225181号公報
発明の開示
発明が解決しょうとする課題
[0006] ところで、ビデオ信号出力回路の性能向上、特に、出力するビデオ信号の最大出 カレベルを大きくすることが要求されて 、る。本願発明者らは従来のローノ スフィルタ 104では、一対の入力トランジスタ 201、 202に流れるベース電流の違い等に起因す るオフセット電圧により、入力されるビデオ信号と出力するビデオ信号との間に多少 のシンクチップレベルの差が生じること、それにより出力ドライバ 106が出力するビデ ォ信号の最大出力レベルが低下することに着目した。また、この最大出力レベルは、 急峻なローパス特性を得るために、複数のローパスフィルタ 104を直列に接続して高 次のローパスフィルタを構成した場合、更に低下することに着目した。
[0007] また、ビデオ信号出力回路のコスト低減の要求に対し、本願発明者らはローノ スフ ィルタ 104を構成する差動増幅器 145の回路規模を小さくすることが一つの対策で あると考えた。
[0008] 本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、出力す るビデオ信号の最大出力レベルを大きくすることができ、し力も回路規模の小さいビ デォ信号出力回路およびそれを用いた電子機器を提供することにある。
課題を解決するための手段
[0009] 上記の課題を解決するために、本発明に係るビデオ信号出力回路は、入力される ビデオ信号のシンクチップレベルを一定の電圧に固定するシンクチップクランプ回路 と、シンクチップクランプ回路が出力するビデオ信号が入力され、所定の高周波成分 を除去するローパスフィルタと、シンクチップクランプ回路が出力するビデオ信号が入 力され、ローパスフィルタが出力するビデオ信号と実質的に同じシンクチップレベル のビデオ信号を出力するダミー回路と、ローパスフィルタが出力するビデオ信号が入 力され、低い出力インピーダンスでビデオ信号を出力する出力ドライバとを備える。シ ンクチップクランプ回路は、ダミー回路が出力するビデオ信号のシンクチップレベル が所定の基準電圧と等しくなるように制御する。
[0010] 好ましくは、ビデオ信号出力回路において、ローパスフィルタは、抵抗素子と容量 素子とを有し、ダミー回路は、ローパスフィルタが有する容量素子以外の部分はロー パスフィルタと同様に構成される。
[0011] 本発明に係る電子機器は、ビデオ信号出力回路と、ビデオ信号出力回路カゝらのビ デォ信号を出力するビデオ信号出力端子とを備える。ビデオ信号出力回路は、入力 されるビデオ信号のシンクチップレベルを一定の電圧に固定するシンクチップクラン プ回路と、シンクチップクランプ回路が出力するビデオ信号が入力され、所定の高周 波成分を除去するローパスフィルタと、シンクチップクランプ回路が出力するビデオ信 号が入力され、ローパスフィルタが出力するビデオ信号と実質的に同じシンクチップ レベルのビデオ信号を出力するダミー回路と、ローパスフィルタが出力するビデオ信 号が入力され、低い出力インピーダンスでビデオ信号を出力する出力ドライバとを含 む。シンクチップクランプ回路は、ダミー回路が出力するビデオ信号のシンクチップレ ベルが所定の基準電圧と等しくなるように制御する。
発明の効果
[0012] 本発明に係るビデオ信号出力回路は、ダミー回路が出力するビデオ信号のシンク チップレベルがフィードバック制御されることにより、ローパスフィルタが出力するビデ ォ信号のシンクチップレベルが間接的に所定の基準電圧と等しくなるので、出力ドラ ィバが出力するビデオ信号の最大出力レベルを大きくすることができ、しかも回路規 模を小さくすることができる。また、本発明に係る電子機器は、ビデオ信号出力端子 におけるビデオ信号の最大出力レベル、延いてはダイナミックレンジを大きくすること ができる。
図面の簡単な説明
[0013] [図 1]本発明の実施形態に従うビデオ信号出力回路の回路図である。
[図 2]本発明の実施の形態の変形例に従うビデオ信号出力回路のブロック図である。 [図 3]従来のビデオ信号出力回路のビデオ信号の波形図である。
[図 4]従来のビデオ信号出力回路の回路構成図である。
[図 5]ローパスフィルタ 104の詳細な回路図である。
符号の説明
[0014] 1 ビデオ信号出力回路、 2 カップリングコンデンサ、 3 シンクチップクランプ回路 、4 ローパスフィルタ、 5 ダミー回路、 6 出力ドライバ、 IN 入力端子、 OUT 出力 端子。
発明を実施するための最良の形態
[0015] 本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同 一または相当部分には同一符号を付し、その説明は繰返さない。
[0016] 以下、本願発明を実施するための最良の形態であるビデオ信号出力回路を説明 する。図 1に示すように、このビデオ信号出力回路 1は、 DZAコンバータ（図示せず) が出力するコンポジットビデオ信号等のビデオ信号が入力される入力端子 INと、低 い出力インピーダンスでビデオ信号が出力される出力端子 OUTとを有する。そして、 両端子間に、後述するカップリングコンデンサ 2、シンクチップクランプ回路 3、ローバ スフィルタ 4、ダミー回路 5および出力ドライバ 6を備える。入力端子 INにはカップリン グコンデンサ 2の一端が接続され、このカップリングコンデンサ 2は、入力端子 INに入 力されるビデオ信号の DC成分を除去して、 AC成分を通過させる。
[0017] カップリングコンデンサ 2の他端 (節点 A)には、シンクチップクランプ回路 3が接続さ れる。このシンクチップクランプ回路 3は、入力されるビデオ信号のシンクチップレべ ルを一定の電圧に固定する。シンクチップクランプ回路 3は、一端が電源電圧 V と
CC
接続され他端がスィッチ 32と接続される定電流源 31と、一端が定電流源 31と接続さ れ他端が節点 Aに接続され、制御端にハイレベルが入力されるとオン、ローレベルが 入力されるとオフするスィッチ 32と、反転入力端子に後述のダミー回路 5が出力する ビデオ信号がフィードバック入力され、非反転入力端子に所定の基準電圧 V が入
REF
力され、スィッチ 32の制御端にハイレベル又はローレベルを出力するコンパレータ 3 3と、ベースが節点 Aと接続され、コレクタが電源電圧 V と接続され、ェミッタが定電
CC
流源 35と接続された NPN型のトランジスタ 34と、一端がトランジスタ 34のェミッタ（シ ンクチップクランプ回路 3の出力端である節点 B)と接続され、他端が接地された定電 流源 35とを有する。
[0018] 節点 Bは、ローパスフィルタ 4と接続される。このローパスフィルタ 4は、シンクチップ クランプ回路 3が出力するビデオ信号の入力を受けて、所定の高周波成分を除去す る。ローノ スフィルタ 4は、一端が節点 Bに接続された抵抗 41と、一端が抵抗 41の他 端に接続された抵抗 42と、一端が抵抗 42の他端に接続され、他端が接地されたコン デンサ 43と、ベースが抵抗 42の他端と接続され、コレクタが電源電圧 V と接続され cc た NPN型のトランジスタ 44と、一端がトランジスタ 44のェミッタ（ローパスフィルタ 4の 出力端である節点 C)と接続され、他端が接地された定電流源 45と、両端が抵抗 41 の他端と節点 Cにそれぞれ接続されたコンデンサ 46とを有する。除去される所定の 高周波成分の周波数は、抵抗 41、 42及びコンデンサ 43、 46の値で決定される。ま た、このローパスフィルタ 4は、 2次のローパスフィルタである。
[0019] また、節点 Bにはダミー回路 5が接続される。このダミー回路 5は、シンクチップクラ ンプ回路 3が出力するビデオ信号の入力を受け、ローパスフィルタ 4が出力するビデ ォ信号と実質的に同じシンクチップレベルのビデオ信号を出力する。ダミー回路 5は 、 ローパスフィルタ 4の容量素子、すなわちコンデンサ 43、 46を取り除いた回路として 構成される。つまり、ダミー回路 5は、一端が節点 Bに接続された抵抗 51と、一端が抵 抗 51の他端に接続された抵抗 52と、ベースが抵抗 52の他端、コレクタが電源電圧 V に接続された NPN型のトランジスタ 54と、一端がトランジスタ 54のェミッタ (ダミー
CC
回路 5の出力端である節点 D)と接続され、他端が接地された定電流源 55と、を有す る。
[0020] 節点 Cには出力ドライバ 6が接続される。この出力ドライバ 6は、ローノ スフィルタ 4が 出力するビデオ信号の入力を受け、低い出力インピーダンスで出力端子 OUTにビ デォ信号を出力する。この出力ドライバ 6は、例えば 75 Ωをドライブする 75 Ωドライバ である。
[0021] 次に、ビデオ信号出力回路 1の動作について説明する。
入力端子 INには DZAコンバータが出力するビデオ信号が入力されるため、節点 A及び節点 Bのビデオ信号の波形は微視的には階段状に変化して 、る。すなわち、 これらのビデオ信号には階段状波形を形成する高周波数のサンプリングノイズが含 まれて 、る。ローパスフィルタ 4はその高周波成分を除去してビデオ信号を滑らかに し、節点 Cから出力ドライバ 6に出力する。ここで、節点 Cのビデオ信号のシンクチップ レベルは、節点 Bのビデオ信号のシンクチップレベルからトランジスタ 44の順バイアス 電圧 (Vf)分だけずれた値となる。また、節点 Cのビデオ信号の位相は、ローパス特 性により節点 Bのビデオ信号の位相からずれる。
[0022] 節点 Dのビデオ信号の波形は節点 Bのビデオ信号の波形とほぼ同じであり、サンプ リングノイズが含まれるものである。し力し、節点 Dのビデオ信号のシンクチップレベル は、節点 Bのビデオ信号のシンクチップレベルからトランジスタ 54の順バイアス電圧（ Vf)分だけずれた値となる。ここで留意すべきは、サンプリングノイズの有無の違いは あるが、節点 Cと節点 Dとのビデオ信号のシンクチップレベルは、共に節点 Bのビデオ 信号のシンクチップレベル力もずれ、互いに実質的に等しくなつていることである。こ れは、ローノ スフィルタ 4とダミー回路 5とが容量素子以外は同じ回路構成であるから である。
[0023] 次に、ビデオ信号のシンクチップレベルが一定の電圧に固定される動作について 説明する。
[0024] 節点 Dのある時点の電圧が所定の基準電圧 V よりも低いと、コンパレータ 33から
REF
ハイレベルが入力されてスィッチ 32はオンし、定電流源 31の定電流によりカップリン グコンデンサ 2は充電される。これにより節点 A、節点 B、節点 C及び節点 Dの電圧も 上昇する。節点 Dの電圧が基準電圧 V まで上昇すると、スィッチ 32はコンパレータ
REF
33からローレベルが入力されてオフする。これに対し、節点 Dのある時点の電圧が所 定の基準電圧 V よりも高いとスィッチ 32はオンしないので、節点 Dの電圧は変化し
REF
ない。こうして節点 Dにおいて、ビデオ信号のより低い電圧が基準電圧 V と等しい
REF
電圧になるので、ビデオ信号の最低電圧であるシンクチップレベルが基準電圧 V
REF
と等しい電圧に固定されるようにフィードバック制御される。従って、節点 Cのビデオ 信号のシンクチップレベルも間接的に基準電圧 V と等し 、電圧に固定されることに
REF
なる。
[0025] このように、ローパスフィルタ 4が出力するビデオ信号のシンクチップレベルが基準 電圧 V と等しい電圧に固定されるので、それを受ける出力ドライバ 6の入力レベル
REF
が安定し、出力するビデオ信号の最大出力レベルを大きく（例えば、電源電圧 V が
CC
3Vの場合に最大出力レベルを 2. 6Vに）することができる。また、このビデオ信号出 力回路 1からのビデオ信号を出力するビデオ信号出力端子を備える電子機器は、こ のビデオ信号出力端子におけるビデオ信号の最大出力レベル、延 、てはダイナミツ クレンジを大きくすることができる。
[0026] ここで、ローノ スフィルタ 4に入力されるビデオ信号と出力するビデオ信号との間の シンクチップレベルの差は比較的大きくても問題はない。従って、ローパスフィルタ 4 は、差動増幅器を用いた構成である必要はないので、上述のように簡単な構成にす ることがでさる。
[0027] ビデオ信号出力回路 1を背景技術で述べたビデオ信号出力回路 101と比較すると 、ローパスフィルタ 4とダミー回路 5との合計の素子数はローパスフィルタ 104よりも少 ない。また、ローパスフィルタ 4及びダミー回路 5では、差動入力トランジスタ 201、 20 2のように素子サイズの大きいトランジスタを使用する必要はない。こうして、コスト削 減を図ることができる。また、ビデオ信号出力回路 101と比較して、ローパスフィルタ 4 が出力するビデオ信号のシンクチップレベルをより正確に固定することができるので、 出力ドライバ 6が出力するビデオ信号の最大出力レベルをより大きくすることができる
[0028] なお、ローパスフィルタ 4が出力するビデオ信号のシンクチップレベルが直接にフィ ードバック制御されるように、そのビデオ信号がシンクチップクランプ回路 3に入力さ れて ヽな 、のは、節点 Cのビデオ信号の位相は節点 Bのビデオ信号の位相力 ずれ ているため、発振等の不具合を起こすためである。
[0029] 以上、本発明の実施形態であるビデオ信号出力回路について説明したが、本発明 は、実施形態に記載したものに限られることなぐ請求の範囲に記載した事項の範囲 内でのさまざまな設計変更が可能である。例えば、ダミー回路 5が出力するビデオ信 号のシンクチップレベルがフィードバック制御されるものならば、シンクチップクランプ 回路 3は任意の態様で構成することも可能である。また、ローパスフィルタ 4は上述の 構成にすれば回路規模を小さくすることができるが、それに限らず任意の態様で構 成することも可能である。また、ローパスフィルタ 4は 2次のものである力 更に急峻な ローパス特性を得るために、高次のものにすることもできる。例えば、図 2に示すよう に、複数のローパスフィルタ 4を直列に接続し、同様に複数のダミー回路 5を直列に 接続することも可能である。また、出力ドライバ 6は、ビデオ信号の増幅をして出力す る型、ビデオ信号の増幅をしな 、で出力する型のどちらでも構わな!/、。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと 考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって 示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが 意図される。

Claims

請求の範囲
[1] 入力されるビデオ信号のシンクチップレベルを一定の電圧に固定するシンクチップ クランプ回路（3)と、
シンクチップクランプ回路が出力するビデオ信号が入力され、所定の高周波成分を 除去するローパスフィルタ（4)と、
シンクチップクランプ回路が出力するビデオ信号が入力され、ローパスフィルタが出 力するビデオ信号と実質的に同じシンクチップレベルのビデオ信号を出力するダミー 回路 (5)と、
ローパスフィルタが出力するビデオ信号が入力され、低い出力インピーダンスでビ デォ信号を出力する出力ドライバ (6)とを備え、
前記シンクチップクランプ回路は、前記ダミー回路が出力するビデオ信号のシンク チップレベルが所定の基準電圧 (V )と等しくなるように制御する、ビデオ信号出力
REF
回路。
[2] 前記ローパスフィルタは、抵抗素子 (41, 42)と容量素子 (43, 46)とを有し、
前記ダミー回路は、前記ローパスフィルタが有する容量素子以外の部分は前記口 一パスフィルタと同様に構成される、請求項 1に記載のビデオ信号出力回路。
[3] ビデオ信号出力回路（1)と、
前記ビデオ信号出力回路力ものビデオ信号を出力するビデオ信号出力端子 (OU T)とを備え、
前記ビデオ信号出力回路は、
入力されるビデオ信号のシンクチップレベルを一定の電圧に固定するシンクチップ クランプ回路（3)と、
シンクチップクランプ回路が出力するビデオ信号が入力され、所定の高周波成分を 除去するローパスフィルタ（4)と、
シンクチップクランプ回路が出力するビデオ信号が入力され、ローパスフィルタが出 力するビデオ信号と実質的に同じシンクチップレベルのビデオ信号を出力するダミー 回路 (5)と、
ローパスフィルタが出力するビデオ信号が入力され、低い出力インピーダンスでビ デォ信号を出力する出力ドライバ (6)とを含み、
前記シンクチップクランプ回路は、前記ダミー回路が出力するビデオ信号のシンク チップレベルが所定の基準電圧 (V )と等しくなるように制御する、電子機器。
PCT/JP2005/012304 2004-07-23 2005-07-04 ビデオ信号出力回路及びそれを用いた電子機器 WO2006008945A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/571,913 US7940335B2 (en) 2004-07-23 2005-07-04 Video signal output circuit and electronic device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-215062 2004-07-23
JP2004215062A JP3976149B2 (ja) 2004-07-23 2004-07-23 ビデオ信号出力回路及びそれを用いた電子機器

Publications (1)

Publication Number Publication Date
WO2006008945A1 true WO2006008945A1 (ja) 2006-01-26

Family

ID=35785065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012304 WO2006008945A1 (ja) 2004-07-23 2005-07-04 ビデオ信号出力回路及びそれを用いた電子機器

Country Status (6)

Country Link
US (1) US7940335B2 (ja)
JP (1) JP3976149B2 (ja)
KR (1) KR20070049173A (ja)
CN (1) CN100454967C (ja)
TW (1) TW200608776A (ja)
WO (1) WO2006008945A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335755B (en) * 2007-04-12 2011-01-01 Himax Tech Ltd Device for separating synchronous signal and method thereof
US8207759B2 (en) * 2009-03-12 2012-06-26 Fairchild Semiconductor Corporation MIPI analog switch for automatic selection of multiple inputs based on clock voltages
CN105163003B (zh) * 2015-07-21 2018-08-31 无锡思泰迪半导体有限公司 一种含有视频信号预放大电路的集成滤波器模块
CN106878585B (zh) * 2017-01-19 2024-02-06 杭州瑞盟科技股份有限公司 高清hd/全高清fhd可选择视频滤波驱动器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0253666U (ja) * 1988-10-08 1990-04-18
JPH08172548A (ja) * 1994-12-19 1996-07-02 Sony Corp クランプ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3819859A (en) * 1972-12-26 1974-06-25 Bell Telephone Labor Inc Horizontal sync detector and video clamp circuit
US4215371A (en) * 1978-12-21 1980-07-29 Rockwell International Corporation Front porch clamping circuit
US4858015A (en) * 1988-03-28 1989-08-15 Thomson Consumer Electronics, Inc. Video display driver coupling circuit
JPH0725312B2 (ja) 1988-08-18 1995-03-22 マツダ株式会社 電動式パワーステアリング装置
US5486869A (en) * 1992-02-18 1996-01-23 Cooper; J. Carl Synchronizing signal separating apparatus and method
KR950011658B1 (ko) * 1992-04-22 1995-10-07 삼성전자주식회사 자동이득조정회로
JPH06225181A (ja) * 1993-01-21 1994-08-12 Sharp Corp ビデオ出力回路
JP3278546B2 (ja) * 1995-04-28 2002-04-30 日本電気エンジニアリング株式会社 同期信号発生回路
US7050098B2 (en) * 2001-03-29 2006-05-23 Canon Kabushiki Kaisha Signal processing apparatus and method, and image sensing apparatus having a plurality of image sensing regions per image frame

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0253666U (ja) * 1988-10-08 1990-04-18
JPH08172548A (ja) * 1994-12-19 1996-07-02 Sony Corp クランプ回路

Also Published As

Publication number Publication date
TWI343744B (ja) 2011-06-11
CN1969538A (zh) 2007-05-23
JP3976149B2 (ja) 2007-09-12
KR20070049173A (ko) 2007-05-10
JP2006041647A (ja) 2006-02-09
US7940335B2 (en) 2011-05-10
TW200608776A (en) 2006-03-01
US20080002057A1 (en) 2008-01-03
CN100454967C (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
JP4810775B2 (ja) Ｄｃ−ｄｃコンバータ
JP5092009B2 (ja) 低ドロップアウト線形レギュレータ（ｌｄｏ）、ｌｄｏを提供するための方法、およびｌｄｏを動作させるための方法
RU2553086C1 (ru) Усилитель и устройство обработки сигналов
US9941853B2 (en) Gain calibration controller
US6922474B2 (en) Shock sound prevention circuit
WO2006008945A1 (ja) ビデオ信号出力回路及びそれを用いた電子機器
JP3638075B2 (ja) 回路
US6940985B2 (en) Shock sound prevention circuit
JP3821717B2 (ja) 直流安定化電源装置
US20180109227A1 (en) Amplifier with adjustable gain
JP2007159020A (ja) 電流電圧変換回路
WO2022070711A1 (ja) オーディオ回路、それを用いた電子機器および車載オーディオシステム
JP3542022B2 (ja) レギュレータ
KR20220082048A (ko) 디지털 오디오 전력 증폭기 및 전력 증폭기 루프
CN110277909B (zh) 开关电容变换器、电流控制电路及电流控制方法
KR19990068152A (ko) 감쇠 회로를 구비하는 적외선 신호 수신기
JPS62272705A (ja) 増幅回路
JP2022062988A (ja) オーディオ回路、それを用いた電子機器および車載オーディオシステム
CN113141163B (zh) D类功率放大器电路
TWI721750B (zh) Ｄ類功率放大器電路
US6002296A (en) Filter circuit with an intermittent constant current with constant period
KR19990087874A (ko) 클램프회로
CN112671233B (zh) 一种补偿电路以及开关电源
JPH07106872A (ja) 高スルーレート演算増幅器
JP2000353924A (ja) 受光回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580019568.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11571913

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077004324

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11571913

Country of ref document: US