JP3638075B2 - 回路 - Google Patents
回路 Download PDFInfo
- Publication number
- JP3638075B2 JP3638075B2 JP20332097A JP20332097A JP3638075B2 JP 3638075 B2 JP3638075 B2 JP 3638075B2 JP 20332097 A JP20332097 A JP 20332097A JP 20332097 A JP20332097 A JP 20332097A JP 3638075 B2 JP3638075 B2 JP 3638075B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- reference voltage
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
Description
【発明の属する技術分野】
本発明は電圧判定回路等に用いられる回路に関し、詳しくは入力電圧と参照電圧とを比較して入力電圧レベルを判定する回路に関する。
【0002】
【従来の技術】
IC等の差動入力部に於て2つの入力端子の片側に信号を入力して参照電圧との比較を行う場合には、正転入力端子に信号を入力して反転入力端子に参照電圧を入力する。
図8は、差動増幅器に対する信号入力構成を示す図である。信号出力器201からの信号電圧Vsは、差動増幅器202の入力端子の一方に入力される。もう一方の入力端子には参照電圧発生回路203からの参照電圧Vrefが入力される。差動増幅器202は、信号電圧Vsと参照電圧Vrefとを比較して、その大小関係に応じて信号を出力する。参照電圧Vrefは、参照電圧参照端子を介して制御され、参照電圧Vrefを用いて信号電圧Vsの信号レベルを判定するのに最適な電圧に調整される。
【0003】
図8のような構成に於て、温度変動や電源電圧変動によって信号出力器201から出力される信号電圧Vsが変化し、この変化量が参照電圧発生回路203からの参照電圧Vrefの変化量とが異なる場合には、差動増幅器202の動作に問題が生じる可能性がある。
図9は、信号電圧Vsと参照電圧Vrefとの関係を示す図である。図9の左に示すように、参照電圧Vrefが最適に調整された状態では、参照電圧Vrefは、信号電圧VsのHIGHレベルの電圧とLOWレベルの電圧との中間点に位置される。温度変動や電源電圧変動によって信号電圧Vsが変化すると、例えば図9の中央に示されるように、信号電圧VsのHIGHレベルの電圧が降下して参照電圧Vrefとの差が小さくなったり、例えば図9の右に示されるように、信号電圧VsのLOWレベルの電圧が上昇して参照電圧Vrefとの差が小さくなったりする。
【0004】
図9の中央或いは右に示されるように、信号電圧Vsと参照電圧Vrefとの関係が最適な状態からずれると、信号電圧Vsの信号レベルを誤って判定してしまったり、信号周波数を高くすることが困難になる等の問題が生じる。
また信号出力回路201に用いられる素子は、その特性にある程度のバラツキがあることは避けられず、信号電圧Vsもまた回路毎に若干異なってしまう。従って参照電圧Vsを最適に調整するためには、信号出力回路201毎に、異なった信号出力回路に対しては異なった電圧に個別に設定する必要がある。即ち、全体の回路を構成する工程に於て、参照電圧Vsを調整する工程を個別に必要とすることになり、時間と手間がかかる。
【0005】
【発明が解決しようとする課題】
上記問題を解決するために、特開平4-216215に開示される回路は、容量結合を介して信号電圧のAC成分だけを伝達させ、参照電圧にこのAC成分を重ね合わせることで、信号電圧と参照電圧とを最適な状態に保つ。
図10は、このように信号電圧と参照電圧とを最適な状態に保つ回路の回路図である。図10の回路に於ては、図8の回路に抵抗R及び容量Cが付加される。容量Cは、信号電圧Vsを容量結合して、直流成分を取り除いた交流成分だけを差動増幅器202側に供給する。抵抗Rは、差動増幅器202の2つの入力端子の間を結合する。これにより差動増幅器202の信号入力端子側に於て、参照電圧Vrefの直流成分に信号電圧Vsの交流成分を重ね合わせた信号が得られる。従って差動増幅器202は、参照電圧Vrefと、参照電圧Vrefを中心としてHIGHレベル及びLOWレベルに変化する信号とを比較することになり、常に最適な電圧関係が保たれる。
【0006】
しかしながら図10の回路に於ては、図8の回路の場合と同様に、参照電圧Vsを調整する工程を回路毎に個別に必要とするために、回路製造に時間と手間がかかるという問題がある。また可変抵抗等から構成される参照電圧発生回路203の存在自体が、回路全体の素子数、回路面積、及び消費電力の増大に寄与しているという問題がある。
【0007】
従って本発明は、差動入力回路に於て、信号電圧の変動に関わらず信号電圧と参照電圧との関係を最適に保つ回路構成を提供することを目的とする。
更に本発明は、差動入力回路に於て、回路毎に参照電圧を調整する必要がない回路構成を提供することを目的とする。
また更に本発明は、差動入力回路に於て、参照電圧発生回路を用いることなく、回路素子数、回路面積、及び消費電力を削減した回路構成を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1の発明の回路は、信号電圧のHIGHレベルとLOWレベルとの略中間電圧を検出して参照電圧として出力する中間電圧検出回路と、前記信号電圧と前記参照電圧とを入力とする差動増幅器とを備え、前記中間電圧検出回路は、前記信号電圧を一端に供給されるインダクタ素子と抵抗素子との直列接続と、前記直列接続の他端とグランドとの間に接続される容量素子を含み、前記容量素子に充電される電圧を前記参照電圧として出力することを特徴とする。
上記発明に於ては、差動増幅器の一方の入力には信号電圧が供給され、もう一方の入力には信号電圧のHIGHレベルの電圧とLOWレベルの電圧との中間の電圧が参照電圧として供給されるので、温度変化や電源電圧変動等により信号電圧に変動があっても、信号電圧と参照電圧との関係は常に最適な状態に保たれる。また信号電圧に応じて自動的に参照電圧が検出されるので、回路毎に参照電圧を調整する必要がない。
また、上記発明に於ては、インダクタ、抵抗、及び容量を用いた単純な構成で中間電圧検出回路を実現できるので、回路素子数、回路面積、及び消費電力の削減を計ることが出来る。また信号電圧の交流成分を抑圧するに適した急峻な周波数特性を実現すると共に、共振周波数に於ける信号発振がなく、安定した平均電圧を提供することが出来る。
【0016】
請求項2の発明に於ては、請求項1記載の回路に於て、前記容量素子に代えて、前記差動増幅器の入力に対する寄生容量を用いることを特徴とする。上記発明に於ては、更に回路素子数及び回路面積の削減を計ることが出来る。
【0018】
【発明の実施の形態】
以下に、本発明の原理及び実施例を添付の図面を用いて説明する。
図1は、本発明の原理による回路を示す回路図である。
図1に於て、信号出力回路10から出力された信号電圧Vsは、差動増幅器11の信号入力端子に入力されると共に、中間電圧検出回路12に供給される。中間電圧検出回路12は、信号電圧VsのHIGHレベルの電圧とLOWレベルの電圧との中間の電圧を検出し、この中間電圧を参照電圧Vrefとして差動増幅器11に供給する。
【0019】
このように、差動増幅器11の一方の入力には信号電圧Vsが供給され、もう一方の入力には信号電圧VsのHIGHレベルの電圧とLOWレベルの電圧との中間の電圧が参照電圧Vrefとして供給されるので、温度変化や電源電圧変動等により信号電圧Vsに変動があっても、信号電圧Vsと参照電圧Vrefとの関係は常に最適な状態に保たれる。
【0020】
また信号電圧Vsに応じて自動的に参照電圧Vrefが検出されるので、従来例のように回路毎に参照電圧を調整する必要がない。
図2は、本発明による回路の第1の実施例を示す。
図2に於ては、抵抗R及び容量Cが図1の中間電圧検出回路12を構成する。また図2の例に於ては、差動増幅器11は、抵抗21及び22、トランジスタ23及び24、及び定電流源25を含む。
【0021】
抵抗R及び容量Cは、実際には信号電圧Vsの中間電圧を検出するのではなく、中間電圧の近似として信号電圧Vsの平均電圧を検出し、この平均電圧を参照電圧Vrefとして差動増幅器11に供給する。信号電圧Vsがクロック信号等のように、HIGHレベルとLOWレベルの出現頻度・出現時間が同程度の信号であれば、この平均電圧は中間電圧と略同一となる。信号電圧Vsの種類によるが、図2のように平均電圧で中間電圧を近似しても、実際のディジタルシステム等では問題のない場合が多い。
【0022】
抵抗R及び容量Cは、ローパスフィルタを形成する。その周波数応答が3dB低下する点でフィルタ帯域を定義すると、フィルタ帯域は、
f3dB = 1/(2πCR) (1)
で与えられる。従って、信号電圧Vsの信号成分(交流成分)が存在する周波数領域がフィルタ帯域の外側になるように、即ち信号成分の周波数よりもf3dB が小さくなるようにキャパシタンスC及び抵抗値Rを設定すれば、信号電圧Vsの平均値のみを抽出して交流成分を除去することが可能になる。
【0023】
差動増幅器11に於て、参照電圧Vrefよりも信号電圧Vsの方が高い電圧の場合、トランジスタ23がオン、トランジスタ24がオフになる。従ってノードNの電位はLOWとなる。また逆に参照電圧Vrefよりも信号電圧Vsの方が低い電圧の場合、トランジスタ23がオフ、トランジスタ24がオンになる。従ってノードNの電位はHIGHとなる。従って例えばこのノードNの電位を、差動増幅器11の出力として供給すればよい。
【0024】
このように図2の第1の実施例に於ては、中間電圧検出回路12が信号電圧Vsの平均電圧を検出して参照電圧Vrefとして差動増幅器11に供給するので、温度変化や電源電圧変動等により信号電圧Vsに変動があっても、信号電圧Vsと参照電圧Vrefとの関係は常に最適な状態に保たれる。
また信号電圧Vsに応じて自動的に参照電圧Vrefが検出されるので、従来例のように回路毎に参照電圧を調整する必要がない。
【0025】
また中間電圧検出回路12は抵抗Rと容量Cとから構成される単純な回路であり、従来の参照電圧発生回路を使用した場合に比較して、回路素子数、回路面積、及び消費電力を削減することが出来る。
図3は、本発明による回路の第2の実施例を示す。
図3に於ては、差動増幅器11は、抵抗21及び22、トランジスタ23及び24、及び定電流源25に加えて、トランジスタの寄生容量Cinを含む。この寄生容量Cinは、現実の回路では必ず存在するものである。但し前述の図2の例に於ては、寄生容量Cinが、容量Cよりも十分小さいとして或いは容量Cに含まれるものとして明示的には示されていない。
【0026】
差動増幅器11のトランジスタ23及び24にFETを用いた場合には、入力に対する寄生容量Cinは、
Cin = Cgs + (1+A)Cgd (2)
で与えられる。ここでCgsはゲート・ソース間寄生容量、Cgdはゲート・ドレイン間寄生容量、Aは差動増幅器利得である(第2項はミラー効果を考慮した項である)。
【0027】
またバイポーラトランジスタを用いた場合には、入力に対する寄生容量Cinは、
Cin = ACcb (3)
で与えられる。ここでCcbはベース・エミッタ間寄生容量であり、Aは差動増幅器利得である(ミラー効果を考慮して利得Aが乗じてある)。
【0028】
抵抗R及び寄生容量Cinは、ローパスフィルタを形成する。その周波数応答が3dB低下する点でフィルタ帯域を定義すると、フィルタ帯域は、
f3dB = 1/(2πCinR) (4)
で与えられる。従って、信号電圧Vsの信号成分(交流成分)が存在する周波数領域がフィルタ帯域の外側になるように、即ち信号成分の周波数よりもf3dB が小さくなるように抵抗値Rを設定すれば、信号電圧Vsの平均値のみを抽出して交流成分を除去することが可能になる。
【0029】
このように図3の第2の実施例に於ては、中間電圧検出回路12が信号電圧Vsの平均電圧を検出して参照電圧Vrefとして差動増幅器11に供給するので、温度変化や電源電圧変動等により信号電圧Vsに変動があっても、信号電圧Vsと参照電圧Vrefとの関係は常に最適な状態に保たれる。
また信号電圧Vsに応じて自動的に参照電圧Vrefが検出されるので、従来例のように回路毎に参照電圧を調整する必要がない。
【0030】
また中間電圧検出回路12は、抵抗Rと回路素子としては存在しない寄生容量Cinとから構成されるので、第1の実施例と比較しても、回路素子数及び回路面積を削減することが出来る。
図4は、本発明による回路の第3の実施例を示す。図4に於ては、インダクタL及び容量Cが図1の中間電圧検出回路12を構成する。なおトランジスタの寄生容量は、容量Cよりも十分小さいとして或いは容量Cに含まれるものとして明示的には示していない。
【0031】
インダクタL及び容量Cは、共振周波数より高い周波数で周波数応答が急激に低下するフィルタを形成する。その共振周波数は、
fr = 1/{2π√(LC)} (5)
で与えられる。従って、信号電圧Vsの信号成分(交流成分)が存在する周波数領域が共振周波数frよりも外側になるように、即ち信号成分の周波数よりも共振周波数frが小さくなるようにキャパシタンスC及びインダクタンスLを設定すれば、信号電圧Vsの平均値のみを抽出して交流成分を除去することが可能である。これによって得られた信号電圧Vsの平均電圧を、参照電圧Vrefとして使用する。
【0032】
このように図4の第3の実施例に於ては、信号電圧Vsと参照電圧Vrefとの関係が常に最適な状態に保たれると共に、従来例のように回路毎に参照電圧を調整する必要がない。
また第3の実施例の中間電圧検出回路12は、第1及び第2の実施例と異なり抵抗ではなくインダクタを用いるので、交流成分を抑圧する能力が比較的高く、十分に交流成分が除去された平均電圧を得ることが出来る。但し集積回路で実現する場合には、スパイラルコイルで実現されるインダクタ素子は抵抗素子よりも回路面積を大きくとるという欠点がある。
【0033】
図5は、本発明による回路の第4の実施例を示す。
図3に於ては、差動増幅器11は、抵抗21及び22、トランジスタ23及び24、及び定電流源25に加えて、トランジスタの寄生容量Cinを含む。この寄生容量Cinは、前述の式(2)或いは(3)で与えられる。
インダクタL及び容量Cは、共振周波数より高い周波数で周波数応答が急激に低下するフィルタを形成する。その共振周波数は、
fr = 1/{2π√(LCin)} (6)
で与えられる。従って、信号電圧Vsの信号成分(交流成分)が存在する周波数領域が共振周波数frよりも外側になるように、即ち信号成分の周波数よりも共振周波数frが小さくなるようにインダクタンスLを設定すれば、信号電圧Vsの平均値のみを抽出して交流成分を除去することが可能である。
【0034】
このように第4の実施例の中間電圧検出回路12は、インダクタLと回路素子としては存在しない寄生容量Cinとから構成されるので、第3の実施例と比較して、回路素子数及び回路面積を削減することが出来る。
図6は、本発明による回路の第5の実施例を示す。図6に於ては、インダクタL、抵抗R、及び容量Cが図1の中間電圧検出回路12を構成する。なおトランジスタの寄生容量は、容量Cよりも十分小さいとして或いは容量Cに含まれるものとして明示的には示していない。
【0035】
インダクタL、抵抗R、及び容量Cによる伝達特性は、
|Vref/Vin|=|1/(1−ω2 LC+jωCR)| (7)
で与えられる(ω:角周波数)。第3の実施例に於ては共振周波数の点に於て出力振幅が無限大となってしまうが、式(7)の伝達特性に於ては分母がゼロになることはなく、出力無限大を避けることが出来る。しかも第3の実施例と同様に、周波数が高くなると周波数応答が急激に低下するフィルタを形成することが出来る。
【0036】
従って、信号電圧Vsの信号成分(交流成分)が存在する周波数領域がフィルタ通過域よりも外側になるように、キャパシタンスC、抵抗値R、及びインダクタンスLを設定すれば、信号電圧Vsの平均値のみを抽出して交流成分を除去することが可能である。これによって得られた信号電圧Vsの平均電圧を、参照電圧Vrefとして使用する。
【0037】
このように図6の第5の実施例に於ては、信号電圧Vsと参照電圧Vrefとの関係が常に最適な状態に保たれると共に、従来例のように回路毎に参照電圧を調整する必要がない。
また第6の実施例の中間電圧検出回路12は、インダクタを用いるので交流成分を抑圧する能力が比較的高く、十分に交流成分が除去された平均電圧を得ることが出来る。しかも抵抗をインダクタと直列に挿入しているので、出力振幅が異常に大きくなる共振状態を避けることが出来る。
【0038】
図7は、本発明による回路の第6の実施例を示す。
図7に於ては、差動増幅器11は、抵抗21及び22、トランジスタ23及び24、及び定電流源25に加えて、トランジスタの寄生容量Cinを含む。この寄生容量Cinは、前述の式(2)或いは(3)で与えられる。
インダクタL、抵抗R、及び容量Cinによる伝達特性は、
|Vref/Vin|
=|1/(1−ω2 LCin+jωCinR)| (7)
で与えられる(ω:角周波数)。第3の実施例に於ては共振周波数の点に於て出力振幅が無限大となってしまうが、式(7)の伝達特性に於ては分母がゼロになることはなく、出力無限大を避けることが出来る。しかも第3の実施例と同様に、周波数が高くなると周波数応答が急激に低下するフィルタを形成することが出来る。
【0039】
このように第6の実施例の中間電圧検出回路12は、インダクタL、抵抗R、及び回路素子としては存在しない寄生容量Cinとから構成されるので、第5の実施例と比較して、回路素子数及び回路面積を削減することが出来る。
以上、本発明は実施例に基づいて説明されたが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載される範囲内で自由に変形・変更が可能である。
【0040】
【発明の効果】
請求項1の発明に於ては、差動増幅器の一方の入力には信号電圧が供給され、もう一方の入力には信号電圧のHIGHレベルの電圧とLOWレベルの電圧との中間の電圧が参照電圧として供給されるので、温度変化や電源電圧変動等により信号電圧に変動があっても、信号電圧と参照電圧との関係は常に最適な状態に保たれる。また信号電圧に応じて自動的に参照電圧が検出されるので、回路毎に参照電圧を調整する必要がない。
また、請求項1の発明に於ては、インダクタ、抵抗、及び容量を用いた単純な構成で中間電圧検出回路を実現できるので、回路素子数、回路面積、及び消費電力の削減を計ることが出来る。また信号電圧の交流成分を抑圧するに適した急峻な周波数特性を実現すると共に、共振周波数に於ける信号発振がなく、安定した平均電圧を提供することが出来る。
【0041】
請求項2の発明に於ては、請求項1記載の回路に於て、前記容量素子に代えて、前記差動増幅器の入力に対する寄生容量を用いることを特徴とする。上記発明に於ては、更に回路素子数及び回路面積の削減を計ることが出来る。
【図面の簡単な説明】
【図1】本発明の原理による回路を示す回路図である。
【図2】本発明による回路の第1の実施例を示す。
【図3】本発明による回路の第2の実施例を示す。
【図4】本発明による回路の第3の実施例を示す。
【図5】本発明による回路の第4の実施例を示す。
【図6】本発明による回路の第5の実施例を示す。
【図7】本発明による回路の第6の実施例を示す。
【図8】差動増幅器に対する従来の信号入力構成を示す図である。
【図9】信号電圧と参照電圧との関係を示す図である。
【図10】信号電圧と参照電圧とを最適な状態に保つ回路の回路図である。
【符号の説明】
10 信号出力回路
11 差動増幅器
12 中間電圧検出回路
21、22 抵抗
23、24 トランジスタ
25 定電流源
201 信号出力回路
202 差動増幅器
203 参照電圧発生回路
Claims (2)
- 信号電圧のHIGHレベルとLOWレベルとの略中間電圧を検出して参照電圧として出力する中間電圧検出回路と、
前記信号電圧と前記参照電圧とを入力とする差動増幅器を備え、
前記中間電圧検出回路は、前記信号電圧を一端に供給されるインダクタ素子と抵抗素子との直列接続と、前記直列接続の他端とグランドとの間に接続される容量素子を含み、前記容量素子に充電される電圧を前記参照電圧として出力することを特徴とする回路。 - 前記容量素子に代えて、前記差動増幅器の入力に対する寄生容量を用いることを特徴とする請求項1記載の回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20332097A JP3638075B2 (ja) | 1997-07-29 | 1997-07-29 | 回路 |
US09/059,903 US5994927A (en) | 1997-07-29 | 1998-04-15 | Circuit for comparison of signal voltage with reference voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20332097A JP3638075B2 (ja) | 1997-07-29 | 1997-07-29 | 回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1155085A JPH1155085A (ja) | 1999-02-26 |
JP3638075B2 true JP3638075B2 (ja) | 2005-04-13 |
Family
ID=16472075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20332097A Expired - Fee Related JP3638075B2 (ja) | 1997-07-29 | 1997-07-29 | 回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5994927A (ja) |
JP (1) | JP3638075B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6137350A (en) * | 1997-10-15 | 2000-10-24 | Nec Corporation | Differential amplifier circuit |
US6864755B2 (en) * | 2000-10-06 | 2005-03-08 | Alfred E. Mann Institute For Biomedical Engineering At The University Of Southern California | Switched reactance modulated E-class oscillator design |
US7831151B2 (en) | 2001-06-29 | 2010-11-09 | John Trezza | Redundant optical device array |
US6774715B2 (en) * | 2001-06-29 | 2004-08-10 | Xanoptix Inc. | BiCMOS AC filter circuit |
WO2003052925A1 (en) * | 2001-06-29 | 2003-06-26 | Xanoptix, Inc. | Bicmos ac filter circuit |
US20030173999A1 (en) * | 2002-03-18 | 2003-09-18 | Rien Gahlsdorf | Activity detector circuit |
US20030213925A1 (en) * | 2002-03-18 | 2003-11-20 | Fouad Kiamilev | Activity detector circuit |
US6906531B2 (en) * | 2002-10-11 | 2005-06-14 | Dell Products L.P. | Adaptive reference voltage method and system |
US7205797B1 (en) * | 2003-06-28 | 2007-04-17 | Cypress Semiconductor Corporation | Common mode detection and dynamic correction input circuit |
JP4624221B2 (ja) * | 2005-09-12 | 2011-02-02 | 三洋電機株式会社 | 差動型オペアンプ |
EP1852972A1 (en) * | 2006-05-02 | 2007-11-07 | Infineon Tehnologies AG | Single-ended to differential buffer amplifier |
JP6478200B2 (ja) * | 2014-10-17 | 2019-03-06 | 株式会社ケーヒン | 電源電圧検出装置 |
TWI629492B (zh) * | 2017-08-03 | 2018-07-11 | 新唐科技股份有限公司 | 參考電壓電路之測試系統及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4749879A (en) * | 1987-06-18 | 1988-06-07 | Spectra-Physics, Inc. | Signal transition detection method and system |
US5142554A (en) * | 1990-10-31 | 1992-08-25 | Rose Communications, Inc. | Data separator with noise-tolerant adaptive threshold |
JP2989276B2 (ja) * | 1990-12-14 | 1999-12-13 | 富士通株式会社 | Ic回路 |
JPH04268809A (ja) * | 1991-02-22 | 1992-09-24 | Mitsubishi Electric Corp | パルス信号抽出方法及びその装置 |
DE69223318T2 (de) * | 1992-07-29 | 1998-03-19 | St Microelectronics Srl | RC-Filter für niedrige und sehr niedrige Frequenzanwendungen |
JP2597342B2 (ja) * | 1992-11-27 | 1997-04-02 | 東光株式会社 | コンパレータ回路 |
JP2671830B2 (ja) * | 1994-11-04 | 1997-11-05 | 日本電気株式会社 | 光受信回路 |
-
1997
- 1997-07-29 JP JP20332097A patent/JP3638075B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-15 US US09/059,903 patent/US5994927A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5994927A (en) | 1999-11-30 |
JPH1155085A (ja) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3638075B2 (ja) | 回路 | |
US5051706A (en) | High frequency power amplifier circuit | |
EP2330735A2 (en) | Operational transconductance amplifier | |
US6516182B1 (en) | High gain input stage for a radio frequency identification (RFID) transponder and method therefor | |
JP4536364B2 (ja) | 高品質並列共振発振器 | |
US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
US6879212B2 (en) | Operational amplifier having large output current with low supply voltage | |
US6504436B2 (en) | Transconductance tuning circuit with independent frequency and amplitude control | |
JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
KR970004620B1 (ko) | 리액턴스 회로 | |
JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
US7227421B2 (en) | Crystal oscillator circuit | |
KR19980018571A (ko) | 전자 회로 및 저항기 네트워크 | |
WO2006008945A1 (ja) | ビデオ信号出力回路及びそれを用いた電子機器 | |
EP1221193A1 (en) | Filter having minimized cut-off frequency variations | |
KR101004672B1 (ko) | 무선통신용 주파수 체배기 및 이의 구동방법 | |
EP0963038B1 (en) | SRPP circuit having wide frequency range | |
US6556092B1 (en) | Low consumption oscillator | |
US6781442B2 (en) | Self-bias adjustment circuit | |
KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
JPH0212732Y2 (ja) | ||
CN117375530A (zh) | 振荡器电路、芯片及电子设备 | |
JP2753031B2 (ja) | 発振回路 | |
KR100315470B1 (ko) | 하이브리드증폭기에서온도변화에의한입출력임피던스보상회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |