CN117375530A - 振荡器电路、芯片及电子设备 - Google Patents

Abstract

本公开提供一种振荡器电路、芯片及电子设备，涉及电子技术领域。振荡器电路包括：第一端子和第二端子；输入端通过第一端子耦接晶体电路的第一端、输出端通过第二端子耦接晶体电路的第二端的放大电路；耦接到放大电路的增益控制电路，其包括差分放大器、第一电流源、反馈路径和电流镜，差分放大器包括第一晶体管和第二晶体管，第一晶体管的源极和第二晶体管的源极耦接到第一电流源；第一晶体管的栅极耦接第一直流电压，第一晶体管的栅极还通过反馈路径耦接到放大电路的输入端或输出端，以检测放大电路的输入端或输出端的振荡幅度；第二晶体管的栅极耦接第二直流电压；电流镜将流过第二晶体管的电流镜像到放大电路。本公开可提高输出信号的稳定性。

Description

振荡器电路、芯片及电子设备

技术领域

本公开涉及电子技术领域，具体而言，涉及一种振荡器电路、芯片及电子设备。

背景技术

晶体振荡器是电子系统中常用的高精度时钟基准。相关技术中的晶体振荡器的工作点固定，启动前后跨导不变，工作频率稳定，但是偏置电流小则容易导致晶体振荡器不起振，偏置电流大则带来功耗大的问题。由于外接晶体参数以及环境温度变化，导致晶体振荡器对应的最佳直流工作点不同，折中不当，容易导致晶体振荡器不起振或功耗大。另外电路的工作电压和温度变化，也会导致工作点变化，导致晶体振荡器的振荡频率不稳。

如上所述，如何使晶体振荡器提供振荡频率稳定的输出信号成为亟待解决的问题。

在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种振荡器电路、芯片及电子设备，至少在一定程度上提高晶体振荡器提供输出信号的稳定性。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一方面，提供一种振荡器电路，包括：第一端子和第二端子；放大电路，所述放大电路的输入端通过所述第一端子耦接晶体电路的第一端，所述放大电路的输出端通过所述第二端子耦接所述晶体电路的第二端；增益控制电路，所述增益控制电路耦接到所述放大电路，所述增益控制电路包括差分放大器、第一电流源、反馈路径和电流镜，其中：所述差分放大器包括第一晶体管和第二晶体管，所述第一晶体管的源极和所述第二晶体管的源极耦接到所述第一电流源；所述第一晶体管的栅极耦接第一直流电压，所述第一晶体管的栅极还通过所述反馈路径耦接到所述放大电路的输入端或输出端；所述第二晶体管的栅极耦接第二直流电压；所述电流镜将流过所述第二晶体管的电流镜像到所述放大电路。

根据本公开的一实施例，所述增益控制电路还包括第一电阻，所述第一电阻设置在所述第一直流电压和所述第一晶体管的栅极之间。

根据本公开的一实施例，所述增益控制电路还包括第三晶体管、第四晶体管、第二电流源、第三电流源和第二电阻，其中：所述第二电流源和所述第三晶体管串联在电源电压和地之间；所述第三电流源、所述第二电阻和所述第四晶体管串联在所述电源电压和地之间；所述第三晶体管为二极管连接，为所述差分放大器提供所述第一直流电压；所述第四晶体管为二极管连接，为所述差分放大器提供所述第二直流电压。

根据本公开的一实施例，所述第三晶体管的漏极通过所述第一电阻耦接到所述第一晶体管的栅极，所述第四晶体管的漏极通过所述第二电阻耦接到所述第二晶体管的栅极。

根据本公开的一实施例，当所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为NMOS晶体管时，所述第一直流电压小于所述第二直流电压。

根据本公开的一实施例，当所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为PMOS晶体管时，所述第一直流电压大于所述第二直流电压。

根据本公开的一实施例，所述反馈路径包括第一电容。

根据本公开的一实施例，所述放大电路包括第五晶体管，所述第五晶体管的栅极作为所述放大电路的输入端，所述第五晶体管的漏极作为所述放大电路的输出端。

根据本公开的一实施例，所述电流镜包括第六晶体管和第七晶体管，所述第六晶体管设置为二极管连接，所述第六晶体管的栅极和所述第七晶体管的栅极相耦接，所述第六晶体管的漏极耦接所述第二晶体管的漏极，所述第七晶体管的漏极耦接所述第五晶体管的漏极。

根据本公开的一实施例，所述振荡器电路还包括输出信号放大电路，所述输出信号放大电路包括第二电容、第八晶体管和第四电流源，其中：所述放大电路的输入端或输出端耦接到所述第二电容的第一端，所述第二电容的第二端耦接到所述第八晶体管的栅极，所述第八晶体管的漏极耦接到所述振荡器电路的输出端和耦接到所述第四电流源。

根据本公开的一实施例，所述输出信号放大电路还包括第五电流源、第九晶体管和第三电阻，其中：所述第五电流源耦接到所述第九晶体管的漏极，所述第九晶体管设置为二极管连接，所述第九晶体管的栅极通过所述第三电阻耦接到所述第八晶体管的栅极。

根据本公开的一实施例，所述振荡器电路还包括输出信号放大电路，所述输出信号放大电路包括第二电容、第八晶体管、第三电容、第十一晶体管，其中：所述放大电路的输入端或输出端通过所述第二电容耦接到所述第八晶体管的栅极；所述放大电路的输入端或输出端通过所述第三电容耦接到所述第十一晶体管的栅极；所述第八晶体管的漏极和所述第十一晶体管的漏极分别耦接到所述振荡器电路的输出端。

根据本公开的一实施例，所述输出信号放大电路还包括第九晶体管、第五电流源、第四电阻、第十晶体管、第六电流源和第五电阻；所述第九晶体管的栅极耦接到所述第八晶体管的栅极，包括：所述第九晶体管设置为二极管连接，所述第五电流源耦接到所述第九晶体管的漏极，所述第九晶体管的栅极通过所述第四电阻耦接到所述第八晶体管的栅极；所述第十晶体管设置为二极管连接，所述第六电流源耦接到所述第十晶体管的漏极，所述第十晶体管的栅极通过所述第五电阻耦接到所述第十一晶体管的栅极。

根据本公开的一实施例，所述振荡器电路还包括反馈电阻，反馈电阻设置在第一端子和第二端子之间。

根据本公开的一实施例，所述第一晶体管和第二晶体管为NMOS晶体管，所述第一直流电压小于所述第二直流电压。

根据本公开的一实施例，所述第一晶体管和第二晶体管为PMOS晶体管，所述第一直流电压大于所述第二直流电压。

根据本公开的再一方面，提供一种振荡器电路，包括：放大电路，所述放大电路的输入端耦接外部晶体振荡器的第一端，所述放大电路的输出端耦接所述外部晶体振荡器的第二端；差分放大器，所述差分放大器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管构成所述差分放大器的输入对管；电流镜，所述电流镜包括第六晶体管和第七晶体管，所述第六晶体管和所述第七晶体管构成所述电流镜的对管，所述第六晶体管连接所述第二晶体管，所述第七晶体管连接所述放大电路的输入端或输出端，所述电流镜用于将流过所述第二晶体管的电流镜像到所述放大电路；其中，所述第一晶体管的栅极通过第一电容耦接到所述放大电路的输入端或输出端，在所述外部晶体振荡器起振过程中，所述放大电路的输入端或输出端振荡幅度逐渐增大，流经所述第一晶体管电流逐渐增大且流经所述第二晶体管电流逐渐减小，镜像给所述放大电路的直流电流逐渐减小到所述晶体振荡器达到平衡状态。

根据本公开的一实施例，所述振荡器电路还包括第一电阻，所述第一电阻连接所述第一晶体管栅极，所述第一电阻用于稳定输入到所述第一晶体管栅极的第一直流电压。

根据本公开的一实施例，向所述第二晶体管栅极输入第二直流电压，并且当所述差分放大器的输入对管均为NMOS晶体管时，所述第一直流电压小于所述第二直流电压。

根据本公开的一实施例，向所述第二晶体管栅极输入第二直流电压，并且当所述差分放大器的输入对管均为PMOS晶体管时，所述第一直流电压大于所述第二直流电压。

根据本公开的一实施例，所述振荡器电路还包括输出信号放大电路，所述输出信号放大电路耦接所述放大电路的输入端或输出端。

根据本公开的一实施例，所述输出信号放大电路包括第一电流镜对管，所述第一电流镜对管包括第八晶体管和第九晶体管。

根据本公开的一实施例，所述输出信号放大电路还包括第二电流镜对管，所述第二电流镜对管包括第十晶体管和第十一晶体管。

根据本公开的再一方面，提供一种芯片，包括上述任一种振荡器电路。

根据本公开的再一方面，提供一种电子设备，包括上述的芯片和晶体电路，所述晶体电路包括晶体振荡器、第一负载电容和第二负载电容。

本公开的实施例提供的振荡器电路，通过增益控制电路检测放大电路输入端或输出端的振荡幅度，负反馈调整放大电路的工作电流，限制放大电路输入端的振荡幅度，将其维持在刚好振荡的水平，而振荡幅度固定减小了放大电路的非线性对频率的影响，从而可保证晶体电路的工作点稳定切换，输出频率稳定。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

附图说明

通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。

图1示出本公开实施例中一种振荡器电路的示意图。

图2示出本公开实施例中另一种振荡器电路的示意图。

图3示出本公开实施例中再一种振荡器电路的示意图。

图4示出本公开实施例中又一种振荡器电路的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。

在本公开中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

本公开提供了一种振荡器电路，通过增益控制电路检测放大电路输入端或输出端的振荡幅度，负反馈调整放大电路的工作电流，限制放大电路输入端的振荡幅度，将其维持在刚好振荡的水平，而振荡幅度固定减小了放大电路的非线性对频率的影响，从而可保证晶体电路的工作点稳定切换，输出频率稳定。

图1是根据一示例性实施例示出的一种振荡器电路的示意图。如图1 所示的振荡器电路例如可以设置在芯片20上，芯片20例如可以是微控制单元(Microcontroller Unit，MCU)、中央处理器(Central Processing Unit， CPU)或片上系统(System on Chip，SoC)等芯片，透过芯片的接脚与片外的晶体振荡器相耦接，晶体振荡器和芯片20都可以安装在印制电路板 (Printed Circuit Board，PCB)(图1中未示出)上。芯片20上的振荡器电路可以包括：第一端子OSC_IN、第二端子OSC_OUT、放大电路202和增益控制电路204。

放大电路202的输入端AMP_IN通过第一端子OSC_IN耦接晶体电路206的第一端，放大电路202的输出端AMP_OUT通过第二端子 OSC_OUT耦接晶体电路206的第二端。

在一些实施例中，放大电路202可以包括第五晶体管M5和反馈电阻 RF，第五晶体管M5的栅极作为放大电路202的输入端AMP_IN，第五晶体管M5的漏极作为放大电路202的输出端AMP_OUT。第五晶体管M5 作为单管放大器，工作在饱和区。反馈电阻RF可以设置在放大电路202 的输入端AMP_IN和放大电路202的输出端AMP_OUT之间，也就是反馈电阻设置在第一端子和第二端子之间。在另一些实施例中，放大电路202 也可以采用反相放大器作为放大元件或其他电路，对此本公开不作限制。

在一些实施例中，晶体电路206可以包括晶体X1、第一负载电容CL1 和第二负载电容CL2。晶体电路206可以视为晶体振荡器的示意电路，晶体振荡器也可以称为晶体谐振器。

增益控制电路204可以包括差分放大器2042、第一电流源IB1、反馈路径1044和电流镜2046。增益控制电路204透过电流镜2046耦接到放大电路202。

差分放大器2042可以包括第一晶体管M1和第二晶体管M2，第一晶体管M1的源极和第二晶体管M2的源极耦接到第一电流源IB1。

在图1的实施例中，第一晶体管M1的栅极耦接第一直流电压V1，第一晶体管M1的栅极还通过反馈路径1044耦接到放大电路202的输出端AMP_OUT，以检测放大电路202的输出端AMP_OUT的振荡幅度。反馈路径1044可以包括第一电容C1，通过C1耦合AMP_OUT、OSC_OUT、晶体振荡器。反馈路径1044通过第一电容C1负反馈调节使得晶体振荡器起振并平稳地进入平衡状态。

在另一些实施例中，例如图2～4的实施例，反馈路径耦接第一晶体管 M1的栅极和放大电路202的输入端AMP_IN、OSC_IN、晶体振荡器。因而检测放大电路202的输入端AMP_IN(即OSC_IN)，的振荡幅度，同样利用负反馈调节使得晶体振荡器起振并平稳地进入平衡状态。

第二晶体管M2的栅极耦接第二直流电压V2。

在一些实施例中，直流输入电压信号V1和V2可以通过和差分输入对相同类型的MOS晶体管提供，例如，当均为N型MOS晶体管时，第一直流电压V1小于第二直流电压V2(V1<V2)，具体实施方式可参照图 2、图3。

在另一些实施例中，例如，当差分输入晶体管对和提供直流输入电压信号V1和V2的晶体管均为P型MOS晶体管时，第一直流电压V1大于第二直流电压V2(V1>V2)，具体实施方式可参照图4。

在另一些实施例中，例如，直流输入电压信号V1和V2也可以通过电阻分压或者固定电流流过电阻产生。

电流镜2046将流过第二晶体管M2的电流镜像到放大电路202，作为放大电路202的偏置电流/直流工作电流。

在一些实施例中，电流镜2046可以包括第六晶体管M6和第七晶体管M7，第六晶体管M6的栅极和漏极短接，成为二极管连接器件，因此第六晶体管可以起一个小信号电阻的作用。第六晶体管M6的栅极和第七晶体管M7的栅极相耦接，第六晶体管M6的漏极耦接第二晶体管M2的漏极，第七晶体管M7的漏极耦接第五晶体管M5的漏极。

在一些实施例中，增益控制电路204还可以包括第一电阻R1，第一电阻R1可以设置在第一直流电压V1和第一晶体管M1的栅极之间。

在一些实施例中，第一晶体管M1的漏极可以通过第六电阻R6耦接到电源电压。

在一些实施例中，第一晶体管M1的源极耦接到第二晶体管M2的源极，第一晶体管M1的源极、第二晶体管M2的源极可以通过第四电容C4 耦接到地。

参照图1，第一直流电压V1和第二直流电压V2提供2个稳定的直流电压。图2、图3中当差分放大器的晶体管均为N型MOS(NMOS)晶体管时，第一直流电压V1小于第二直流电压V2(V1<V2)；图4中当差分放大器的晶体管均为P型MOS(PMOS)晶体管时，第一直流电压V1 大于第二直流电压V2(V1>V2)。

在图1的实施例中，晶体振荡器(晶体电路206)起振前，第一电流源IB1的尾电流完全流入差分放大器2042的一个输入管即第二晶体管 M2，通过电流镜的第六晶体管M6和第七晶体管M7给放大电路202的第五晶体管M5提供直流工作电流。在振荡器起振过程中，增益控制电路 204通过第一电容C1耦合检测到放大电路202的输出端AMP_OUT，即第五晶体管M5漏极的振荡幅度逐渐增大，第一电流源IB1的尾电流逐渐被差分放大器2042的一个输入管第一晶体管M1分流，流过另一个输入管即第二晶体管M2的电流逐渐减小，镜像给放大器放大电路202的第五晶体管M5的直流工作电流逐渐减小到刚好维持振荡水平，最终达到平衡状态。

晶体振荡器起振前，第一电流源IB1基本全部流经第二晶体管M2，放大电路202的第五晶体管M5有较大偏置电流(直流工作)、较大的增益，这样可以使晶体振荡器X1的振荡快速启动。

晶体振荡器起振后，放大电路202的第五晶体管M5的输出变大，第一晶体管M1栅极电压变大，使得第一电流源IB1在第一晶体管M1和第二晶体管M2上的分配变化，分配在第二晶体管M2上的电流变小。通过反馈过程，达到平衡状态，第五晶体管M5的偏置电流稳定在预定大小。

其中，反馈路径1044上的第一电容C1反馈放大电路202输出端 AMP_OUT的交流分量，第一电阻R1使得第一电容C1反馈的交流信号不会影响到第一直流电压V1，保证差分放大器2042的差分输入的直流输入信号V1稳定，因此，第一电阻可以稳定输入第一晶体管M1栅极的第一直流电压V1。第一晶体管M1的栅极通过第一电容C1耦接到放大电路的输入端或输出端，在晶体振荡器起振过程中，放大电路的输入端或输出端振荡幅度逐渐增大，流经第一晶体管M1电流逐渐增大且流经第二晶体管M2电流逐渐减小，镜像给所述放大电路的直流电流逐渐减小到晶体振荡器达到平衡状态。本实施例提出了一种增益控制电路，大电阻接差分输入对和偏置电压V1之间保证直流工作点稳定，检测电容耦合振荡信号至差分放大器输入对，负反馈使得差分放大器尾电流的部分电流镜像到放大电路202，既减小了振荡器的功耗，又保证了振荡器输出频率稳定。

图2是根据一示例性实施例示出的另一种振荡器电路的示意图。如图 2所示的振荡器电路例如可以稳定置在芯片30上，芯片30例如可以是微控制单元(MicrocontrollerUnit，MCU)、中央处理器(Central Processing Unit，CPU)或片上系统(System on Chip，SoC)等芯片，透过芯片的接脚与片外的晶体振荡器相耦接，晶体振荡器和芯片30都可以安装在PCB (图2中未示出)上。

图2所示的振荡器电路与图1所示的振荡器电路的区别在于：1)图 2所示的振荡器电路示出了一种提供第一直流电压V1和第二直流电压V2 的方式：由和差分输入对相同类型的MOS(金属-氧化物-半导体场效应晶体管，简称金氧半场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，缩写为MOS)提供，并且都为N型MOSFET(简称为NMOS晶体管)；2)图2所示的振荡器电路还包括输出信号放大电路302。

第一晶体管M1的栅极耦接第一直流电压V1，第一晶体管M1的栅极还通过反馈路径2044耦接到放大电路202的输入端AMP_IN，以检测放大电路202的输入端AMP_IN的振荡幅度。

同样地，在其他实施例中，反馈路径也可以耦接到放大电路202的输出端AMP_OUT,以检测放大电路202的输出端AMP_OUT的振荡幅度。

如图2所示，对于提供第一直流电压V1和第二直流电压V2的电路部分，增益控制电路204还可以包括第三晶体管M3、第四晶体管M4、第二电流源IB2、第三电流源IB3和第二电阻R2。

第二电流源IB2和第三晶体管M3串联在电源电压和地之间。

第三电流源IB3、第二电阻R2和第四晶体管M4串联在电源电压和地之间。

第三晶体管M3为二极管连接，第三晶体管M3的漏极耦接到第一晶体管M1的栅极，为差分放大器2042提供第一直流电压V1。

在一些实施例中，增益控制电路204还可以包括第五电容C5，第五电容C5接在第一直流电压V1和地之间。

在一些实施例中，增益控制电路204还可以包括第一电阻R1，第三晶体管M3的漏极通过第一电阻R1耦接到第一晶体管M1的栅极。

第四晶体管M4为二极管连接，第四晶体管M4的漏极通过第二电阻 R2耦接到第二晶体管M2的栅极，为差分放大器2042提供第二直流电压 V2。

在一些实施例中，增益控制电路204还可以包括第六电容C6，第六电容C6耦接在第二直流电压V2和地之间。

第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4 均为N型MOSFET(简称为NMOS晶体管)。

第二电流源IB2和第三电流源IB3作用是提供电流，第三晶体管M3 和第四晶体管M4的栅源电压差可以相等，第二电流源IB2和第三电流源 IB3的电流也可以相同，那么第一直流电压V1等于第三晶体管M3的栅源电压差，第二直流电压V2则等于第四晶体管M4的栅源电压差加上 IB3*R2，这样可以保证第一直流电压V1小于第二直流电压V2(V1<V2)。

第一直流电压V1和第二直流电压V2分别通过第五电容C5和第六电容C6稳压滤波，第四电容C4起到稳定差分放大器2042的输入对管第一晶体管M1和第二晶体管M2源极电压的作用；第一电容C1提供了第一端子OSC_IN(在本实施例中AMP_IN等同于OSC_IN)到第一晶体管 M1栅极的反馈路径2044，反馈耦接晶体振荡器的第一端子OSC_IN的交流分量；第一电阻R1起到隔离作用，使得第一电容C1反馈的OSC_IN的交流分量不会影响到第一直流电压V1，进一步保证了差分输入对的直流输入信号稳定。

如图2所示，对于输出信号放大电路302，输出信号放大电路302可以包括第二电容C2、第八晶体管M8和第四电流源IB4。

放大电路202的输入端AMP_IN可以耦接到第二电容C2的第一端，第二电容C2的第二端耦接到第八晶体管M8的栅极，第八晶体管M8的漏极耦接到振荡器电路的输出端OUT，第八晶体管M8作为输出信号放大器。第四电流源IB4耦接在电源电压和振荡器电路的输出端OUT之间。

另一实施例中，放大电路202的输出端AMP_OUT可以耦接到输出信号放大电路的第二电容C2的第一端，其他输出信号放大电路与图2相同，在此不做赘述。

在一些实施例中，输出信号放大电路302还可以包括第五电流源IB5、第九晶体管M9和第三电阻R3，第五电流源IB5耦接在电源电压和第九晶体管M9的漏极之间，第九晶体管M9为二极管连接，第九晶体管M9 的栅极通过第三电阻R3耦接到第八晶体管M8的栅极。第八晶体管M8 和第九晶体管M9构成输出信号放大电路302的第一电流镜对管。

在一些实施例中，输出信号放大电路302还可以包括第七电容C7，第七电容C7耦接在第九晶体管M9的栅极和地之间。

第五电流源IB5电流通过组成电流镜的第九晶体管M9和第八晶体管 M8下拉OUT节点，第三电阻R3和第七电容C7起隔离稳压作用，保证了输出信号放大器第八晶体管M8的直流输入信号稳定，放大通过第二电容C2耦合过来的AMP，即OSC_IN的振荡小信号。第四电流源IB4和第八晶体管M8组成的共源级放大器直流工作点稳定，能够满摆幅稳定输出放大振荡小信号。

图3是根据一示例性实施例示出的再一种振荡器电路的示意图。如图 4所示的振荡器电路例如可以设置在芯片40上，芯片40例如可以是微控制单元(MicrocontrollerUnit，MCU)、中央处理器(Central Processing Unit， CPU)或片上系统(System on Chip，SoC)等芯片，透过芯片的接脚与片外的晶体振荡器相耦接，晶体振荡器和芯片40都可以安装在PCB(图3 中未示出)上。

图3所示的振荡器电路与图2所示的振荡器电路的区别在于，图3所示的振荡器电路的输出信号放大电路402与图2所示的振荡器电路的输出信号放大电路302不同。

如图3所示，对于输出信号放大电路402，输出信号放大电路可以包括第二电容C2、第八晶体管M8、第九晶体管M9、第五电流源IB5、第三电容C3、第十晶体管M10、第十一晶体管M11和第六电流源IB6。

放大电路202的输入端AMP_IN可以通过第二电容C2耦接到第八晶体管M8的栅极，第五电流源IB5耦接在电源电压和第九晶体管M9的漏极之间，第九晶体管M9为二极管连接，第九晶体管M9的栅极耦接到第八晶体管M8的栅极。放大电路202的输入端AMP_IN可以通过第三电容C3耦接到第十一晶体管M11的栅极，第六电流源IB6耦接在第十晶体管M10的漏极和地之间，第十晶体管M10为二极管连接，第十晶体管 M10的栅极耦接到第十一晶体管M11的栅极。

另一实施例中，放大电路202的输出端AMP_OUT可以耦接到输出信号放大电路的第二电容C2和第三电容C3，其他输出信号放大电路与图 3相同，在此不做赘述。

输出信号放大电路402还可以包括第八电容C8，第八电容C8耦接在电源电压和第十晶体管M10的栅极之间。

第八晶体管M8的漏极和第十一晶体管M11的漏极分别耦接到振荡器电路的输出端OUT。

输出信号放大电路402还可以包括第四电阻R4和第五电阻R5。

第九晶体管M9的栅极通过第四电阻R4耦接到第八晶体管M8的栅极，第八晶体管M8和第九晶体管M9构成输出信号放大电路402的第一电流镜对管。

第十晶体管M10的栅极通过第五电阻R5耦接到第十一晶体管M11 的栅极，第十晶体管M10和第十一晶体管M11构成输出信号放大电路 402的第二电流镜对管。

第五电流源IB5电流通过组成电流镜的第九晶体管M9和第八晶体管 M8下拉OUT节点，第六电流源IB6电流通过组成电流镜的第十晶体管 M10和第十一晶体管M11上拉OUT节点，OUT节点电压是电源和地之间的任何电平，第二电容C2和第三电容C3将放大电路202的第五晶体管M5栅极信号耦合至第八晶体管M8和第十一晶体管M11栅极，推挽放大输出，第四电阻R4和第五电阻R5起到隔离稳压作用，稳定了第八晶体管M8和第十一晶体管M11组成的放大器的直流工作点。

图3中的输出信号放大电路402是有独立的大信号直流输入电压的共源级放大器，通过大电阻R4和R5隔离稳压，使得输出信号放大器的工作点不受影响，通过电容C2和C3将放大电路202输入端AMP_IN的振荡小信号耦合到输出信号放大器M8和M11的栅极输入端，放大输出。相比图2中的输出信号放大电路302，具有减小功耗，提高增益的优点。

图4是根据一示例性实施例示出的又一种振荡器电路的示意图。如图 4所示的振荡器电路例如可以设置在芯片50上，芯片50例如可以是微控制单元(MicrocontrollerUnit，MCU)、中央处理器(Central Processing Unit， CPU)或片上系统(System on Chip，SoC)等芯片，透过芯片的接脚与片外的晶体振荡器相耦接，晶体振荡器和芯片50都可以安装在PCB(图4 中未示出)上。图4与图2的区别在于，图4中所示的振荡器电路示出了一种提供第一直流电压V1和第二直流电压V2的方式：由和差分输入对相同类型的MOS晶体管提供，并且都为P型MOSFET(简称为PMOS晶体管)，在电路连接时可将图2中的电源电压与地互换。

如图4所示的振荡器电路可以包括：第一端子OSC_IN、第二端子 OSC_OUT、放大电路202、增益控制电路504和输出信号放大电路502。

增益控制电路504耦接到放大电路202，增益控制电路504可以包括差分放大器5042、第一电流源IB1、反馈路径5044、电流镜5046和电流镜5048。

差分放大器5042可以包括第一晶体管M1和第二晶体管M2，第一晶体管M1的源极和第二晶体管M2的源极耦接到第一电流源IB1。第一晶体管M1和第二晶体管M2可以为PMOS晶体管。

第一晶体管M1的栅极耦接第一直流电压V1，第一晶体管M1的栅极还通过反馈路径5044耦接到放大电路202的输入端AMP_IN，以检测放大电路202的输入端AMP_IN的振荡幅度。

类似地，如前面所述，在其他实施例中，反馈路径也可以耦接到放大电路202的输出端AMP_OUT，以检测放大电路202的输出端AMP_OUT 的振荡幅度。

第三晶体管M3为P型MOSFET且设置为二极管连接，为第一晶体管M1提供直流偏置电压V1；第四晶体管M4为P型MOSFET且设置为二极管连接，第四晶体管M4漏级透过第二电阻R2耦接第二晶体管M2 栅极，为第二晶体管M2提供直流偏置电压V2，第二电阻R2的设置确保第一直流电压V1大于第二直流电压V2(V1>V2)

电流镜5046可以包括第十三晶体管M13和第七晶体管M7，第十三晶体管M13可以设置为二极管连接，电流镜5048可以包括第十二晶体管 M12和第六晶体管M6，第六晶体管M6可以设置为二极管连接，第十三晶体管M13的栅极和第七晶体管M7的栅极相耦接，第六晶体管M6的栅极和第十二晶体管M12的栅极相耦接，第六晶体管M6的漏极耦接第二晶体管M2的漏极，第十二晶体管M12的漏极耦接第十三晶体管M13 的漏极，第七晶体管M7的漏极耦接第五晶体管M5的漏极。

P型MOSFET M1和M2作为差分放大器5042的运放输入对管，第一电流源IB1的电流部分或者全部流经M2输入管，通过电流镜5046和 5048镜像给第五晶体管M5，负反馈调节振荡器的直流工作点。

输出信号放大电路502可以包括第四电流源IB4、P型MOSFET第八晶体管M8和第二电容C2。第八晶体管M8的源极耦接到电源电压、漏极耦接到振荡器电路的输出端OUT，第四电流源IB4耦接在振荡器电路的输出端OUT和地之间。第二电容C2的第一端耦接到放大电路202的输入端AMP_IN，第二电容C2的第二端耦接到第八晶体管M8的栅极。输出信号则通过第二电容C2耦合至第八晶体管M8的栅极，放大至OUT 输出。

在一些实施例中，输出信号放大电路502还可以包括第五电流源IB5、 P型MOSFET第九晶体管M9和第三电阻R3。第九晶体管M9的源极耦接到电源电压、漏极耦接到第五电流源IB5，第五电流源IB5耦接在第九晶体管M9的漏极和地之间。第九晶体管M9为二极管连接，第九晶体管 M9的栅极通过第三电阻R3耦接到第八晶体管M8的栅极。

在一些实施例中，输出信号放大电路502还可以包括第七电容C7，第七电容C7耦接在电源电压和第九晶体管M9的栅极之间。

第五电流源IB5电流通过组成电流镜的第九晶体管M9和第八晶体管 M8上拉OUT节点，第三电阻R3和第七电容C7起隔离稳压作用，保证了输出信号放大器第八晶体管M8的直流输入信号稳定，放大通过第二电容C2耦合过来的AMP_IN(即OSC_IN)，的振荡小信号。第四电流源 IB4和第八晶体管M8组成的共源级放大器直流工作点稳定，能够满摆幅稳定输出放大振荡小信号。

在一些实施例中，第二电容C2的第一端耦接到放大电路202的输出端AMP_OUT，其他输出信号放大电路与上述相同，在此不做赘述。

本实施例中的输出信号放大电路502，也可以是图2实施例中的输出信号放大电路302、图3实施例中的输出信号放大电路、或其他信号放大电路。

本公开实施例提出的输出信号放大电路有独立的大信号直流输入电压，同样通过大电阻隔离保证直流工作点稳定，输出信号放大器的直流工作点固定，通过一个或者两个电容将振荡信号耦合至输出信号放大器输入端放大输出。若如相关技术中的输出信号放大器的尾电流固定，则输出信号放大器的直流输入电压随着振荡器起振而减小，导致放大管和尾电流管不匹配，最终放大器因输入电压小被关闭导致不能将信号放大输出。若如相关技术中输出信号放大器的尾电流和振荡器的尾电流为镜像关系，起振至平衡过程中，振荡器直流电流减小甚至没有电流，输出信号放大器同样会工作电流小，甚至没有电流而不能放大振荡器输入端的振荡信号。

作为另一方面，本公开还提供了一种芯片，包括上述任一种的振荡器电路，具体实施方式可参照图1至图4中的芯片20、芯片30、芯片40和芯片50。

作为另一方面，本公开还提供了一种电子设备，包括上述任一种的芯片和所述晶体电路，所述晶体电路包括晶体振荡器X1、第一负载电容CL1 和第二负载电容CL2，具体实施方式可参照图2至图4。

以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (25)

1.一种振荡器电路，其特征在于，包括：

第一端子和第二端子；

放大电路，所述放大电路的输入端通过所述第一端子耦接晶体电路的第一端，所述放大电路的输出端通过所述第二端子耦接所述晶体电路的第二端；

增益控制电路，所述增益控制电路耦接到所述放大电路，所述增益控制电路包括差分放大器、第一电流源、反馈路径和电流镜，其中：

所述差分放大器包括第一晶体管和第二晶体管，所述第一晶体管的源极和所述第二晶体管的源极耦接到所述第一电流源；

所述第一晶体管的栅极耦接第一直流电压，所述第一晶体管的栅极通过所述反馈路径耦接到所述放大电路的输入端或输出端；

所述第二晶体管的栅极耦接第二直流电压；

所述电流镜将流过所述第二晶体管的电流镜像到所述放大电路。

2.根据权利要求1所述的振荡器电路，其特征在于，所述增益控制电路还包括第一电阻，所述第一电阻设置在所述第一直流电压和所述第一晶体管的栅极之间。

3.根据权利要求2所述的振荡器电路，其特征在于，所述增益控制电路还包括第三晶体管、第四晶体管、第二电流源、第三电流源和第二电阻，其中：

所述第二电流源和所述第三晶体管串联在电源电压和地之间；

所述第三电流源、所述第二电阻和所述第四晶体管串联在所述电源电压和地之间；

所述第三晶体管为二极管连接，为所述差分放大器提供所述第一直流电压；

所述第四晶体管为二极管连接，为所述差分放大器提供所述第二直流电压。

4.根据权利要求3所述的振荡器电路，其特征在于，所述第三晶体管的漏极通过所述第一电阻耦接到所述第一晶体管的栅极，所述第四晶体管的漏极通过所述第二电阻耦接到所述第二晶体管的栅极。

5.根据权利要求3所述的振荡器电路，其特征在于，当所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为NMOS晶体管时，所述第一直流电压小于所述第二直流电压。

6.根据权利要求3所述的振荡器电路，其特征在于，当所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为PMOS晶体管时，所述第一直流电压大于所述第二直流电压。

7.根据权利要求1所述的振荡器电路，其特征在于，所述反馈路径包括第一电容。

8.根据权利要求1所述的振荡器电路，其特征在于，所述放大电路包括第五晶体管，所述第五晶体管的栅极作为所述放大电路的输入端，所述第五晶体管的漏极作为所述放大电路的输出端。

9.根据权利要求1所述的振荡器电路，其特征在于，所述电流镜包括第六晶体管和第七晶体管，所述第六晶体管设置为二极管连接，所述第六晶体管的栅极和所述第七晶体管的栅极相耦接，所述第六晶体管的漏极耦接所述第二晶体管的漏极，所述第七晶体管的漏极耦接所述第五晶体管的漏极。

10.根据权利要求1至9中任意一项所述的振荡器电路，其特征在于，还包括输出信号放大电路，所述输出信号放大电路包括第二电容、第八晶体管和第四电流源，其中：

所述放大电路的输入端或输出端耦接到所述第二电容的第一端，所述第二电容的第二端耦接到所述第八晶体管的栅极，所述第八晶体管的漏极耦接到所述振荡器电路的输出端和耦接到所述第四电流源。

11.根据权利要求10所述的振荡器电路，其特征在于，所述输出信号放大电路还包括第五电流源、第九晶体管和第三电阻，其中：

所述第五电流源耦接到所述第九晶体管的漏极，所述第九晶体管设置为二极管连接，所述第九晶体管的栅极通过所述第三电阻耦接到所述第八晶体管的栅极。

12.根据权利要求1至9中任意一项所述的振荡器电路，其特征在于，还包括输出信号放大电路，所述输出信号放大电路包括第二电容、第八晶体管、第三电容、第十一晶体管，其中：

所述放大电路的输入端或输出端通过所述第二电容耦接到所述第八晶体管的栅极；

所述放大电路的输入端或输出端通过所述第三电容耦接到所述第十一晶体管的栅极；

所述第八晶体管的漏极和所述第十一晶体管的漏极分别耦接到所述振荡器电路的输出端。

13.根据权利要求12所述的振荡器电路，其特征在于，所述输出信号放大电路还包括第九晶体管、第五电流源、第四电阻、第十晶体管、第六电流源和第五电阻；

所述第九晶体管设置为二极管连接，所述第五电流源耦接到所述第九晶体管的漏极，所述第九晶体管的栅极通过所述第四电阻耦接到所述第八晶体管的栅极；

所述第十晶体管设置为二极管连接，所述第六电流源耦接到所述第十晶体管的漏极，所述第十晶体管的栅极通过所述第五电阻耦接到所述第十一晶体管的栅极。

14.根据权利要求1所述的振荡器电路，其特征在于，还包括反馈电阻，所述反馈电阻设置在第一端子和第二端子之间。

15.根据权利要求1所述的振荡器电路，其特征在于，所述第一晶体管和第二晶体管为NMOS晶体管，所述第一直流电压小于所述第二直流电压。

16.根据权利要求1所述的振荡器电路，其特征在于，所述第一晶体管和第二晶体管为PMOS晶体管，所述第一直流电压大于所述第二直流电压。

17.一种振荡器电路，其特征在于，包括：

放大电路，所述放大电路的输入端耦接外部晶体振荡器的第一端，所述放大电路的输出端耦接所述外部晶体振荡器的第二端；；

差分放大器，所述差分放大器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管构成所述差分放大器的输入对管；；

电流镜，所述电流镜包括第六晶体管和第七晶体管，所述第六晶体管和所述第七晶体管构成所述电流镜的对管，所述第六晶体管连接所述差分放大器的第二晶体管，所述第七晶体管连接所述放大电路的输入端或输出端，所述电流镜用于将流过所述第二晶体管的电流镜像到所述放大电路；；

其中，所述第一晶体管的栅极通过第一电容耦接到所述放大电路的输入端或输出端，在所述外部晶体振荡器起振过程中，所述放大电路的输入端或输出端振荡幅度逐渐增大，流经所述第一晶体管电流逐渐增大且流经所述第二晶体管电流逐渐减小，镜像给所述放大电路的直流电流逐渐减小到所述晶体振荡器达到平衡状态。

18.根据权利要求17所述的振荡器电路，其特征在于，还包括第一电阻，所述第一电阻连接所述第一晶体管栅极，所述第一电阻用于稳定输入到所述第一晶体管栅极的第一直流电压。

19.根据权利要求18所述的振荡器电路，其特征在于，向所述第二晶体管栅极输入第二直流电压，并且当所述差分放大器的输入对管均为NMOS晶体管时，所述第一直流电压小于所述第二直流电压。

20.根据权利要求18所述的振荡器电路，其特征在于，向包括输入到所述第二晶体管栅极输入的第二直流电压，并且当所述差分放大器的输入对管均为PMOS晶体管时，所述第一直流电压大于所述第二直流电压。

21.根据权利要求17所述的振荡器电路，其特征在于，还包括输出信号放大电路，所述输出信号放大电路耦接所述放大电路的输入端或输出端。

22.根据权利要求21所述的振荡器电路，其特征在于，所述输出信号放大电路包括第一电流镜对管，所述第一电流镜对管包括第八晶体管和第九晶体管。

23.根据权利要求21所述的振荡器电路，其特征在于，所述输出信号放大电路还包括第二电流镜对管，所述第二电流镜对管包括第十晶体管和第十一晶体管。

24.一种芯片，包括根据权利要求1至22中任意一项所述的振荡器电路。

25.一种电子设备，包括根据权利要求23所述的芯片和所述晶体电路，所述晶体电路包括晶体振荡器、第一负载电容和第二负载电容。