KR20220082048A - 디지털 오디오 전력 증폭기 및 전력 증폭기 루프 - Google Patents

디지털 오디오 전력 증폭기 및 전력 증폭기 루프 Download PDF

Info

Publication number
KR20220082048A
KR20220082048A KR1020227016221A KR20227016221A KR20220082048A KR 20220082048 A KR20220082048 A KR 20220082048A KR 1020227016221 A KR1020227016221 A KR 1020227016221A KR 20227016221 A KR20227016221 A KR 20227016221A KR 20220082048 A KR20220082048 A KR 20220082048A
Authority
KR
South Korea
Prior art keywords
power amplifier
resistor
control unit
noise control
terminal
Prior art date
Application number
KR1020227016221A
Other languages
English (en)
Inventor
지아닝 주오
하이준 장
웨이 야오
리밍 두
지안타오 쳉
홍준 순
Original Assignee
상하이 어위닉 테크놀러지 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 filed Critical 상하이 어위닉 테크놀러지 컴퍼니., 리미티드
Publication of KR20220082048A publication Critical patent/KR20220082048A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45202—Indexing scheme relating to differential amplifiers the differential amplifier contains only resistors in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

디지털 오디오 전력 증폭기 및 전력 증폭기 루프가 개시된다. 전력 증폭기 루프는 연산 증폭기 U1, 커패시터 C1, 전력 증폭기 출력단, 저항기 R1, 저항기 R2 및 노이즈 제어 유닛을 포함하고, 여기서 연산 증폭기(U1)의 반전 입력단은 커패시터(C1)의 일단, 노이즈 제어 유닛의 일단 및 선행 DAC 전류원의 출력단에 각각 연결되고; 연산 증폭기(U1)의 출력단은 전력 증폭기 출력단의 제어단과 커패시터(C1)의 타단에 각각 연결되고; 전력 증폭기 출력단의 출력단은 저항기 R1 및 R2에 의해 연속적으로 접지되고, 노이즈 제어 유닛의 다른 쪽 단부는 저항기 R1 및 R2 사이의 연결 지점에 연결된다. 저항기 R1 및 R2의 저항 값은 R1/R2 = (N - 2)/2를 만족하도록 설정되며, 여기서 N > 2이고; 연산 증폭기 U1의 기준 전압은 PVDD/N과 같으며 PVDD는 전력 증폭기 출력단의 전원 전압이고; 노이즈 제어 유닛은 저항기 모듈이다. 본 출원은 디지털 오디오 전력 증폭기의 정상적인 작동을 보장한다.

Description

디지털 오디오 전력 증폭기 및 전력 증폭기 루프
본 출원은 2019년 11월 29일 중국 국가지식재산관리국에 출원된 "디지털 오디오 전력 증폭기 및 전력 증폭기 루프"라는 명칭의 중국 특허출원 제 201911217916.1호에 대한 우선권을 주장하며, 그 전체가 참조로 본 명세서에서 포함된다.
본 개시는 전력 전자 기술 분야에 관한 것으로, 특히 디지털 오디오 전력 증폭기 및 전력 증폭기 루프에 관한 것이다.
디지털 오디오 전력 증폭기에 입력되는 신호는 디지털 오디오 신호이다. 오디오 신호는 높은 RF(무선 주파수) 간섭 방지 성능과 낮은 노이즈 플로어를 갖는 디지털 신호의 형태로 전송된다.
도 1은 종래의 디지털 오디오 전력 증폭기를 도시한다. 기존 디지털 오디오 전력 증폭기의 구성 요소는 PWM(펄스 폭 변조) 변조기(그림 1에는 표시되지 않음), 두 개의 DAC 전류원 및 두 개의 전력 증폭기 루프를 포함한다. PWM 변조기는 디지털 오디오 신호를 변조하여 PWMP 파와 PWMN 파를 출력한다. 두 개의 DAC 전류원 중 하나와 두 개의 전력 증폭기 루프 중 하나는 PWMP 파를 처리하여 전압 VOUTP를 출력한다. 두 개의 DAC 전류원 중 다른 하나와 두 개의 전력 증폭기 루프 중 다른 하나는 PWMN 파형을 처리하여 전압 VOUTN을 출력한다.
전력 증폭기 루프 중 임의의 하나에 대해 전력증폭기에서 출력되는 전압이 전원전압(PVDD)에 도달하는 경우, 전력 증폭기 루프의 기준 전압 VREF는 전력 증폭기 루프에서 커패시터의 충전 및 방전 사이의 균형을 유지하기 위해 PVDD/2와 동일하다는 것이 분석으로부터 알았다. 그러나 어떤 경우에는, DAC 전류원와 전력 증폭기 루프가 각각 지원하는 최대 작동 전압은 PVDD/2와 같다. 이러한 경우, DAC 전류원와 전력 증폭기 루프 각각은 헤드룸 전압이 충분하지 않으며, 그 결과 디지털 오디오 전력 증폭기가 정상적으로 작동하지 못하는 이상이 초래된다.
이에 비추어, 본 개시에 따르면 디지털 오디오 전력 증폭기의 정상적인 동작을 보장하기 위해 디지털 오디오 전력 증폭기 및 전력 증폭기 루프가 제공된다.
디지털 오디오 전력 증폭기는 PWM 변조기, 두 개의 DAC 전류원 및 두 개의 전력 증폭기 루프를 포함한다. 상기 PWM 변조기는 디지털 오디오 신호를 변조하여 PWMP 파 및 PWMN 파를 출력하도록 구성된다. 상기 두 개의 DAC 전류원 중 하나와 상기 두 개의 전력 증폭기 루프 중 하나는 상기 PWMP 파를 처리하여 전압 신호를 출력하도록 구성된다 상기 두 개의 DAC 전류원 중 다른 하나와 상기 두 개의 전력 증폭기 루프 중 다른 하나는 상기 PWMN 파를 처리하여 다른 전압 신호를 출력하도록 구성된다. 상기 두 개의 전력 증폭기 루프 각각은 연산 증폭기 U1, 커패시터 C1, 전력 증폭기 출력단, 제 1 저항기 R1, 제 2 저항기 R2 및 노이즈 제어 유닛을 포함한다. 상기 연산 증폭기 U1의 반전 입력 단자는 상기 커패시터 C1의 단자, 상기 노이즈 제어 유닛의 단자 및 선행단의 상기 DAC 전류원의 출력 단자에 연결된다. 상기 연산 증폭기 U1의 출력 단자는 상기 전력 증폭기 출력단의 제어 단자 및 상기 커패시터 C1의 다른 단자에 연결된다. 상기 전력 증폭기 출력단의 출력 단자는 상기 제 1 저항기 R1 및 상기 제 2 저항기 R2을 통해 순차적으로 접지된다. 상기 노이즈 제어 유닛의 다른 단자는 상기 제 1 저항기 R1가 제 2 저항기 R2에 연결되는 조인트에 연결된다. 상기 제 1 저항기 R1의 저항 및 상기 제 2 저항기 R2의 저항은 R1/R2=(N-2)/2에 기초하여 설정되고, 이 때 N은 2보다 크다. 상기 연산 증폭기 U1의 비반전 입력 단자에 기준 전압이 입력되고, 상기 기준 전압은 PVDD/N이고, PVDD는 상기 전력 증폭기 출력단의 전원 전압을 나타내고; 상기 노이즈 제어 유닛은 저항기 소자이다.
일 실시 예에서, 상기 노이즈 제어 유닛은 조정 가능한 저항기 소자이며, 상기 디지털 오디오 신호의 진폭이 감소함에 따라 상기 조정 가능한 저항기 소자의 저항이 감소한다.
일 실시 예에서, 상기 조정 가능한 저항기 소자의 상기 저항은 상기 디지털 오디오 신호의 상기 진폭이 변경됨에 따라 단계적으로 변경된다.
일 실시 예에서, 상기 노이즈 제어 유닛은 직렬로 연결된 복수의 저항기를 포함하고, 상기 복수의 저항기 각각은 스위치에 병렬로 연결되고, 상기 스위치의 온-오프 상태는 상기 디지털 오디오 신호의 상기 진폭에 따라 달라진다.
일 실시 예에서, 상기 노이즈 제어 유닛은 직렬로 연결된 3개의 저항기 RF0, RF1 및 RF2를 포함하고, RF1=RF0 및 RF2=2*RF0이다.
일 실시 예에서, 상기 노이즈 제어 유닛은 상기 디지털 오디오 신호의 제로-크로싱에서 상기 노이즈 제어 유닛의 상기 저항을 수정하도록 구성된다.
일 실시 예에서, 상기 PWM 변조기의 이득은 상기 가변 저항기 소자의 상기 저항이 감소함에 따라 증가하여, 상ㄱ 디지털 오디오 전력 증폭기의 일정한 총 이득을 유지한다.
실시 예에서, R2=2*R1이다.
전력 증폭기 루프는 연산 증폭기 U1, 커패시터 C1, 전력 증폭기 출력단, 제 1 저항기 R1, 제 2 저항기 R2 및 노이즈 제어 유닛을 포함한다. 상기 연산 증폭기 U1의 반전 입력 단자는 상기 커패시터 C1의 단자, 상기 노이즈 제어 유닛의 단자 및 전단의 DAC 전류원의 출력 단자에 연결된다. 상기 연산 증폭기 U1의 출력 단자는 상기 전력 증폭기 출력단의 제어 단자 및 상기 커패시터 C1의 다른 단자에 연결되고; 상기 전력 증폭기 출력단의 출력 단자는 상기 저항기 R1 및 상기 저항기 R2를 통해 순차적으로 접지된다. 상기 노이즈 제어 유닛의 다른 단자는 상기 저항기 R1이 상기 저항기 R2에 연결되는 조인트에 연결된다. 상기 제 1 저항기 R1의 저항과 상기 제 2 저항기 R2의 저항은 R1/R2=(N-2)/2에 기초하여 설정되며, N은 2보다 크며; 상기 연산 증폭기 U1의 비반전 입력 단자에 기준 전압이 입력되고, 상기 기준 전압은 PVDD/N이고, PVDD는 상기 전력 증폭기 출력단의 전원 전압을 나타낸다. 상기 노이즈 제어 유닛은 저항 소자를 포함한다.
일 실시 예에서, 본 개시에 따른 전력 증폭기 루프에서, 상기 노이즈 제어 유닛은 조정 가능한 저항 소자를 포함하고, 상기 디지털 오디오 신호의 진폭이 감소함에 따라 상기 조정 가능한 저항기 소자의 저항이 감소한다.
위의 기술적 해결방안으로부터 본 개시의 실시 예에서, 저항기 R1 및 R2는 전압 분할을 위해 전력 증폭기 루프에 추가된 것을 알 수 있다. 저항기 R1 및 R2의 저항과 전력 증폭기 루프의 기준 전압 VREF은 수학식 R1/R2=(N-2)/2 및 VREF=PVDD/N을 기반으로 설정되며, 여기서 N은 2보다 크다. 이 경우, 전력 증폭기 루프에서 커패시터의 충전 및 방전은 균형을 이루고, 전력 증폭기 루프의 기준 전압 VREF는 지속적으로 PVDD/2보다 작으므로, 전류원과 전력 증폭기 루프는 각각 일정한 헤드룸 전압을 가져, 디지털 오디오 전력 증폭기의 정상적인 작동을 보장할 수 있다.
본 개시의 실시 예에서의 기술적 해결방안 또는 종래기술에서의 기술적 해결방안을 보다 명확하게 설명하기 위하여, 이하, 실시 예 또는 종래 기술의 설명에서 사용되는 도면에 대하여 간략히 설명한다. 이하에서 설명하는 도면은 본 발명의 일부 실시 예를 도시한 것일 뿐이며, 본 기술 분야의 통상의 지식을 가진 자라면 제공되는 도면에 기초하여 어떠한 창의적인 노력 없이 다른 도면을 성취할 수 있음은 자명하다:
도 1은 종래 기술에 따른 디지털 오디오 전력 증폭기의 개략적인 구조도이다;
도 2는 본 개시의 실시 예에 따른 디지털 오디오 전력 증폭기를 예시하는 개략적인 구조도이다;
도 3은 본 개시의 일 실시 예에 따른 커패시터(C1)의 충방전시의 파형을 도시한 도면이다;
도 4는 본 개시의 다른 실시 예에 따른 디지털 오디오 전력 증폭기의 개략적인 구조도이다; 및
도 5는 본 개시의 실시 예에 따른 전력 증폭기 루프를 예시하는 개략적인 구조도이다.
본 발명의 실시 예에서의 기술적 해결방안은 본 발명의 실시 예의 도면과 함께 이하에서 명확하고 완전하게 설명된다. 명백하게, 후술되는 실시 예들은 본 개시의 모든 실시 예가 아니라 단지 일부일 뿐이다. 본 발명의 실시 예에 기초하여 당해 기술분야의 통상의 지식을 가진 자가 어떠한 창의적인 노력 없이 획득한 다른 모든 실시 예는 본 발명의 보호 범위에 속한다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 디지털 오디오 전력 증폭기가 제공된다. 디지털 오디오 전력 증폭기는 PWM 변조기(도 2에는 표시되지 않음), 두 개의 DAC 전류원 및 두 개의 전력 증폭기 루프를 포함한다.
PWM 변조기는 디지털 오디오 신호를 변조하여 PWMP 파 및 PWMN 파를 출력하도록 구성된다. 두 개의 DAC 전류원 중 하나와 두 개의 전력 증폭기 루프 중 하나는 PWMP 파형을 처리하여, 전압 VOUTP를 출력하도록 구성된다. 두 개의 DAC 전류원 중 다른 하나와 두 개의 전력 증폭기 루프 중 다른 하나는 PWMN 파를 처리하여 전압 VOUTN을 출력하도록 구성된다.
두 개의 전력 증폭기 루프 각각은 연산 증폭기(U1), 커패시터(C1), 전력 증폭기 출력단(11), 저항기 R1, 저항기 R2 및 노이즈 제어 유닛(12)을 포함한다.
연산 증폭기(U1)의 반전 입력 단자는 커패시터(C1)의 단자, 노이즈 제어 유닛(12)의 단자 및 전단에서의 DAC 전류원의 출력 단자에 연결된다.
연산 증폭기(U1)의 출력 단자는 전력 증폭기 출력단(11)의 제어 단자와 커패시터(C1)의 다른 단자에 연결된다.
전력 증폭기 출력단(11)의 출력단자는 저항기 R1와 저항기 R2를 통해 순차적으로 접지된다.
노이즈 제어 유닛(12)의 다른 단자는 저항기 R1이 저항기 R2에 연결되는 조인트에 연결된다.
저항기 R1 및 저항기 R2의 저항은 수학식 R1/R2=(N-2)/2에 기초하여 설정되고, 여기서 N은 2보다 크다. 기준 전압 VREF는 연산 증폭기 U1의 비반전 입력 단자에 인가된다. 기준 전압 VREF은 PVDD/N과 동일하며, 여기서 PVDD는 전력 증폭기 출력단(11)의 전원 전압을 나타낸다.
일 실시 예에서, 노이즈 제어 유닛(12)은 저항기 소자이다.
본 개시의 실시 예에서, 두 개의 DAC 전류원은 동일한 회로 구조를 가지며, 두 개의 전력 증폭기 루프는 동일한 회로 구조를 갖는다. 이하, 본 발명의 실시 예에 따른 디지털 오디오 전력 증폭기의 동작 원리는 PWMP 파가 DAC 전류원과 전력 증폭기 루프에 의해 처리되어 VOUTP를 출력하는 경로를 예로 들어 상세히 설명한다.
종래의 전력 증폭 루프와 비교하여, 본 발명의 실시 예에 따른 전력 증폭 루프에서는, 분압을 위해 저항기 R1 및 R2가 추가된다. 저항기 R1 및 R2의 저항과 전력 증폭기 루프의 기준 전압 VREF는 전력 증폭기 루프에서 커패시터의 충전과 방전 사이의 균형이 유지되도록 설정되고, 전력 증폭기 루프의 기준 전압 VREF는 VOUTP가 전원 전압(PVDD)에 도달하는 경우 PVDD/2보다 작다. 본 발명의 실시 예에서, R1, R2 및 VREF는 R1/R2=(N-2)/2 및 VREF=PVDD/N에 기초하여 설정되고, 여기서 N은 2보다 크다. 실제 적용을 용이하게 하고 계산을 단순화하기 위해, 본 발명의 실시 예에서 N은 바람직하게는 정수이다. 예를 들어, N은 3과 같으므로, R2=2*R1이다. 이 경우, 기준 전압 VREF은 PVDD/3과 같으며, 즉 PVDD가 10V인 경우 VREF는 대략 3.33V이다. 따라서 전류원과 전력증폭기 루프가 지원하는 최대 동작 전압이 5V인 경우, 회로는 정상적으로 동작한다.
다음으로, R2=2*R1 및 VREF=PVDD/3인 경우, PWMP 파가 DAC 전류원와 전력 증폭기 루프에 의해 처리되어 VOUTP를 출력하는 경로를 일 예로 들어서, 디지털 오디오 전력 증폭기가 정상적으로 동작하는지가 검증되고, 이 검증은 다음과 같다.
노이즈 제어 유닛(12)의 등가 저항은 RF로 정의된다. DAC 전류원의 출력 전류는 IDAC이다. VOUT은 VOUTP에서 VOUTN을 뺀 것과 같다. 커패시터(C1)의 충방전 기간(T)은 4개의 시간 간격(t1, t2, t3, t4)으로 구분된다. PWMP 파의 파형 VOUT, 커패시터 C1의 충방전 전류 IC1, 커패시터 C1의 우측 노드의 전위 VC1는 도 3에 도시되어 있다.
시간 간격 t1 동안, PWMP 파는 "1"로 표시되는 하이 로직 레벨에 있고 VOUT은 "1"로 표시되는 하이 로직 레벨에 있다. 현재 IDAC는 커패시터 C1을 충전하고, 전력 증폭기의 출력 단자(즉, 전력 증폭기 출력단의 출력 단자)는 등가 저항기 RF를 통해 커패시터 C1을 충전한다(여기서 VOUT이 "1"로 표시되는 하이 로직 레벨인 경우, VOUTP는 PVDD와 같고, 저항기 R1이 R2에 연결된 조인트의 전위는 저항기 R1 및 R2에 의한 전압 분할로 인해 PVDD*2/3와 같고, 연산 증폭기 U1의 반전 입력 단자의 전위는 연산 증폭기 U1의 비반전 입력 단자의 전위와 동일하며, 즉, VREF = PVDD/3이다. 따라서 등가 저항기 RF 양단의 전압은 PVDD/3 빼기 PVDD*2/3, 즉 -1/3*PVDD이고, 전력 증폭기의 출력 단자가 등가 저항기 RF을 통해 커패시터(C1)를 충전하는 전류는 1/3*PVDD/RF이다). 이 경우 커패시터 C1에 흐르는 전류는 다음과 같이 표현된다:
Figure pct00001
시간 간격(t2) 동안, PWMP 파는 "1"로 표현되는 하이 로직 레벨에 있고, VOUT은 "0"으로 표현되는 로우 로직 레벨에 있다. 전류 IDAC는 커패시터 C1을 충전하고 전력 증폭기의 출력 단자는 등가 저항기 RF를 통해 커패시터 C1을 방전한다(여기서 VOUT이 "0"으로 표시되는 로우 로직 레벨인 경우, VOUTP는 0이고, 저항 R1이 저항기 R2에 연결된 조인트의 전위는 0이고, 연산 증폭기 U1의 반전 입력 단자의 전위는 연산 증폭기 U1의 비반전 입력 단자의 전위와 동일하며, 즉, VREF = PVDD/3이다. 따라서 등가 저항기 RF 양단의 전압은 PVDD/3과 같고, 전력 증폭기의 출력 단자가 등가 저항 RF을 통해 커패시터 C1를 방전시키는 전류는 1/3*PVDD/RF이다). 이 경우 커패시터 C1에 흐르는 전류는 다음과 같이 표현된다:
Figure pct00002
시간 간격 t3 동안, PWMP 파는 "0"으로 표시되는 로우 로직 레벨에 있고 VOUT은 "0"으로 표시되는 로우 로직 레벨에 있다. 전류 IDAC는 커패시터 C1을 방전하고, 전력 증폭기의 출력 단자는 등가 저항기 RF를 통해 커패시터 C1을 방전한다 (시간 간격 t2와 유사하게, VOUT이 로직 "0"으로 표현되는 로우 로직 레벨인 경우, 전력 증폭기의 출력 단자가 등가 저항기 RF를 통해 커패시터 C1을 방전하는 전류는 1/3*PVDD/RF이다. 이 경우 커패시터 C1에 흐르는 전류는 다음과 같이 표현된다).
Figure pct00003
시간 간격(t4) 동안, PWMP 파는 "0"으로 표시되는 로우 로직 레벨에 있고, VOUT은 "1"로 표시되는 하이 로직 레벨에 있다. 전류 IDAC는 커패시터 C1을 방전하고 전력 증폭기의 출력 단자는 등가 저항기 RF를 통해 커패시터 C1을 충전한다 (시간 간격 t1과 유사하게, VOUT이 "1"로 표현되는 하이 로직 레벨인 경우, 전력 증폭기의 출력 단자가 등가 저항기 RF를 통해 커패시터 C1을 충전하는 전류는 1/3*PVDD/RF이다). 이 경우 커패시터 C1에 흐르는 전류는 다음과 같이 표현된다.
Figure pct00004
디지털 오디오 전력 증폭기가 정상적으로 동작하는 경우, 커패시터 C1의 충방전 균형은 충방전 기간(T), 즉
Figure pct00005
동안 유지된다.
수학식 1 내지 2.4를 수학식 5에 대입하여 다음 수학식을 얻는다:
Figure pct00006
PWMP파의 입력 듀티비는 DIN으로 표현되므로, t1+t2=DIN*T, t3+t4=(1-DIN)*T이다. PWMP 파형의 출력 듀티비(즉, 출력 전압 VOUTP의 듀티비)는 DOUT으로 표현되므로, t1+t4=DOUT*T 및 t2+t3=(1-DOUT)*T이다. 이를 기반으로, 수학식 6은 다음과 같이 수정된다:
Figure pct00007
VOUTP=DOUT*PVDD로 인해, 수학식 7은 다음과 같이 수정된다:
Figure pct00008
수학식 8은 VOUTP가 공통 모드 포인트로 1/2*PVDD 및 중심으로 50% 입력 듀티비를 갖는 신호임을 나타낸다.
유사하게, VOUTN은
Figure pct00009
으로 표현된다. 수학식은 VOUTN이 공통 모드 포인트로 1/2*PVDD와 중심으로 50% 입력 듀티 비율이 있는 신호임을 나타낸다.
R2가 2*R1이고 VREF가 PVDD/3인 경우, VOUTP와 VOUTN에 대한 수학식으로부터 디지털 오디오 전력 증폭기가 정상적으로 동작하고, 충방전 기간 T 내에서 커패시터 C1의 충방전이 균형을 이루고 있음을 알 수 있다.
본 발명의 실시 예에서, R1/R2=(N-2)/2 및 VREF=PVDD/N이고, 여기서 N은 2와 같다. N이 크면 기준 전압 VREF가 작아지고 DAC 전류원와 전력 증폭기 루프의 헤드룸 전압이 커진다. 헤드룸 전압은 일반적으로 고정되어 있기 때문에, 각각의 저항기 R1 및 R2는 일반적으로 고정 저항기이다.
본 발명의 실시 예에서, 노이즈 제어 유닛(12)의 등가 저항기 RF의 저항은 전력 증폭기 루프의 이득에 직접적인 영향을 미치며, 이는 다음과 같이 분석된다.
VOUTP 및 VOUTN에 대한 수학식은 다음 수학식을 얻기 위해 수학식 VOUT=VOUTP-VOUTN에 대입된다:
Figure pct00010
수학식 9로부터 전력 증폭기 루프의 이득은 RF와 관련된 3*RF*IDAC와 같다는 것을 알 수 있다. 전력 증폭기 루프의 이득은 노이즈 제어 유닛(12)의 등가 저항기 RF의 저항에 따라 변한다.
고전압 디지털 오디오 전력 증폭기에서 DAC 전류원의 노이즈는 출력 노이즈에 가장 큰 영향을 미친다. 출력 노이즈는 전력 증폭기 루프의 이득을 줄임으로써 효과적으로 줄일 수 있다. 그러나 전력 증폭기 루프의 이득이 너무 작으면 전력 증폭기 루프에 의해 왜곡 없이 출력되는 전력이 매우 작아질 수 있으며, 이는 실제 적용에서 스피커의 음량을 향상시키는 요구 사항을 충족하지 않을 수 있다. 따라서 출력 신호의 신호 대 노이즈비(즉, 디지털 오디오 전력 증폭기의 출력 신호에 대한 출력 노이즈의 비율)은 이상적인 상태를 유지해야 하는 것이 요구된다. 디지털 오디오 신호의 작은 진폭은 전력 증폭기 루프의 큰 출력 전력과 디지털 오디오 전력 증폭기의 출력 신호에 대한 출력 노이즈의 큰 비율을 초래하며, 이에 의해 출력 노이즈의 추가 감소가 필요한다. 따라서 전력 증폭기 루프의 이득은 디지털 오디오 신호의 진폭에 기반하여 적절하게 설정되므로, 출력 신호에서 큰 출력 전력과 낮은 노이즈를 위해, 출력 전력과 출력 노이즈 사이에 양호한 균형을 성취할 수 있다.
노이즈 제어 유닛(12)는 고정 저항 소자, 즉 고정 저항을 갖는 저항 소자를 포함할 수 있다. 그러나 고정 저항기 소자는 입력된 디지털 오디오 신호에 대한 디지털 오디오 전력 증폭기의 제한된 적용 범위를 초래할 수 있다. 따라서, 본 발명의 실시 예에서, 노이즈 제어 유닛(12)은 바람직하게 조정 가능한 저항기 소자, 즉 조정 가능한 저항을 갖는 저항기 소자이다. 조정 가능한 저항기 소자의 저항은 디지털 오디오 신호의 진폭이 감소함에 따라 감소한다.
또한, 본 발명의 실시 예에서, 조절 가능한 저항기 소자(12)의 저항은 바람직하게는 디지털 오디오 신호의 진폭이 변화함에 따라 단계적으로 변화한다. 이 경우, 노이즈 제어 유닛(12)의 토폴로지는 도 4에 도시된다. 노이즈 제어 유닛(12)은 직렬로 연결된 K개의 저항기 RF0 내지 RF(k-1)을 포함하며, 여기서 K는 1 이상이다. 각각의 저항기 RF1 내지 RF(k-1)는 스위치와 병렬로 연결된다. 설명의 편의를 위해 저항기 RFX(여기서 X=1, 2,..., k-1)와 병렬로 연결된 스위치를 TX로 식별한다. 도 4는 k가 3인 예를 도시한 것이다. RF의 저항은 노이즈 제어 유닛(12)의 각 스위치의 온-오프 상태에 따라 변한다. 노이즈 제어 유닛(12)에서 스위치의 온-오프 상태는 디지털 오디오 신호의 진폭에 의존한다.
일 예에서, k는 3과 같다. 스위치 T1과 T2가 꺼져 있는 경우. 전력 증폭기 루프의 이득은 3*(RF0+RF1+RF2)*IDAC이다. 스위치 T2가 켜져 있고 스위치 T1이 꺼져 있는 경우, 전력 증폭기 루프의 이득은 3*(RF0+RF1)*IDAC이다. 스위치 T1과 T2가 온인 경우, 전력 증폭기 루프의 이득은 3*RF0*IDAC이다. RF1이 RF0이고 RF2가 2*RF0인 경우 다음 표 1이 얻어진다.
S상태 각 스위치의 온-오프 상태 전력 증폭기 루프의 이득
1 T1 및 T2 오프 12*RF0*IDAC
2 T2 온 T1 오프 6*RF0*IDAC
3 T1 및 T2 온 3*RF0*IDAC
표 1을 참조하면, 디지털 오디오 신호의 진폭이 설정된 임계값 1보다 큰 경우, 전력 증폭기 루프는 위의 상태 1에서 작동하도록 제어된다. 디지털 오디오 신호의 진폭이 설정된 임계값 1보다 낮고 설정된 임계값 2보다 큰 경우 (여기서 임계값 1은 임계값 2보다 큼), 상태 2에서 작동하도록 전력 증폭기 루프를 제어하기 위해서, 회로 상태는 디지털 오디오 신호의 제로 크로싱에서 전환된다(여기서 신호의 제로 크로싱이 아닌 곳에서의 게인의 수정은 출력 신호의 갑작스런 변경을 초래하여, 경험에 영향을 줄 수 있음). 디지털 오디오 신호의 진폭이 설정된 임계값 2보다 작은 경우, 회로 상태는 상태 3에서 작동하도록 전력 증폭기 루프를 제어하기 위해서, 디지털 오디오 신호의 제로 크로싱에서 전환된다. 조정 가능한 저항기 소자의 경우, 노이즈 제어 유닛(12)은 DAC 전류원에 입력된 디지털 오디오 신호가 0을 교차할 때까지 저항의 수정을 지연시킨다.
또한, 전력 증폭기의 이득을 감소시키면 출력 노이즈를 효과적으로 감소시킬 수 있다는 점에 유의해야 한다. 그러나, 실제 적용에서 스피커의 음량의 변동을 피하면서 스피커의 음량을 향상시키는 요구 사항을 충족시키기 위해, 디지털 오디오 전력 증폭기의 총 이득은 가능한 한 변경되지 않는다. 따라서, 본 발명의 실시 예에서, 디지털 오디오 전력 증폭기에서 PWM 변조기의 이득은 전력 증폭기 루프의 이득은 감소시키면서 증가한다. 예를 들어, 표 1을 참조하면, 전력 증폭기 루프가 상태 1에서 동작하는 경우, PWM 변조기의 원래 이득에 대한 수정은 이루어지지 않는다. 전력 증폭기 루프가 상태 2에서 동작하는 경우, PWM 변조기의 이득은 PWM 변조기의 원래 이득의 두 배이다. 위의 상태 3에서 전력증폭기 루프가 동작하는 경우, PWM 변조기의 이득은 PWM 변조기의 원래 이득의 4배이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시 예에 따라 전력 증폭기 루프가 더 제공된다. 전력 증폭기 루프는 연산 증폭기 U1, 커패시터 C1, 전력 증폭기 출력단, 저항기 R1, 저항기 R2 및 노이즈 제어 유닛을 포함한다.
연산 증폭기(U1)의 반전 입력 단자는 커패시터(C1)의 단자, 노이즈 컨트롤 유닛의 단자 및 전단에서의 DAC 전류원의 출력 단자에 연결된다.
연산 증폭기(U1)의 출력 단자는 전력 증폭기 출력단의 제어 단자와 커패시터(C1)의 다른 단자에 연결된다.
전력증폭기 출력단의 출력 단자는 저항기 R1와 저항기 R2을 통해 순차적으로 접지된다.
노이즈 제어 유닛의 다른 단자는 저항기 R1가 저항기 R2에 연결되는 조인트에 연결된다.
저항기 R1 및 저항기 R2의 저항은 수학식 R1/R2=(N-2)/2에 기초하여 설정되며, 여기서 N은 2보다 크다. 연산 증폭기 U1의 비반전 입력 단자에는 기준 전압이 인가된다. 기준 전압은 PVDD/N과 같으며, 여기서 PVDD는 전력 증폭기 출력단의 전원 전압을 나타낸다.
노이즈 제어 유닛은 저항기 소자이다.
일 실시 예에서, 노이즈 제어 유닛은 조정 가능한 저항기 소자가고, 디지털 오디오 신호의 진폭이 감소함에 따라 조정 가능한 저항기 소자의 저항이 감소한다.
일 실시 예에서, 조정 가능한 저항기 소자의 저항은 디지털 오디오 신호의 진폭이 변화함에 따라 단계적으로 변화한다.
일 실시 예에서, 노이즈 제어 유닛은 직렬로 연결된 다수의 저항기를 포함한다. 각 저항은 스위치에 병렬로 연결된다. 각 스위치의 온-오프 상태는 디지털 오디오 신호의 진폭에 따라 다르다.
일 실시 예에서, 노이즈 제어 유닛은 DAC 전류원에 입력된 디지털 오디오 신호가 0을 교차할 때까지 저항의 수정을 지연시킨다.
본 명세서에서 디지털 오디오 전력 증폭기의 실시 예는 점진적 방식으로 설명된다. 디지털 오디오 전력 증폭기의 각 실시 예는 디지털 오디오 전력 증폭기의 다른 실시 예와의 차이점을 강조한다. 디지털 오디오 전력 증폭기의 실시 예 중 동일 또는 유사한 부분은 서로 참조한다. 전력증폭기 루프의 실시 예는 디지털 오디오 전력증폭기의 실시 예에서 개시된 기술적 해법에 해당하므로, 전력 증폭기 루프의 실시 예에 대한 설명은 비교적 간단한다. 관련 세부사항을 위해, 디지털 오디오 전력 증폭기의 실시 예에 대한 설명을 참조한다.
본 명세서에서 "제 1", "제 2" 등과 같은 관계 용어는 엔티티 또는 동작을 다른 것과 구별하기 위한 것일 뿐 반드시 이들 엔티티 또는 동작 간의 실제 관계 또는 순서를 나타내거나 암시하기 위한 것은 아니다. 또한, "구비하다", "포함하다" 또는 이들의 다른 변형의 용어는 비배타적이다. 따라서 일련의 요소를 포함하는 프로세스, 방법, 물품 또는 장치는 열거된 요소뿐만 아니라 열거되지 않은 다른 요소를 포함하거나 프로세스, 방법, 물품 또는 장치에 고유한 요소를 포함한다. 달리 명시적으로 제한하지 않는 한, "~을 포함하는"하는 것에 의해 정의되는 요소는 유사한 추가 요소들이 그 요소를 포함하는 과정, 방법, 물품 또는 장치에 포함되는 경우를 제외하지 않는다.
본 개시의 실시 예와 관련하여 설명된 예에서 유닛 및 알고리즘 단계는 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있다는 것이 당업자에 의해 추가로 이해되어야 한다. 하드웨어와 소프트웨어의 호환성을 명확하게 설명하기 위해서, 이들 예의 유닛 및 단계는 일반적으로 기능을 기반으로 위에 설명되어 있다. 이러한 기능이 하드웨어로 구현되는지 소프트웨어로 구현되는지는 기술 솔루션의 특정 응용 프로그램 및 설계 제약 조건에 따라 다르다. 각각의 특정 애플리케이션에 대해, 당업자는 위에서 설명된 기능을 다양한 방식으로 구현할 수 있으며, 이러한 구현은 본 개시의 범위 내에 있어야 한다.
위에 개시된 실시 예의 설명으로, 당업자는 본 개시의 기술적 솔루션을 구현하거나 사용할 수 있다. 당업자라면 이러한 실시 예에 대한 수많은 수정을 용이하게 생각할 수 있으며, 본 명세서에서 정의된 일반 원리은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 실시 예에서 구현될 수 있다. 따라서, 본 개시의 실시 예는 본 명세서에 기재된 실시 예에 제한되기보다는 본 명세서에 개시된 원리 및 신규한 특징과 일치하는 가장 넓은 범위를 준수해야 한다.

Claims (14)

  1. PWM 변조기, 두 개의 DAC 전류원 및 두 개의 전력 증폭기 루프를 포함하는 디지털 오디오 전력 증폭기에 있어서,
    상기 PWM 변조기는 디지털 오디오 신호를 변조하여 PWMP 파 및 PWMN 파를 출력하도록 구성되며;
    상기 두 개의 DAC 전류원 중 하나와 상기 두 개의 전력 증폭기 루프 중 하나는 상기 PWMP 파를 처리하여 전압 신호를 출력하도록 구성되며;
    상기 두 개의 DAC 전류원 중 다른 하나와 상기 두 개의 전력 증폭기 루프 중 다른 하나는 상기 PWMN 파를 처리하여 다른 전압 신호를 출력하도록 구성되고;
    상기 두 개의 전력 증폭기 루프 각각은 연산 증폭기 U1, 커패시터 C1, 전력 증폭기 출력단, 제 1 저항기 R1, 제 2 저항기 R2 및 노이즈 제어 유닛을 포함하고,
    상기 연산 증폭기 U1의 반전 입력 단자는 상기 커패시터 C1의 단자, 상기 노이즈 제어 유닛의 단자 및 선행단의 상기 DAC 전류원의 출력 단자에 연결되고;
    상기 연산 증폭기 U1의 출력 단자는 상기 전력 증폭기 출력단의 제어 단자 및 상기 커패시터 C1의 다른 단자에 연결되고;
    상기 전력 증폭기 출력단의 출력 단자는 상기 제 1 저항기 R1 및 상기 제 2 저항기 R2을 통해 순차적으로 접지되고;
    상기 노이즈 제어 유닛의 다른 단자는 상기 제 1 저항기 R1가 제 2 저항기 R2에 연결되는 조인트에 연결되고;
    상기 제 1 저항기 R1의 저항 및 상기 제 2 저항기 R2의 저항은 R1/R2=(N-2)/2에 기초하여 설정되며 - N은 2보다 큼 - ;
    상기 연산 증폭기 U1의 비반전 입력 단자에 기준 전압이 입력되고, 상기 기준 전압은 PVDD/N이고, PVDD는 상기 전력 증폭기 출력단의 전원 전압을 나타내고;
    상기 노이즈 제어 유닛은 저항기 소자인, 전력 증폭기.
  2. 제 1 항에 있어서, 상기 노이즈 제어 유닛은 조정 가능한 저항기 소자이며, 상기 디지털 오디오 신호의 진폭이 감소함에 따라 상기 조정 가능한 저항기 소자의 저항이 감소하는, 전력 증폭기.
  3. 제 2 항에 있어서, 상기 조정 가능한 저항기 소자의 상기 저항은 상기 디지털 오디오 신호의 상기 진폭이 변경됨에 따라 단계적으로 변경되는, 전력 증폭기.
  4. 제 2 항에 있어서, 상기 노이즈 제어 유닛은 직렬로 연결된 복수의 저항기를 포함하고, 상기 복수의 저항기 각각은 스위치에 병렬로 연결되고, 상기 스위치의 온-오프 상태는 상기 디지털 오디오 신호의 상기 진폭에 따라 달라지는, 전력 증폭기.
  5. 제 4 항에 있어서, 상기 노이즈 제어 유닛은 직렬로 연결된 3개의 저항기 RF0, RF1 및 RF2를 포함하고, RF1=RF0 및 RF2=2*RF0인, 전력 증폭기.
  6. 제 2 항에 있어서, 상기 노이즈 제어 유닛은 상기 디지털 오디오 신호의 제로-크로싱에서 상기 노이즈 제어 유닛의 상기 저항을 수정하도록 구성되는, 전력 증폭기.
  7. 제 2 항에 있어서, 상기 PWM 변조기의 이득은 상기 가변 저항 소자의 상기 저항이 감소함에 따라 증가하여, 상ㄱ 디지털 오디오 전력 증폭기의 일정한 총 이득을 유지하는, 전력 증폭기.
  8. 제 2 항에 있어서, R2=2*R1인, 전력 증폭기.
  9. 연산 증폭기 U1, 커패시터 C1, 전력 증폭기 출력단, 제 1 저항기 R1, 제 2 저항기 R2 및 노이즈 제어 유닛을 포함하는, 전력 증폭기 루프에 있어서,
    상기 연산 증폭기 U1의 반전 입력 단자는 상기 커패시터 C1의 단자, 상기 노이즈 제어 유닛의 단자 및 전단의 DAC 전류원의 출력 단자에 연결되고;
    상기 연산 증폭기 U1의 출력 단자는 상기 전력 증폭기 출력단의 제어 단자 및 상기 커패시터 C1의 다른 단자에 연결되고;
    상기 전력 증폭기 출력단의 출력 단자는 상기 저항기 R1 및 상기 저항기 R2를 통해 순차적으로 접지되고;
    상기 노이즈 제어 유닛의 다른 단자는 상기 저항기 R1이 상기 저항기 R2에 연결되는 조인트에 연결되고;
    상기 제 1 저항기 R1의 저항과 상기 제 2 저항기 R2의 저항은 R1/R2=(N-2)/2에 기초하여 설정되며, N은 2보다 크며;
    상기 연산 증폭기 U1의 비반전 입력 단자에 기준 전압이 입력되고, 상기 기준 전압은 PVDD/N이고, PVDD는 상기 전력 증폭기 출력단의 전원 전압을 나타내고;
    상기 노이즈 제어 유닛은 저항 소자를 포함하는, 전력 증폭기 루프.
  10. 제 9 항에 있어서, 상기 노이즈 제어 유닛은 조정 가능한 저항 소자를 포함하고, 상기 디지털 오디오 신호의 진폭이 감소함에 따라 상기 조정 가능한 저항기 소자의 저항이 감소하는, 전력 증폭기 루프.
  11. 제 10 항에 있어서, 상기 조정 가능한 저항기 소자의 상기 저항은 상기 디지털 오디오 신호의 상기 진폭이 변경됨에 따라 단계적으로 변경되는, 전력 증폭기 루프.
  12. 제 10 항에 있어서, 상기 노이즈 제어 유닛은 직렬로 연결된 복수의 저항기를 포함하고, 상기 복수의 저항기 각각은 스위치에 병렬로 연결되고, 상기 스위치의 온-오프 상태는 상기 디지털 오디오 신호의 상기 진폭에 따라 달라지는, 전력 증폭기 루프.
  13. 제 12 항에 있어서, 상기 노이즈 제어 유닛은 직렬로 연결된 3개의 저항기 RF0, RF1 및 RF2를 포함하고, RF1=RF0 및 RF2=2*RF0인, 전력 증폭기 루프.
  14. 제 10 항에 있어서, 상기 노이즈 제어 유닛은 상기 디지털 오디오 신호의 제로-크로싱에서 상기 노이즈 제어 유닛의 상기 저항을 수정하도록 구성되는, 전력 증폭기 루프.

KR1020227016221A 2019-11-29 2020-11-18 디지털 오디오 전력 증폭기 및 전력 증폭기 루프 KR20220082048A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911217916.1A CN110868162A (zh) 2019-11-29 2019-11-29 一种数字音频功放和功放环路
CN201911217916.1 2019-11-29
PCT/CN2020/129674 WO2021104119A1 (zh) 2019-11-29 2020-11-18 一种数字音频功放和功放环路

Publications (1)

Publication Number Publication Date
KR20220082048A true KR20220082048A (ko) 2022-06-16

Family

ID=69657348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227016221A KR20220082048A (ko) 2019-11-29 2020-11-18 디지털 오디오 전력 증폭기 및 전력 증폭기 루프

Country Status (4)

Country Link
US (1) US20220416734A1 (ko)
KR (1) KR20220082048A (ko)
CN (1) CN110868162A (ko)
WO (1) WO2021104119A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110868162A (zh) * 2019-11-29 2020-03-06 上海艾为电子技术股份有限公司 一种数字音频功放和功放环路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581661B2 (en) * 2011-10-24 2013-11-12 Conexant Systems, Inc. Audio programmable gain amplifier with automatic reconfiguration
EP3703254B1 (en) * 2016-04-06 2022-02-16 Goodix Technology (HK) Company Limited Audio amplifier system
CN106255005B (zh) * 2016-09-23 2020-10-30 深圳市冠旭电子股份有限公司 一种音频地隔离差分电路及音箱
GB2565293A (en) * 2017-08-07 2019-02-13 Reid Acoustic Designs Ltd An error amplifier
CN109068237A (zh) * 2018-08-27 2018-12-21 上海艾为电子技术股份有限公司 一种数字音频功放系统
CN208540150U (zh) * 2018-08-27 2019-02-22 上海艾为电子技术股份有限公司 一种数字音频功放系统
CN208754539U (zh) * 2018-08-27 2019-04-16 上海艾为电子技术股份有限公司 一种数字音频功放系统
CN109660917B (zh) * 2018-12-26 2023-09-15 上海艾为电子技术股份有限公司 一种高压数字音频功放系统
CN110212871B (zh) * 2019-06-12 2022-03-22 上海艾为电子技术股份有限公司 一种音频功率放大器及其增益控制电路和控制方法
CN110868162A (zh) * 2019-11-29 2020-03-06 上海艾为电子技术股份有限公司 一种数字音频功放和功放环路

Also Published As

Publication number Publication date
WO2021104119A1 (zh) 2021-06-03
US20220416734A1 (en) 2022-12-29
CN110868162A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
US10008994B2 (en) Audio amplifier system
US7795970B2 (en) Reduction of dead-time distortion in class D amplifiers
US11101778B2 (en) Class D amplifiers
CN113016138B (zh) 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器
JP2011066558A (ja) Ｄ級増幅器
GB2564721A (en) Reducing audio artifacts in an amplifier with configurable final output stage
CN110582935A (zh) 在具有多个回放路径的音频系统中进行切换
EP3278450A1 (en) Envelope tracking circuits and methods with adaptive switching frequency
US10034085B2 (en) Class-D amplifier, audio processing apparatus and method of driving class-D amplifier
KR20220082048A (ko) 디지털 오디오 전력 증폭기 및 전력 증폭기 루프
JP7273484B2 (ja) 信号生成回路
US10483927B2 (en) Amplifier error current based on multiple integrators
JP5343782B2 (ja) Ｄ級増幅器
WO2006008945A1 (ja) ビデオ信号出力回路及びそれを用いた電子機器
US7397303B2 (en) Vacuum tube circuit
CN110829983A (zh) 一种数字音频功放
TW201735529A (zh) 可程式設計的放大器電路
JP6933798B2 (ja) スイッチングアンプ
TWI569572B (zh) 功率限制放大器
JP5376311B2 (ja) 半導体装置および電子機器
JPH05327380A (ja) 増幅器
CN112953410A (zh) 一种多重负反馈电路
CN110545082A (zh) 音频放大器的调制选择电路
TW201919335A (zh) 用於信號接收器中的雙模信號放大電路
JP2002237734A (ja) 抵抗ラダー型電子ボリューム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal