TW201735529A - 可程式設計的放大器電路 - Google Patents
可程式設計的放大器電路 Download PDFInfo
- Publication number
- TW201735529A TW201735529A TW106110419A TW106110419A TW201735529A TW 201735529 A TW201735529 A TW 201735529A TW 106110419 A TW106110419 A TW 106110419A TW 106110419 A TW106110419 A TW 106110419A TW 201735529 A TW201735529 A TW 201735529A
- Authority
- TW
- Taiwan
- Prior art keywords
- amplifier
- input
- capacitor
- switch
- circuit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 214
- 230000000630 rising effect Effects 0.000 claims description 10
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 8
- 230000005236 sound signal Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
- H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
可程式設計的放大器電路，包括：放大器；輸入電容器，耦接於該放大器的輸入端；回饋電容器，耦接於該放大器的輸入端和該放大器的輸出端；開關電容電阻器電路。該開關電容電阻器電路耦接於該放大器的該輸入端和該放大器的該輸出端之間，用於使用設置在該放大器的該輸入端和該放大器的該輸出端之間的至少一個電容器模擬回饋電阻器元件為該放大器的回饋路徑提供電阻，以避免洩漏電流流回該放大器的該輸入端。
Description
本發明係有關於電子技術領域，尤其涉及可程式設計的放大器電路。
關於信號處理，傳統的機制可能使用傳統的交流耦合（AC-coupled）放大器或使用傳統的直流耦合（DC-coupled）放大器來用程式設計好的增益處理輸入信號。在實際應用中，傳統的交流耦合放大器的輸入電容器的電容值很大且通常設置外部印刷電路板上而不設置在該放大器的積體電路中，因此成本較高。為解決傳統的交流耦合放大器的上述問題，傳統的直流耦合放大器使用差分電路結構，該差分電路結構的增益由輸入電容和回饋電容確定，由此輸入電容可設計得更小。
但是，傳統的直流耦合放大器電路具有從該直流耦合放大器的回饋電阻器流到該直流耦合放大器的輸入端的洩漏電流（leakage current），由此必然導致該回饋電阻器的實際電阻下降並變得比用戶設計的值小。在用戶將電阻的值設計為較大值的應用中，例如，音訊信號處理，實際電阻下降將導致更為嚴重的問題。
本發明提供可程式設計的放大器電路，可提供大的或者較大的回饋電阻。
本發明提供的第一種可程式設計的放大器電路，可包括：放大器；輸入電容器，耦接於該放大器的輸入端，用於接收輸入信號；回饋電容器，耦接於該放大器的輸入端和該放大器的輸出端；電壓縮放電路，耦接於該放大器的輸入端和該放大器的輸出端之間，用於模擬回饋電阻器元件來減小該放大器的該輸出端產生的信號的電壓振幅，以產生回饋信號至該放大器的該輸入端。
本發明提供的第二種可程式設計的放大器電路，可包括：放大器；輸入電容器，耦接於該放大器的輸入端，用於接收輸入信號；回饋電容器，耦接於該放大器的該輸入端和該放大器的輸出端；開關電容電阻器電路，耦接於該放大器的該輸入端和該放大器的該輸出端之間，用於使用設置在該放大器的該輸入端和該放大器的該輸出端之間的至少一個電容器模擬回饋電阻器元件為該放大器的回饋路徑提供電阻，以避免洩漏電流流回該放大器的該輸入端。
本發明提供的第三種可程式設計的放大器電路，可包括：差分放大器；第一輸入電容器，耦接於該差分放大器的正輸入端，用於接收第一輸入信號；第二輸入電容器，耦接於該差分放大器的負輸入端，用於接收第二輸入信號；第一回饋電容器，耦接於該差分放大器的該正輸入端和該差分放大器的負輸出端；第二回饋電容器，耦接於該差分放大器的該負輸入端和該差分放大器的正輸出端；第一開關電容電阻器電路，耦接於該差分放大器的該正輸入端和該差分放大器的該負輸出端之間，用於使用設置在該差分放大器的該正輸入端和該差分放大器的該負輸出端之間的至少一個電容器模擬第一回饋電阻器元件為該差分放大器的第一回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的一個輸入端；第二開關電容電阻器電路，耦接於該差分放大器的該負輸入端和該差分放大器的該正輸出端之間，用於使用設置在該差分放大器的該負輸入端和該差分放大器的該正輸出端之間的至少一個電容器模擬第二回饋電阻器元件為該差分放大器的第二回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的另輸入端。
本發明提供的第四種可程式設計的放大器電路，可包括：差分放大器；第一輸入電容器，耦接於該差分放大器的正輸入端，用於接收第一輸入信號；第二輸入電容器，耦接於該差分放大器的負輸入端，用於接收第二輸入信號；第一回饋電容器，耦接於該差分放大器的正輸入端和該差分放大器的負輸出端；第二回饋電容器，耦接於該差分放大器的負輸入端和該差分放大器的正輸出端；第一開關電容電阻器電路，耦接於該差分放大器的該負輸入端和該差分放大器的該負輸出端之間，用於使用設置在該差分放大器的該正輸入端和該差分放大器的該負輸出端之間的至少一個電容器模擬第一回饋電阻器元件為該差分放大器的第一回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的一個輸入端；第二開關電容電阻器電路，耦接於該差分放大器的該正輸入端和該差分放大器的該正輸出端之間，用於使用設置在該差分放大器的該負輸入端和該差分放大器的該正輸出端之間的至少一個電阻器模擬第二回饋電容器元件為該差分放大器的第二回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的另一個輸入端。
根據上述描述，本發明提供的可程式設計的放大器電路使用電壓縮放電路或開關電容電阻器電路來模擬放大器（或者差分放大器）的輸入端和輸出端之間的回饋電阻器元件，由此本發明可提供大的或者較大的回饋電阻。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可以是與電腦相關的實體，其中，該電腦可以是硬體、軟體、或硬體和軟體的結合。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
不同于傳統的開關電容電阻器（switched-capacitor resistor），本發明的一些實施例中提供一種新型的開關電容電阻器作為放大器的輸入端和輸出端之間的電阻器元件，以避免該電阻器元件的實際的電阻受流回該放大器的輸入端的洩漏電流（也即，通道洩漏）的影響。此外在各種改進的實施例中，一個新型的開關電容電阻器與另一個新型的開關電容電阻器串聯連接，也即，兩級新型的開關電容電阻器，來形成放大器的輸入端和輸出端之間的回饋路徑上的電阻器元件。需要注意的是，在其他實施例中，多餘兩級的新型的開關電容電阻器可串聯連接。此外，可使用電壓縮放電路縮小經過該放大器的回饋路徑的信號的振幅，以類比電阻器元件的功能來產生回饋信號至該放大器的輸出端。新型的開關電容電阻器或者電壓縮放電路均可被用來類比可為該放大器的反饋回路提供較大或者更大的電阻的電阻器元件。接下來將描述各種實施例。
第1圖根據本發明的第一實施例示出放大器電路100。放大器電路100包括放大器105、耦接於放大器105的輸入端用於接收輸入信號Vin的輸入電容器106、耦接於放大器105的輸入端和輸出端之間的回饋電容器107、耦接於放大器105的輸入端和輸出端之間的回饋電路110。放大器電路100為新型的直流耦合可程式設計增益放大器（Programmable Gain Amplifier，PGA），且放大器電路100的增益由電容器106的電容Cin和電容器107的電容Cfb確定並可根據不同的電容調整為不同的增益值。放大器105的輸出端產生輸出信號Vout。回饋電路110設置在放大器105的回饋閉合回路上，用於模擬可為該回饋閉合回路提供較大或者更大的電阻的電阻器元件。回饋電路110可為放大器電路100的系統提供該較大或更大的電阻，以維持/提高穩定性。可通過下面的等式表示放大器電路100的增益函數H（s）:
其中，Rfb表示回饋電路110提供的電阻值，而截止頻率f-3dB
由下面的等式確定：
在一些應用領域，例如音訊信號處理，可能需要將截止頻率f-3dB
保持為較低或更低的頻率。例如，由於音訊頻寬通常為20Hz-20KHz，因此，當放大器電路100用於處理音訊信號時，其截止頻率f-3dB
需要保持為低於20KHz。為了保持截止頻率f-3dB
為較低或更低的頻率，作為新型的直流耦合可程式設計增益放大器的放大器電路100配置為使用回饋電路110作為可提供較大或更大電阻Rfb的電阻器元件，因此，不需要增大電容器Cfb的電容來保持截止頻率f-3dB
為較低或更低的頻率。在一些情形中，電容器Cfb的電容可設計得非常小。由此，可降低電路成本。
需要注意的是，保持截止頻率f-3dB
為較低或更低的頻率僅用於解釋將放大器電路100用於音訊信號處理領域時，放大器電路100可提供的優點中的其中一個，其並不表示對本發明的限定。
特別地，回饋電路110包括新型的開關電容電阻器電路1101和電壓縮放電路1102。開關電容電阻器電路1101使用設置在放大器105的輸入端和輸出端之間的至少一個電容值模擬回饋電阻器元件來為放大器105的回饋路徑提供電阻，以避免洩漏電流流回放大器105的輸入端。開關電容電阻器電路1101包括記憶體模組1101A和反相電路1104。記憶體模組1101A包括開關P1-P4和具有電容Cs的電容器1103，用於信號隔離以避免通道洩漏電流。開關電容電阻器電路1101作用為可提供較大或更大電阻Rfb’的新型的開關電容電阻器，並進一步用於為它的輸入端和輸出端提供信號通道隔離功能，以避免通道洩漏電流。電壓縮放電路115耦接於開關電容電阻器電路1101的一端，用於縮小放大器105的輸出端的信號Vout的振幅，以產生信號Vout/M至開關電容電阻器電路1101，來類比電阻器元件的功能來提供電阻。回饋電路110提供的電阻Rfb由開關電容電阻器電路1101的電阻和與開關電容電阻器電路1101串聯的電壓縮放電路1102所提供的電阻確定。
開關電容電阻器電路1101包括單級的新型的開關電容電阻器，也即，模組1101A，模組1101A包括開關P1-P4以及電容器1103。開關P1-P4的閉合（on）/切斷（off）狀態由頻率為Fclk的時鐘頻率信號控制。在一些應用領域，例如音訊信號處理，由於音訊信號的頻率頻寬幾乎位於20Hz-20KHz的範圍，因此頻率Fclk設置為大於頻率20KHz的兩倍，以避免信號混疊。但這並不表示對本發明的限定。
當開關P1和P2同時閉合，開關P3和P4同時切斷。相反，當開關P1和P2同時切斷，開關P3和P4同時閉合。例如，當時鐘頻率信號處於上升沿，開關P1和P2閉合，開關P3和P4切斷。電容器1103的第一端耦接於放大器105的輸入端的電壓信號，電容器1103的第二端耦接於參考電平VCM1，參考電平VCM1可為接地電平。當時鐘頻率信號處於該上升沿之後的下降沿，開關P1和P2切斷，開關P3和P4閉合。電容器1103的第一端立即從放大器105的輸入端的電壓信號切斷並耦接至參考電平VCM2，參考電平VCM1和VCM2可相同或者不同。此外，電容器的第二端立即從參考電平VCM1切斷並通過反相電路1104耦接於電壓縮放電路1102的輸出端。反相電路1104在它的輸入端接收電壓縮放電路1102的輸出信號Vout/M來產生與信號Vout/M反相的信號。需要注意的是，上述提及的通過上升沿和下降沿控制每個開關的狀態僅是便於說明的舉例，並不表示對本發明的限定。
由於電容器1103可作為信號隔離來避免放大器105的輸出端和輸入端之間的直接的回饋電路路徑，開關電容電阻器1101可在不導致通道洩漏電流的情形下等效地提供電阻值。可通過下面的等式確定開關電容電阻器電路1101提供的電阻Rfb’：
其中，Cs表示電容器1103的電容，Fclk表示時鐘頻率信號的頻率。由於電容器1103的操作，在放大器105的輸入端和輸出端之間不存在直接的信號路徑，因此，沒有通道洩漏電路流至放大器105的輸入端。
電壓縮放電路1102用於縮小放大器105的輸出端的信號的振幅Vout來產生具有電壓振幅Vout/M（也即，最初的振幅Vout的M分之一）的回饋信號至開關電容電阻器電路1101。由於電壓縮放電路102縮小電壓振幅Vout，因此，電壓縮放電路1102等效作用為電阻器電路。
因此，基於開關電容電阻器電路1101和電壓縮放電路1102的操作，回饋電路110可提供較大或更大的電阻值Rfb。值得注意的是，如果希望使用更低的電路成本實施電路110，可省略開關電容電阻器1101或電壓縮放電路1102中的任一個。也即，在其他實施例中，回饋電路110可包括開關電容電阻器1101而不包括電壓縮放電路1102；開關電容電阻器1101的一端直接連接至放大器105的輸出端。或者，回饋電路110可包括電壓縮放電路1102而不包括開關電容電阻器1101；電壓縮放電路1102的一端直接連接至放大器105的輸入端。這些變形同樣可提供較大的電阻並屬於本發明的保護範圍。此外，在其他實施例中，模組1101A和反相電路1104的位置可互換。也即，反相電路1104可耦接於記憶體模組1101A和放大器105的輸入端之間。
需要注意的是，回饋電路110的結構可用於差分放大器中。例如，兩個分別具有回饋電路110的結構的回饋電路可分別放置在差分放大器的不同回饋路徑上來獲得前述的功能和優點。
此外，在其他實施例中，可使用複數個記憶體模組。例如，另一級新型的開關電容電阻器可與開關P1-P4以及電容器1103一起使用來形成串聯結構的新型的開關電容電阻器（也即，兩級新型的開關電容電阻器），而不再需要反相電路1104。
第2A圖和第2B圖為根據本發明的第二實施例的放大器電路200A和200B的示意圖。開關電容電阻器電路1101包括串聯結構的複數個新型的開關電容電阻器。開關電容電阻器電路1101包括串聯連接的複數個記憶體模組1101A來形成該串聯結構。第2A圖示出串聯連接的兩個記憶體模組。第2B圖示出串聯連接的大於兩個的記憶體模組。
如第2A圖所示，開關電容電阻器電路1101包括串聯連接的兩個記憶體模組1101A和1101B，其中，記憶體模組1101A包括開關P1-P4以及電容器1103A，記憶體模組1101B包括開關P1’-P4’以及電容器1103B。開關P1-P4以及開關P1’-P4’的閉合/切斷狀態由頻率為Fclk的時鐘頻率信號控制。當開關P1和P2同時閉合，開關P3和P4同時切斷。相反，當開關P1和P2同時切斷，開關P3和P4同時閉合。當開關P1’和P2’同時閉合，開關P3’和P4’同時切斷。相反，當開關P1’和P2’同時切斷，開關P3’和P4’同時閉合。
例如，當時鐘頻率信號處於上升沿，開關P1和P2閉合，開關P3和P4切斷。電容器1103A的第一端耦接於放大器105的輸入端，電容器1103A的第二端耦接於參考電平VCM1。當時鐘頻率信號處於該上升沿之後的下降沿，開關P1和P2切斷，開關P3和P4閉合。電容器1103A的第一端立即從放大器105的輸入端切斷並耦接至參考電平VCM2。此外，電容器1103A的第二端立即從參考電平VCM1切斷並耦接於開關P4和P2’之間的中間節點。當該時鐘頻率信號處於該下降沿之後的另一個上升沿，開關P1’和P2’閉合，開關P3和P4切斷。電容器1103B的第一端耦接於參考電平VCM2，電容器1103B的第二端耦接於開關P4和P2’之間的中間節點。當時鐘頻率信號處於該另一個上升沿之後的另一個下降沿，開關P1’和P2’切斷，開關P3’和P4’閉合。電容器1103B的第一端立即從參考電平VCM2切斷並耦接至電壓縮放電路1102的一端。此外，電容器1103B的第二端立即從開關P4和P2’之間的中間節點切斷並耦接至參考電平VCM3。因此，通過具有兩級新型的開關電容電阻器的串聯結構，本實施例可在不使用反相電路的情形下有效地避免通道洩漏電流。需要注意的是，參考電平VCM1、VCM2、VCM3可相同或者不同。此外，上述提及的通過上升沿和下降沿控制每個開關的狀態僅是便於說明的舉例，並不表示對本發明的限定。
進一步，在其他實施例中，新型的開關電容電阻器和電壓縮放電路形成的串聯結構可用於差分放大器中。第3圖根據本發明的第三實施例示出放大器電路300。放大器電路300包括差分放大器305、包括電容Cinp的輸入電容器306P和包括電容Cinn的輸入電容器306N、包括電容Cfbp的回饋電容器307P和包括電容Cfbn的回饋電容器307N、以及回饋電路310。其中，回饋電路310包括電壓縮放電路3102（包括阻抗電路Z1-Z4）和開關電容電阻器電路3101P和3101N，其中，開關電容電阻器電路3101P和3101N中的每一個包括複數個新型的開關電容電阻器形成的串聯結構。如第3圖所示，輸入電容器306P連接在差分輸入信號Vinp和放大器305的正輸入端之間，輸入電容器306N連接在差分輸入信號Vinn和放大器305的負輸入端之間，回饋電容器307P連接在放大器305的正輸入端和負輸出端之間，回饋電容器307N連接在放大器305的負輸入端和正輸出端之間。
開關電容電阻器電路3101P用於通過使用至少一個設置的電容器來模擬第一回饋電阻器元件為差分放大器305的第一回饋路徑提供電阻，以避免通道洩漏電流流回差分放大器305的一個輸入端。開關電容電感器電路3101N用於通過使用至少一個電容器來模擬第二回饋電阻器元件為差分放大器305的第二回饋路徑提供電阻，以避免通道洩漏電流流回差分放大器305的另一個輸入端。開關電容電阻器3101P包括兩個記憶體模組1101A和1101B形成的串聯結構，開關電容電阻器電路3101N包括兩個記憶體模組1101C和1101D形成的串聯結構。每一個記憶體模組根據記憶體模組如第1圖所示的1101A的結構實施。為簡化起見，將不詳細進行描述。
電壓縮放電路3102包括阻抗單元Z1-Z4，阻抗單元Z1-Z4可為電阻器和/或其他阻抗電路。阻抗單元Z1耦接於放大器305的負輸出端Voutn和記憶體模組1101B的一端之間，阻抗單元Z2耦接於記憶體模組1101B的一端和參考電平VCM7（例如，普通模式電壓）之間。此外，阻抗單元Z3耦接於放大器305的正輸出端Voutp和記憶體模組1101D的一端之間，阻抗單元Z4耦接於記憶體模組1101D的一端和參考電平VCM7之間。通過阻抗單元Z1和Z2，Voutn上的輸出信號的電壓振幅可被縮小。通過阻抗單元Z3和Z4，Voutp上的輸出信號的電壓振幅可被縮小。電壓縮放電路3102可等效地提供電阻器功能。需要注意的是，電壓縮放電路3102的阻抗僅用於舉例，並不表示對本發明進行限定。
進一步，單級的新型的開關電容電阻器結構可用於差分放大器。第4圖根據本發明的第四實施例示出放大器電路400。放大器電路400包括差分放大器305、包括電容Cinp的輸入電容器306P和包括電容Cinn的輸入電容器306N、包括電容Cfbp的回饋電容器307P和包括電容Cfbn的回饋電容器307N、以及回饋電路410。其中，回饋電路410包括電壓縮放電路3102（包括阻抗單元Z1-Z4）和開關電容電阻器電路4101P和4101N，其中，開關電容電阻器電路4101P和4101N中的每一個具有單級的新型的開關電容電阻器。開關電容電阻器電路4101P包括單個記憶體模組1101A，開關電容電阻器電路4101N包括單個記憶體模組1101C。如第4圖所示，開關電容電阻器電路4101P的輸入端和電容器307P的輸入端耦接於放大器305的負輸入端，開關電容電阻器電路4101N的輸入端和電容器307N的輸入端耦接於放大器305的正輸入端，不需要反相電路1104。
此外，在其他實施例中，可使用一組開關和相應的可程式設計電容器陣列實現位於該放大器的輸入端和輸出端的回饋電容器，以避免在回饋電容器的路徑上產生洩漏電流並使該回饋電容器的電容可程式設計。第5圖根據本發明的第五實施例示出放大器電路500。放大器電路500包括差分放大器305、輸入電容器306P和306N、回饋電路410、回饋電容器507P和507N。回饋電容器507P包括複數個開關S1-Sn和電容器陣列（包括複數個電容器Cp1-Cpn）。回饋電容器507N包括複數個開關S1’-Sn’和電容器陣列（包括複數個電容器Cn1-Cnn）。開關S1-Sn和S1’-Sn’為使用者可選的開關。例如，使用者可選擇路徑S1，S1’和相應的電容器Cp1，Cn1，以閉合開關S1，S1’並切斷其他開關，以便使回饋電容器507P和507N的電容分別作為Cp1和Cn1。
此外，在其他實施例中，新型的開關電容電阻器的串聯結構和一組開關及其相應的可程式設計電容器陣列可同時用於差分放大器。第6圖根據本發明的第六實施例示出放大器電路600。放大器電路600包括差分放大器305、輸入電容器306P和306N以及回饋電路。其中，該回饋電路包括新型的開關電容電阻器形成的串聯結構以及一對回饋電容器，該一對回饋電容器中的每一個通過一組開關和相應的可程式設計電容器陣列實現。第6圖中的電路元件的功能和操作與第3圖和第5圖中的相應的電路元件的功能和操作類似，為了簡化將不進行詳細描述。
申請專利範圍書中用以修飾元件的“第一”、“第二”等序數詞的使用本身未暗示任何優先權、優先次序、各元件之間的先後次序、或所執行方法的時間次序，而僅用作標識來區分具有相同名稱（具有不同序數詞）的不同元件。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100，200A，200B，300，400，500，600‧‧‧放大器電路
1101，3101P，3101N，4101P，4101N‧‧‧開關電容電阻器電路
1101A，1101B，1101C，1101D‧‧‧記憶體模組
P1，P2，P3，P4，P1’，P2’，P3’，P4’S1-Sn，S1’-Sn’‧‧‧開關
VCM1，VCM2，VCM3，VCM4，VCM5，VCM6，VCM7‧‧‧參考電平
1104‧‧‧反相電路
1102，3102‧‧‧電壓縮放電路
110，310，410‧‧‧回饋電路
107，307P，307N，07P，507N‧‧‧回饋電容器
106，306P，306N‧‧‧輸入電容器
105，305‧‧‧放大器
Vout‧‧‧輸出信號
1103A，1103B，Cp1-Cpn，Cn1-Cnn‧‧‧電容器
Voutn‧‧‧放大器305的負輸出端
Voutp‧‧‧放大器305的正輸出端
Vinp，Vinn‧‧‧差分輸入信號
Z1，Z2，Z3，Z4‧‧‧阻抗單元
1101，3101P，3101N，4101P，4101N‧‧‧開關電容電阻器電路
1101A，1101B，1101C，1101D‧‧‧記憶體模組
P1，P2，P3，P4，P1’，P2’，P3’，P4’S1-Sn，S1’-Sn’‧‧‧開關
VCM1，VCM2，VCM3，VCM4，VCM5，VCM6，VCM7‧‧‧參考電平
1104‧‧‧反相電路
1102，3102‧‧‧電壓縮放電路
110，310，410‧‧‧回饋電路
107，307P，307N，07P，507N‧‧‧回饋電容器
106，306P，306N‧‧‧輸入電容器
105，305‧‧‧放大器
Vout‧‧‧輸出信號
1103A，1103B，Cp1-Cpn，Cn1-Cnn‧‧‧電容器
Voutn‧‧‧放大器305的負輸出端
Voutp‧‧‧放大器305的正輸出端
Vinp，Vinn‧‧‧差分輸入信號
Z1，Z2，Z3，Z4‧‧‧阻抗單元
第1圖根據本發明的第一實施例示出放大器電路。 第2A圖和第2B圖為根據本發明的第二實施例的放大器電路和的示意圖。 第3圖根據本發明的第三實施例示出放大器電路。 第4圖根據本發明的第四實施例示出放大器電路。 第5圖根據本發明的第五實施例示出放大器電路。 第6圖根據本發明的第六實施例示出放大器電路。
100‧‧‧放大器電路
1101‧‧‧開關電容電阻器電路
1101A‧‧‧記憶體模組
P1，P2，P3，P4‧‧‧開關
VCM1，VCM2‧‧‧參考電平
1104‧‧‧反相電路
1102‧‧‧電壓縮放電路
110‧‧‧回饋電路
107‧‧‧回饋電容器
106‧‧‧輸入電容器
105‧‧‧放大器
Vout‧‧‧輸出信號
Claims (21)
- 一種可程式設計的放大器電路，包括： 放大器； 輸入電容器，耦接於該放大器的輸入端，用於接收輸入信號； 回饋電容器，耦接於該放大器的輸入端和該放大器的輸出端； 電壓縮放電路，耦接於該放大器的輸入端和該放大器的輸出端之間，用於模擬回饋電阻器元件來減小該放大器的該輸出端產生的信號的電壓振幅，以產生回饋信號至該放大器的該輸入端。
- 如申請專利範圍第1項的可程式設計的放大器電路，該電壓縮放電路包括： 第一阻抗單元，耦接於該放大器的該輸出端； 第二阻抗單元，耦接於該第一阻抗單元和參考電平之間； 其中，該第一阻抗單元和該第二阻抗單元之間的一個中間節點耦接於該回饋信號。
- 一種可程式設計的放大器電路，包括： 放大器； 輸入電容器，耦接於該放大器的輸入端，用於接收輸入信號； 回饋電容器，耦接於該放大器的該輸入端和該放大器的輸出端； 開關電容電阻器電路，耦接於該放大器的該輸入端和該放大器的該輸出端之間，用於使用設置在該放大器的該輸入端和該放大器的該輸出端之間的至少一個電容器模擬回饋電阻器元件為該放大器的回饋路徑提供電阻，以避免洩漏電流流回該放大器的該輸入端。
- 如申請專利範圍第3項的可程式設計的放大器電路，該開關電容電阻器電路包括： 記憶體模組，耦接於該放大器的該輸入端，用於使用設置在該放大器的該輸入端和該放大器的輸出端之間的第一電容器來避免洩漏電流流經該回饋路徑； 反相電路，耦接於該記憶體模組的一端，用於對該放大器的該輸出端產生的信號進行反相，以產生回饋信號至該記憶體模組；或者，用於對該放大器產生的信號進行反相，以產生信號至該放大器的該輸入端。
- 如申請專利範圍第4項的可程式設計的放大器電路，該記憶體模組包括： 該第一電容器； 第一開關，選擇性地耦接於該放大器的該輸入端和該第一電容器的第一端之間； 第二開關，選擇性地耦接於參考電平和該第一電容器的第二端之間； 第三開關，選擇性地耦接於該參考電平和該第一電容器的該第一端之間； 第四開關，選擇性地耦接於該第一電容器的該第二端和該記憶體模組的一端之間。
- 如申請專利範圍第5項的可程式設計的放大器電路，當該第三開關和該第四開關切斷時，該第一開關和該第二開關閉合；當該第三開關和該第四開關閉合時，該第一開關和該第二開關切斷。
- 如申請專利範圍第6項的可程式設計的放大器電路，當時鐘頻率信號處於上升沿，該第一開關和該第二開關閉合，該第三開關和該第四開關切斷；當該時鐘頻率信號處於下降沿，該第一開關和該第二開關切斷，該第三開關和該第四開關閉合。
- 如申請專利範圍第3項的可程式設計的放大器電路，該開關電容電阻器電路包括： 複數個記憶體模組，耦接於該放大器的該輸入端和該放大器的該輸出端之間，用於分別使用設置在該放大器的該輸入端和該放大器的該輸出端之間的複數個電容器避免洩漏電流； 其中，該複數個記憶體模組串聯連接。
- 如申請專利範圍第8項的可程式設計的放大器電路，該複數個記憶體模組包括： 第一記憶體模組，耦接於該放大器的該輸入端，用於使用設置在該放大器的該輸入端和該放大器的該輸出端之間的第一電容器避免洩漏電流流經該回饋路徑； 第二記憶體模組，耦接於該第一記憶體模組和該放大器的該輸出端之間，用於使用設置在該放大器的該輸入端和該放大器的該輸出端之間的第二電容器避免洩漏電流流經該回饋路徑； 其中，該第一記憶體模組和該第二記憶體模組串聯連接。
- 如申請專利範圍第8項的可程式設計的放大器電路，每一個記憶體模組進一步包括： 第一開關，選擇性地耦接於第一端； 第二開關，選擇性地耦接於參考電平和第二端之間； 第三開關，選擇性地耦接於該參考電平和該第一端之間； 第四開關，選擇性地耦接於該第二端； 其中，該第一端和該第二端為該每一個記憶體模組使用的一個電容器的兩端。
- 如申請專利範圍第3項的可程式設計的放大器電路，還包括： 電壓縮放電路，耦接於該開關電容電阻器電路和該放大器的該輸入端之間，用於模擬回饋電容器元件減小該放大器的該輸出端產生的信號的電壓振幅，以產生回饋信號至該開關電容電阻器電路。
- 一種可程式設計的放大器電路，包括： 差分放大器； 第一輸入電容器，耦接於該差分放大器的正輸入端，用於接收第一輸入信號； 第二輸入電容器，耦接於該差分放大器的負輸入端，用於接收第二輸入信號； 第一回饋電容器，耦接於該差分放大器的該正輸入端和該差分放大器的負輸出端； 第二回饋電容器，耦接於該差分放大器的該負輸入端和該差分放大器的正輸出端； 第一開關電容電阻器電路，耦接於該差分放大器的該正輸入端和該差分放大器的該負輸出端之間，用於使用設置在該差分放大器的該正輸入端和該差分放大器的該負輸出端之間的至少一個電容器模擬第一回饋電阻器元件為該差分放大器的第一回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的一個輸入端； 第二開關電容電阻器電路，耦接於該差分放大器的該負輸入端和該差分放大器的該正輸出端之間，用於使用設置在該差分放大器的該負輸入端和該差分放大器的該正輸出端之間的至少一個電容器模擬第二回饋電阻器元件為該差分放大器的第二回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的另輸入端。
- 如申請專利範圍第12項的可程式設計的放大器電路， 每一個開關電容電阻器電路包括： 記憶體模組，用於使用特定的電容器避免洩漏電流流經該第一回饋路徑或該第二回饋路徑； 反相電路，耦接於該記憶體模組的一端，用於對該差分放大器的輸出端產生的信號執行反相，以產生回饋信號至該記憶體模組；或者，用於對該記憶體模組產生的信號執行反相，以產生信號至該差分放大器的輸入端。
- 如申請專利範圍第13項的可程式設計的放大器電路，該記憶體模組包括： 該特定的電容器； 第一開關，選擇性地耦接於該特定的電容器的第一端； 第二開關，選擇性地耦接於第一參考電平和該特定的電容器的第二端之間； 第三開關，選擇性地耦接於第二參考電平和該特定的電容器的第一端之間； 第四開關，選擇性地耦接於該特定的電容器的第二端。
- 如申請專利範圍第14項的可程式設計的放大器電路，當該第三開關和該第四開關切斷時，該第一開關和該第二開關閉合；當該第三開關和該第四開關閉合時，該第一開關和該第二開關切斷。
- 如申請專利範圍第15項的可程式設計的放大器電路，當時鐘頻率信號處於上升沿，該第一開關和該第二開關閉合，該第三開關和該第四開關切斷；當該時鐘頻率信號處於下降沿，該第一開關和該第二開關切斷，該第三開關和該第四開關閉合。
- 如申請專利範圍第13項的可程式設計的放大器電路，該記憶體模組包括： 第一記憶體模組，耦接於該差分放大器的該正輸入端或該負輸入端，用於使用第一電容器避免洩漏電流流經該第一回饋路徑或該第二回饋路徑； 第二記憶體模組，耦接於該第一記憶體模組和該差分放大器的該正輸出端貨該負輸出端之間，用於使用第二電容器避免洩漏電流流經該第一回饋路徑或該第二回饋路徑； 其中，該第一記憶體模組和該第二記憶體模組串聯連接。
- 如申請專利範圍第17項的可程式設計的放大器電路，該第一記憶體模組和該第二記憶體模組中的每一個進一步包括： 第一開關，選擇性地耦接於該差分放大器的一個輸入端和第一端； 第二開關，選擇性地耦接於第一參考電平和第二端之間； 第三開關，選擇性地耦接於第二參考電平和該第一端之間； 第四開關，選擇性地耦接於該第二端； 其中，該第一端和該第二端為該第一記憶體模組的該第一電容器的兩端或者為該第二記憶體模組的該第二電容器的兩端。
- 如申請專利範圍第12項的可程式設計的放大器電路，還包括： 電壓縮放電路，耦接於該第一開關電容電阻器電路、該第二開關電容電阻器電路和該差分放大器的該正輸出端及該負輸出端之間，用於模擬兩個回饋電阻器元件減小該差分放大器的該負輸出端產生的信號的電壓振幅，以產生第一回饋信號至該第一開關電容電阻器電路，以及減小該差分放大器的該正輸出端產生的信號的電壓振幅，以產生第二回饋信號至該第二開關電容電阻器電路。
- 一種可程式設計的放大器電路，包括： 差分放大器； 第一輸入電容器，耦接於該差分放大器的正輸入端，用於接收第一輸入信號； 第二輸入電容器，耦接於該差分放大器的負輸入端，用於接收第二輸入信號； 第一回饋電容器，耦接於該差分放大器的正輸入端和該差分放大器的負輸出端； 第二回饋電容器，耦接於該差分放大器的負輸入端和該差分放大器的正輸出端； 第一開關電容電阻器電路，耦接於該差分放大器的該負輸入端和該差分放大器的該負輸出端之間，用於使用設置在該差分放大器的該正輸入端和該差分放大器的該負輸出端之間的至少一個電容器模擬第一回饋電阻器元件為該差分放大器的第一回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的一個輸入端； 第二開關電容電阻器電路，耦接於該差分放大器的該正輸入端和該差分放大器的該正輸出端之間，用於使用設置在該差分放大器的該負輸入端和該差分放大器的該正輸出端之間的至少一個電阻器模擬第二回饋電容器元件為該差分放大器的第二回饋路徑提供電阻，以避免洩漏電流流回該差分放大器的另一個輸入端。
- 如申請專利範圍第20項的可程式設計的放大器電路，該第一開關電容電阻器電路和該第二開關電容電阻器電路中任一個包括: 信號記憶體模組，用於使用特定的電容器來避免洩漏電流。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662315638P | 2016-03-30 | 2016-03-30 | |
| US62/315,638 | 2016-03-30 | ||
| US15/434,061 | 2017-02-16 | ||
| US15/434,061 US10199995B2 (en) | 2016-03-30 | 2017-02-16 | Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201735529A true TW201735529A (zh) | 2017-10-01 |
| TWI621330B TWI621330B (zh) | 2018-04-11 |
Family
ID=58185384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106110419A TWI621330B (zh) | 2016-03-30 | 2017-03-29 | 可程式設計的放大器電路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10199995B2 (zh) |
| EP (1) | EP3226411B1 (zh) |
| CN (1) | CN107276544B (zh) |
| TW (1) | TWI621330B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10122392B2 (en) * | 2016-08-18 | 2018-11-06 | Advanced Micro Devices, Inc. | Active equalizing negative resistance amplifier for bi-directional bandwidth extension |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657455B2 (en) * | 2000-01-18 | 2003-12-02 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
| US6392219B1 (en) * | 2000-03-06 | 2002-05-21 | Tektronix, Inc. | Discrete filter-less optical reference receiver and output amplifier |
| US6731163B2 (en) * | 2002-03-08 | 2004-05-04 | Texas Instruments Incorporated | Miller de-compensation for differential input, differential output amplifier |
| US7394309B1 (en) * | 2006-08-15 | 2008-07-01 | National Semiconductor Corporation | Balanced offset compensation circuit |
| US7423480B2 (en) | 2006-11-13 | 2008-09-09 | National Instruments Corporation | AC amplifier for precision measurement |
| US7885043B2 (en) * | 2007-06-15 | 2011-02-08 | General Electric Company | Remote-operable micro-electromechanical system based over-current protection apparatus |
| CN102119486A (zh) * | 2008-06-11 | 2011-07-06 | 新加坡国立大学 | 具有集成可调带通功能的cmos放大器 |
| WO2010043999A1 (en) * | 2008-10-13 | 2010-04-22 | Nxp B.V. | Switched-capacitor pipeline stage |
| IT1392309B1 (it) | 2008-12-15 | 2012-02-24 | St Microelectronics Srl | Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito |
| JP2011041172A (ja) * | 2009-08-18 | 2011-02-24 | Ricoh Co Ltd | 電子ボリューム回路 |
| EP2418768B1 (en) * | 2010-08-10 | 2013-04-24 | ST-Ericsson SA | Integrated amplifier for driving acoustic transducers |
| US8400218B2 (en) * | 2010-11-15 | 2013-03-19 | Qualcomm, Incorporated | Current mode power amplifier providing harmonic distortion suppression |
| KR101919056B1 (ko) * | 2011-04-28 | 2018-11-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 회로 |
| US8638165B2 (en) | 2011-06-06 | 2014-01-28 | Qualcomm Incorporated | Switched-capacitor DC blocking amplifier |
| CN103187938B (zh) * | 2011-12-27 | 2017-07-25 | 国民技术股份有限公司 | 一种用于低频信号检测及传输系统的差分模拟前端装置 |
| US8872589B2 (en) * | 2012-09-20 | 2014-10-28 | Infineon Technologies Ag | System and method for a programmable gain amplifier |
| DE112012007201T5 (de) * | 2012-10-16 | 2015-08-27 | Volterra Semiconductor Corporation | Maximum Power Point Tracking Controller und zugeordnete Systeme und Methoden |
| US9263995B2 (en) * | 2012-11-14 | 2016-02-16 | Mediatek Inc. | Multi-mode OPAMP-based circuit |
| US9716477B2 (en) * | 2012-12-28 | 2017-07-25 | Peregrine Semiconductor Corporation | Bias control for stacked transistor configuration |
| US8988146B1 (en) * | 2013-06-07 | 2015-03-24 | Ion E. Opris | Voltage amplifier for capacitive sensing devices using very high impedance |
| US20150002209A1 (en) * | 2013-06-28 | 2015-01-01 | Qualcomm Incorporated | Circuits for semiconductor device leakage cancellation |
| US9391569B2 (en) | 2014-03-31 | 2016-07-12 | Qualcomm Incorporated | Multi-stage switched-capacitor DC blocking circuit for audio frontend |
| US9912311B2 (en) * | 2015-07-22 | 2018-03-06 | Samsung Electronics Co., Ltd | Multimode reconfigurable amplifier and analog filter including the same |
| US9590801B1 (en) * | 2015-10-12 | 2017-03-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Equalization scheme in trans-impedance amplifier for optical communications |
-
2017
- 2017-02-16 US US15/434,061 patent/US10199995B2/en active Active
- 2017-02-27 EP EP17158075.6A patent/EP3226411B1/en active Active
- 2017-03-29 CN CN201710195689.1A patent/CN107276544B/zh active Active
- 2017-03-29 TW TW106110419A patent/TWI621330B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170288617A1 (en) | 2017-10-05 |
| EP3226411A1 (en) | 2017-10-04 |
| US10199995B2 (en) | 2019-02-05 |
| CN107276544A (zh) | 2017-10-20 |
| EP3226411B1 (en) | 2020-05-06 |
| CN107276544B (zh) | 2021-03-12 |
| TWI621330B (zh) | 2018-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100171549A1 (en) | Variable Gain Amplifier Circuit and Filter Circuit | |
| US7999612B2 (en) | Operational amplifier having DC offset cancellation capability | |
| US9263995B2 (en) | Multi-mode OPAMP-based circuit | |
| CN112042117A (zh) | 具有多个独立输出级的d类放大器 | |
| US20080186091A1 (en) | Dual Transconductance Amplifiers and Differential Amplifiers Implemented Using Such Dual Transconductance Amplifiers | |
| JP2011109642A (ja) | 初段増幅回路およびそれを用いた電子機器 | |
| TWI621330B (zh) | 可程式設計的放大器電路 | |
| CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
| JP2004320712A (ja) | 増幅回路 | |
| US9948244B1 (en) | Amplifier with adjustable gain | |
| WO2014042950A1 (en) | Amplifier with voltage and current feedback error correction | |
| TWI621331B (zh) | 可程式化增益放大器 | |
| TW201902116A (zh) | 反相放大器比較器 | |
| JP6820094B2 (ja) | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ | |
| JPH0585084B2 (zh) | ||
| KR20220082048A (ko) | 디지털 오디오 전력 증폭기 및 전력 증폭기 루프 | |
| JP2008227712A (ja) | 可変ゲイン増幅回路 | |
| JP2018157238A (ja) | 半導体装置、オペアンプ及び電子機器 | |
| CN111464149A (zh) | 滤波放大器 | |
| TWI815488B (zh) | 放大電路 | |
| JP2005303823A (ja) | 増幅回路 | |
| RU2432668C1 (ru) | Дифференциальный операционный усилитель с парафазным выходом | |
| Huang et al. | A 1 V instrumentation amplifier | |
| TWI503004B (zh) | 音量調節電路 | |
| JPWO2012032736A1 (ja) | 増幅回路 |