TWI815488B - 放大電路 - Google Patents

放大電路 Download PDF

Info

Publication number
TWI815488B
TWI815488B TW111120549A TW111120549A TWI815488B TW I815488 B TWI815488 B TW I815488B TW 111120549 A TW111120549 A TW 111120549A TW 111120549 A TW111120549 A TW 111120549A TW I815488 B TWI815488 B TW I815488B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
energy storage
amplifier
storage module
Prior art date
Application number
TW111120549A
Other languages
English (en)
Other versions
TW202301799A (zh
Inventor
舒吉特庫馬爾 比拉
溫松翰
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202301799A publication Critical patent/TW202301799A/zh
Application granted granted Critical
Publication of TWI815488B publication Critical patent/TWI815488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45148—At least one reactive element being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45422—Indexing scheme relating to differential amplifiers the CMCL comprising one or more capacitors not as integrating capacitor, e.g. for stability purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45542—Indexing scheme relating to differential amplifiers the IC comprising bias stabilisation means, e.g. DC level stabilisation, and temperature coefficient dependent control, e.g. by DC level shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45546—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors feedback coupled to the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供了一種放大電路，其中，該放大電路包括輸入端、電容器、放大器、反饋電路以及混疊音調消除電路。輸入端被配置為接收第一輸入信號。電容器耦接到輸入端。放大器被配置為通過電容器接收該輸入信號以產生輸出信號。反饋電路耦接在放大器的輸入節點和輸出節點之間，用於根據輸出信號產生反饋信號，其中，反饋電路包括儲能模塊，該儲能模塊包括開關電容器。混疊音調消除電路耦接在放大電路的輸入端和放大器的輸入節點之間，用於根據輸入信號產生信號以消除或減少反饋信號的混疊音調。

Description

放大電路
本公開實施例通常涉及一種放大技術，以及更具體地，涉及一種具有混疊音調消除電路的放大電路。
在具有用於隔直流（DC blocking）的輸入電容器的放大器中，開關電容器通常被用作反饋電路，以提供高阻抗來穩定放大器的輸入端和輸出端的操作點。但是，由於開關電容器是由時鐘信號控制的，因此，放大器的輸出信號將與時鐘信號混合並產生低頻（lower frequency）的混疊音調（aliasing tone）至放大器的輸入端，而此混疊音調也會被放大器做處理，從而影響輸出信號。
以下發明內容僅是說明性的，而無意於以任何方式進行限制。即，提供以下概述來介紹本文描述的新穎和非顯而易見的技術的概念，重點，益處和優點。選擇的實施方式在下面的詳細描述中進一步描述。因此，以下發明內容既不旨在標識所要求保護的主題的必要特徵，也不旨在用於確定所要求保護的主題的範圍。
本申請的目的之一在於提供一種具有混疊音調消除電路的放大電路，能夠減少反饋電路導致的混疊音調。
第一方面，本發明提供了一種放大電路，包括：第一輸入端，用於接收第一輸入信號；第一電容器，耦接該第一輸入端；放大器，耦接該第一電容器，用於通過該第一電容器接收該第一輸入信號，以產生第一輸出信號；第一反饋電路，耦接在該放大器的第一輸入端和第一輸出端之間，用於根據該第一輸出信號產生第一反饋信號，其中，該第一反饋電路包括第一儲能模塊，該第一儲能模塊包括第一開關電容器，以及，第一混疊音調消除電路，耦接在該放大電路的該第一輸入端和該放大器的該第一輸入端之間，用於根據該第一輸入信號產生第一信號，以消除或減少該第一反饋信號的混疊音調。
在一些實施例中，該第一混疊音調消除電路包括第二儲能模塊，該第二儲能模塊包括第二開關電容器。
在一些實施例中，該第二開關電容器是該第一開關電容器的副本。
在一些實施例中，該第一混疊音調消除電路還包括：頻率選擇濾波器；其中，該第一輸入信號被該頻率選擇濾波器處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
在一些實施例中，該第一混疊音調消除電路還包括：頻率選擇濾波器；以及，延遲電路；其中，該第一輸入信號被該頻率選擇濾波器和該延遲電路處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
在一些實施例中，該第一混疊音調消除電路還包括：頻率選擇濾波器；延遲電路；以及電壓縮放電路；其中，該第一輸入信號被該頻率選擇濾波器、該延遲電路和該電壓縮放電路處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
在一些實施例中，該第一反饋電路還包括電壓縮放電路。
在一些實施例中，該第一反饋電路還包括電壓縮放電路和頻率選擇濾波器。
在一些實施例中，該第二開關電容器具有比該第一開關電容器更早的採樣邊沿。
在一些實施例中，該第一混疊音調消除電路還包括：電壓縮放電路；其中，該第一輸入信號被該電壓縮放電路處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
在一些實施例中，該放大電路還包括：第二輸入端，用於接收第二輸入信號；第二電容器，耦接該第二輸入端；第二反饋電路，耦接在該放大器的第二輸入端和第二輸出端之間，用於根據第二輸出信號產生第二反饋信號，其中，該第二反饋電路包括第三儲能模塊，該第三儲能模塊包括第三開關電容器；以及，第二混疊音調消除電路，耦接在該放大電路的該第二輸入端和該放大器的該第二輸入端之間，用於根據該第二輸入信號產生第二信號，以消除或減少該第二反饋信號的混疊音調；其中，該第一輸入信號和該第二輸入信號構成差動信號，以及，該放大器用於通過該第一電容器和該第二電容器接收該第一輸入信號和該第二輸入信號，以產生該第一輸出信號和該第二輸出信號。
在一些實施例中，該第一混疊音調消除電路包括具有第二開關電容器的第二儲能模塊，以及，該第二混疊音調消除電路包括具有第四開關電容器的第四儲能模塊。
在一些實施例中，該第二開關電容器是該第一開關電容器的副本，以及，該第四開關電容器是該第三開關電容器的副本。
本發明內容是通過示例的方式提供的，並非旨在限定本發明。在下面的詳細描述中描述其它實施例和優點。本發明由申請專利範圍限定。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
第1圖為本發明一實施例的放大電路（amplifier circuit）100的示意圖。如第1圖所示，放大電路100（例如，隔直流放大器）包括兩個輸入端N1和N2、兩個電容器（capacitor）C1和C2、放大器190、兩個反饋電容器（feedback capacitor）C3和C4以及四個儲能模塊（storage block，亦可互換地稱為儲能模組）110、120、130和140。在本實施例中，電容器C1和C2作為/用作（serve as）隔直流電路（DC-blocking circuit），以及，電容器C1和C2耦接在放大器190的輸入端和放大電路100的輸入端N1、N2之間，例如，電容器C1的一端耦接到輸入端N1，電容器C1的另一端耦接到放大器190的正輸入端（positive input node，或可互換地描述為“正輸入節點”）；電容器C2的一端耦接到輸入端N2，電容器C2的另一端耦接到放大器190的負輸入端（negative input node，或可互換地描述為“負輸入節點”）。反饋電容器C3耦接在放大器190的負輸出端（negative output node，或可互換地描述為“負輸出節點”）和正輸入端之間，以及，反饋電容器C4耦接在放大器190的正輸出端（positive output node，或可互換地描述為“正輸出節點”）和負輸入端之間。儲能模塊（例如，儲能模塊可表示用於儲存電荷/電能的模塊）110和儲能模塊120中的每一個包括開關電容器（switched-capacitor），例如，在第1圖的示例中，該開關電容器包括電容器Cf和四個開關P1-P4；儲能模塊110耦接在放大器190的負輸出端和負輸入端之間，以及，儲能模塊120耦接在放大器190的正輸出端和正輸入端之間。應當說明的是，本發明實施例及附圖中的元件標號不區分上下標，例如，實施例中描述的P1與附圖中的P 1指代相同，再例如，實施例中描述的Cf與附圖中的C f指代相同。儲能模塊130和儲能模塊140中的每一個包括開關電容器，例如，在第1圖的示例中，該開關電容器包括電容器Cf和四個開關P1’-P4’，其中，儲能模塊130耦接在放大器190的負輸入端和放大電路100的輸入端N1之間，以及，儲能模塊140耦接在放大器190的正輸入端和放大電路100的輸入端N2之間。在本實施例中，放大電路100能夠用於接收差動輸入信號Vip和Vim，以產生差動輸出信號Vom和Vop，例如，該差動輸入信號可以是來自麥克風的音頻信號。
在第1圖所示的實施例中，由於差動輸入信號Vip和Vim的直流（direct current，DC）電壓可能是不同的，因此，作為隔直流電路的電容器C1和C2能夠保證/確保放大器190不會遭受不同直流（DC）電壓的影響。儲能模塊110和120被配置為給放大器190的正/負輸入端和正/負輸出端提供合適的操作點（DC電壓）。另外，由於開關P1-P4受時鐘信號（clock signals）控制，從而輸出信號Vom和Vop被這些時鐘信號混合並產生混疊音調（aliasing tone），該混疊音調會影響輸出信號Vom和Vop，在本發明實施例中，儲能模塊130和140可以用作混疊音調消除電路，以抵消（cancel，或可互換地描述為“消除”）或減少（reduce）儲能模塊110和120產生的反饋信號的混疊音調，從而提高輸出信號Vom和Vop的質量。可以理解地，混疊音調消除電路亦可互換地描述為“混疊音調減少電路”，其用於減少或消除反饋電路（例如，儲能模塊110和120）產生的反饋信號的混疊音調。
具體來說，參考第2圖，第2圖示出了放大電路100的第一階段（first phase），儲能模塊110和120中的開關P2和P4被啟用（enabled，亦可互換地描述為“接通”），而儲能模塊110和120中的開關P1和P3被禁用（disabled，亦可互換地描述為“斷開”或“未接通”），以及，儲能模塊130和140中的開關P2'和P4'被啟用，而儲能模塊130和140中的開關P1'和P3'被禁用。在第一階段中，儲能模塊110-140中的電容器Cf被充電或放電，使得儲能模塊130和儲能模塊110中的電容器Cf具有相等且相反的電荷（例如，儲能模塊130中的電容器Cf的電荷為“-Q”，而儲能模塊110中的電容器Cf的電荷為“+Q”），以及，儲能模塊140中的電容器Cf與儲能模塊120中的電容器Cf具有相等且相反的電荷（例如，儲能模塊140中的電容器Cf的電荷為“+Q”，而儲能模塊120中的電容器Cf的電荷為“-Q”）。然後，參照第3圖，第3圖示出了放大電路100緊接在第一階段之後的第二階段，儲能模塊110和120中的開關P1和P3被啟用，而儲能模塊110和120中的開關P2和P4被禁用，以及，儲能模塊130和140中的開關P1'和P3'被啟用，而儲能模塊130和140中的開關P2'和P4'被禁用。在第二階段中，儲能模塊110中的電容器Cf被連接到（is connected to，或可互換地描述為“被連通到”）儲能模塊130中的電容器Cf，從而在儲能模塊110和130之間發生電荷共享，因此，通過儲能模塊130，消除（或減少）了儲能模塊110產生的混疊音調（即，混疊音調將不會進入放大器190的負輸入端）。類似地，儲能模塊120中的電容器Cf被連接到/被連通到儲能模塊140中的電容器Cf，從而在儲能模塊120和140之間發生電荷共享，因此，通過儲能模塊140，消除（或減少）了儲能模塊120產生的混疊音調（即，混疊音調將不會進入放大器190的正輸入端）。總之，放大電路100交替地操作在第一階段和第二階段。
在本實施例中，儲能模塊130是儲能模塊110的副本（replica），儲能模塊140是儲能模塊120的副本，即儲能模塊130具有與儲能模塊110相同的電路結構，儲能模塊140具有與儲能模塊120相同的電路結構，以及，用於控制儲能模塊130/140的時鐘信號與用於控制儲能模塊110/120的時鐘信號基本上（substantially）是相同的，但本發明並不限於此。在其它實施例中，只要儲能模塊130/140能夠消除或減少儲能模塊110/120產生的反饋信號的混疊音調，那麼，儲能模塊130/140和儲能模塊110/120可以具有不同的電路設計。
第4圖為本發明一實施例的放大電路400的示意圖。如第4圖所示，放大電路400包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器490、兩個反饋電容器C3和C4、兩個儲能模塊410和420，以及，兩個混疊音調消除電路403和404，其中，混疊音調消除電路403包括儲能模塊430和頻率選擇電路（frequency-selective circuit），在本實施例中，隔直流電路432用作頻率選擇電路；混疊音調消除電路404包括儲能模塊440和頻率選擇電路，在本實施例中，隔直流電路442用作頻率選擇電路。在本實施例中，電容器C1和C2作為隔直流電路，以及，電容器C1和C2耦接在放大器490的輸入端與放大電路400的輸入端N1、N2之間，例如，電容器C1的一端耦接至輸入端N1，電容器C1的另一端耦接到放大器490的正輸入端；電容器C2的一端耦接至輸入端N2，電容器C2的另一端耦接至放大器490的負輸入端。反饋電容器C3是可變電容器（variable capacitor），其耦接在放大器490的負輸出端和正輸入端之間；以及，反饋電容器C4是可變電容器，其耦接在放大器490的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中的每一個的電容（capacitance）可以通過使用第4圖所示的因子（factor，亦可互換地描述為“因數”）“g”進行縮放（例如，C3/g，C4/g）。儲能模塊410和儲能模塊420中的每一個包括開關電容器，例如，在第4圖的示例中，開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊410耦接在放大器490的負輸出端和負輸入端之間，以及，儲能模塊420耦接在放大器490的正輸出端和正輸入端之間，其中，儲能模塊410與420耦接偏置電壓（bias voltage）VCM1與VCM2。隔直流電路432包含電容器Cb及電阻Rb，電阻Rb耦接偏置電壓VCM3，其中，電容器Cb耦接到輸入端N1。隔直流電路442包含電容器Cb及電阻Rb，電阻Rb耦接偏置電壓VCM3，其中，電容器Cb耦接到輸入端N2。儲能模塊430和儲能模塊440中的每一個包括開關電容器，例如，在第4圖的示例中，開關電容器包括電容器Cf和四個開關P1'-P4'，儲能模塊430耦接在放大器490的負輸入端和隔直流電路432之間，以及，儲能模塊440耦接在放大器490的正輸入端和隔直流電路442之間，其中，儲能模塊430和440的每一個中的電容器Cf可以按因子“g”進行縮放，例如，g*Cf。在本實施例中，放大電路400可用於接收差動輸入信號Vip和Vim，以產生差動輸出信號Vom和Vop，例如，差動輸入信號可以是來自麥克風的音頻信號。
在第4圖所示的實施例中，隔直流電路432接收輸入信號Vip以隔斷（block，亦可互換地描述為“阻斷”）直流（direct current，DC）分量並產生交流（alternating current，AC）信號，以及，儲能模塊430接收該交流信號並產生信號以消除或減少儲能模塊410（可視為第一反饋電路）產生的反饋信號的混疊音調。類似地，隔直流電路442接收輸入信號Vim以隔斷直流分量並產生交流信號，以及，儲能模塊440接收該交流信號並產生用於消除或減少儲能模塊420產生的混疊音調的信號。例如，請一併參考第2圖可以獲知，混疊音調消除電路（包括儲能模塊430）中的電容器Cf對輸入信號Vip進行採樣（即接收輸入信號Vip），第一反饋電路（包括儲能模塊410）中的電容器Cf對輸出信號Vom進行採樣（即接收輸出信號Vom），因此，第一反饋電路（包括儲能模塊410）中的電容器Cf和混疊音調消除電路（包括儲能模塊430）中的電容器Cf的電荷極性相反。另外，由於電荷Q=C*V，即電容器上的電壓信號正比於存於該電容器上的電荷，因此，若混疊音調消除電路（包括儲能模塊430）的電荷可跟第一反饋電路（包括儲能模塊410）的電荷對消/抵消，則靜電荷變化為零，從而，在放大器輸入端的電壓變化可被減少，即減少反饋電路的反饋信號導致的混疊音調。因此，在輸入信號Vip和Vim的直流電壓是不同的情況下，混疊音調消除電路403和404能夠比第1圖所示的實施例更好地工作。
第5圖為根據本發明一實施例示出的放大電路500的示意圖。如第5圖所示，放大電路500包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器590、兩個反饋電容器C3和C4、兩個儲能模塊510和520以及兩個混疊音調消除電路503和504，其中，混疊音調消除電路503包括儲能模塊530、頻率選擇電路（在本實施例中，隔直流電路532用作頻率選擇電路）和延遲電路534，混疊音調消除電路504包括儲能模塊540、頻率選擇電路（在本實施例中，隔直流電路542用作頻率選擇電路）和延遲電路544。在本實施例中，電容器C1和C2用作隔直流電路，以及，電容器C1和C2耦接在放大器590的輸入端與放大電路500的輸入端N1、N2之間，例如，電容器C1的一端耦接到輸入端N1，電容器C1的另一端耦接至放大器590的正輸入端；電容器C2的一端耦接到輸入端N2，電容器C2的另一端耦接到放大器590的負輸入端。反饋電容器C3是可變電容器，其耦接在放大器590的負輸出端和正輸入端之間；反饋電容器C4是可變電容器，其耦接在放大器590的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中每一個的電容的係數可以通過使用第5圖中所示的因子“g”進行縮放（例如，C3/g，C4/g）。儲能模塊510和儲能模塊520中的每一個包括開關電容器，例如，在第5圖的示例中，開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊510耦接在放大器590的負輸出端和負輸入端之間，以及，儲能模塊520耦接在放大器590的正輸出端和正輸入端之間，其中，儲能模塊510和520耦接至偏置電壓VCM1、VCM2。延遲電路534和延遲電路544中的每一個分別包括電容器Cd和電阻Rd，其中，延遲電路534耦接到輸入端N1，延遲電路544耦接到輸入端N2。隔直流電路532包括電容器Cb及電阻Rb，電阻Rb耦接至偏置電壓VCM3。隔直流電路542包括電容器Cb及電阻Rb，電阻Rb耦接偏置電壓VCM3。儲能模塊530和儲能模塊540中的每一個包括開關電容器，在第5圖的示例中，開關電容器包括電容器Cf和四個開關P1'-P4'，儲能模塊530耦接在放大器590的負輸入端和隔直流電路532之間，以及，儲能模塊540耦接在放大器590的正輸入端和隔直流電路542之間，其中，儲能模塊530和540的每一個中的電容器Cf可以按因子/因數“g”進行縮放（例如，g*Cf）。在本實施例中，放大電路500可用於接收差動輸入信號Vip和Vim以產生差動輸出信號Vom和Vop。
在第5圖所示的實施例中，延遲電路534對輸入信號Vip進行延遲，以產生延遲輸入信號（delayed input signal，亦可互換地描述為“被延遲後的輸入信號”），隔直流電路532接收該延遲輸入信號，以阻斷（或互換地描述為“隔斷”）DC（直流）分量並產生AC（交流）信號，以及，儲能模塊530接收該AC信號以產生用於消除或減少儲能模塊510產生的混疊音調的信號。類似地，延遲電路544對輸入信號Vim進行延遲，以產生延遲輸入信號，隔直流電路542接收該延遲輸入信號，以阻斷DC分量並產生AC信號，以及，儲能模塊540接收該AC信號並產生用於消除或減少由儲能模塊520產生的混疊音調的信號。因此，在放大器590和儲能模塊510、520具有較大的信號延遲量的情況下，具有延遲電路的混疊音調消除電路503和504能夠準確地消除或減少儲能模塊510和520產生的反饋信號的混疊音調。
第6圖為本發明一實施例的放大電路600的示意圖。如第6圖所示，放大電路600包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器690、兩個反饋電容器C3和C4、兩個儲能模塊610和620以及兩個混疊音調消除電路603和604，其中，混疊音調消除電路603包括儲能模塊630、頻率選擇電路（在本實施例中，隔直流電路632用作頻率選擇電路）和延遲電路634，以及，混疊音調消除電路604包括儲能模塊640、頻率選擇電路（在本實施例中，隔直流電路642用作頻率選擇電路）和延遲電路644。在本實施例中，電容器C1和C2用作隔直流電路，以及，電容器C1與C2耦接在放大器690的輸入端與放大電路600的輸入端N1、N2之間，例如，電容器C1的一端耦接到輸入端N1，電容器C1的另一端耦接至放大器690的正輸入端；電容器C2的一端耦接到輸入端N2，電容器C2的另一端耦接到放大器690的負輸入端。反饋電容器C3是可變電容器，其耦接在放大器690的負輸出端和正輸入端之間，以及，反饋電容器C4是可變電容器，其耦接在放大器690的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中每一個的電容可以通過使用第6圖中所示的因子“g”進行縮放（例如，C3/g，C4/g）。儲能模塊610和儲能模塊620中的每一個包括開關電容器，例如，在第6圖的示例中，該開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊610耦接在放大器690的負輸出端和正輸入端之間，以及，儲能模塊620耦接在放大器690的正輸出端和負輸入端之間，其中，儲能模塊610和620耦接至偏置電壓VCM1和VCM2。在一些實施例中，儲能模塊610和儲能模塊620可分別視為反饋電路。例如，第一反饋電路（包括儲能模塊610）耦接在放大器的第一輸入端和第一輸出端之間，用於根據第一輸出信號（例如，Vom）產生第一反饋信號，其中，該第一反饋電路包括第一儲能模塊，該第一儲能模塊包括第一開關電容器。第一混疊音調消除電路（例如，其包括儲能模塊630）耦接在放大電路的該第一輸入端和放大器的該第一輸入端之間，用於根據該第一輸入信號（例如，Vip）產生第一信號，以消除或減少該第一反饋信號的混疊音調。在一些實施例中，第一信號與第一反饋信號的高頻成分（高頻分量）的大小基本相等（或小於）但極性相反，從而通過額外增加的混疊音調消除電路能夠消除或減少第一反饋信號產生的混疊音調。延遲電路634與延遲電路644中的每一個包括電容器Cd和電阻Rd，其中，延遲電路634耦接到輸入端N1，以及，延遲電路644耦接到輸入端N2。隔直流電路632包括電容器Cb及電阻Rb，電阻Rb耦接至偏置電壓VCM3。隔直流電路642包括電容器Cb及電阻Rb，電阻Rb耦接至偏置電壓VCM3。儲能模塊630和儲能模塊640中的每一個包括開關電容器，其包括電容器Cf和四個開關P1’-P4’，儲能模塊630耦接在放大器690的正輸入端和隔直流電路632之間，以及，儲能模塊640耦接在放大器690的負輸入端和隔直流電路642之間，其中，儲能模塊630和640中的每一個中的電容器Cf可以按因子“g”進行縮放（例如，g*Cf）。在本實施例中，放大電路600可用於接收差動輸入信號Vip和Vim以產生差動輸出信號Vom和Vop。
在第6圖所示的實施例中，延遲電路634對輸入信號Vip進行延遲以產生延遲輸入信號，隔直流電路632接收該延遲輸入信號以阻斷DC分量並產生AC信號，以及，儲能模塊630接收該AC信號以產生用於消除或減少由儲能模塊610產生的混疊音調的信號。類似地，延遲電路644對輸入信號Vim進行延遲以產生延遲輸入信號，隔直流電路642接收該延遲輸入信號以阻斷DC分量並產生AC信號，以及，儲能模塊640接收該AC信號以產生用於消除或減少由儲能模塊620產生的混疊音調的信號。因此，在放大器690和儲能模塊610、620具有較大的信號延遲量的情況下，具有延遲電路的混疊音調消除電路603和604能夠準確地消除或減少儲能模塊610和620產生的反饋信號的混疊音調。
第7圖為本發明一實施例的放大電路700的示意圖。如第7圖所示，放大電路700包括兩個輸入端N1和N2，兩個電容器C1和C2，放大器790，兩個反饋電容器C3和C4，兩個反饋電路701和702，以及，兩個混疊音調消除電路703和704，其中，反饋電路701包括儲能模塊710和電壓縮放電路（voltage scaling circuit）716，反饋電路702包括儲能模塊720和電壓縮放電路726，混疊音調消除電路703包括儲能模塊730、頻率選擇電路（在本實施例中，隔直流電路732用作頻率選擇電路）、延遲電路734和電壓縮放電路736，以及，混疊音調消除電路704包括儲能模塊740、頻率選擇電路（在本實施例中，隔直流電路742用作頻率選擇電路）、延遲電路744和電壓縮放電路746。在本實施例中，電容器C1和C2用作隔直流電路，以及，電容器C1和C2耦接在放大器790的輸入端和放大電路700的輸入端N1、N2之間，例如，電容器C1的一端耦接到輸入端N1，電容器C1的另一端耦接到放大器790的正輸入端；電容器C2的一端耦接到輸入端N2，電容器C2的另一端耦接到放大器790的負輸入端。反饋電容器C3是可變電容器，其耦接在放大器790的負輸出端和正輸入端之間，反饋電容器C4是可變電容器，其耦接在放大器790的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中的每一個的電容可以通過使用第7圖中所示的因子“g”來縮放（例如，C3/g，C4/g）。電壓縮放電路716、726、736和746中的每一個包括串聯連接的電阻R1和R2。儲能模塊710和儲能模塊720中的每一個包括開關電容器，在第7圖的示例中，開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊710和電壓縮放電路716耦接在放大器790的負輸出端和負輸入端之間，以及，儲能模塊720和電壓縮放電路726耦接在放大器790的正輸出端和正輸入端之間，其中，儲能模塊710和720耦接到偏置電壓VCM1和VCM2。壓縮放電路716、726中的電阻R2可接到偏置電壓VCM5。延遲電路734和延遲電路744中的每一個包括電容器Cd和電阻Rd，其中，延遲電路734耦接在儲能模塊730和電壓縮放電路736之間，以及，延遲電路744耦接在儲能模塊740和電壓縮放電路746之間。隔直流電路732包括電容器Cb和電阻Rb（電阻Rb耦接到偏置電壓VCM3），以及，隔直流電路732耦接在輸入端N1和電壓縮放電路736之間。隔直流電路742包括電容器Cb和電阻Rb（電阻Rb耦接至偏置電壓VCM3），以及，隔直流電路742耦接在輸入端N2和電壓縮放電路746之間。電壓縮放電路736、746中的電阻R2可耦接到另一偏置電壓VCM4。儲能模塊730和儲能模塊740中的每一個包括開關電容器，在第7圖的示例中，開關電容器包括電容器Cf和四個開關P1’-P4’，儲能模塊730耦接在放大器790的負輸入端和延遲電路734之間，以及，儲能模塊740耦接在放大器790的正輸入端和延遲電路744之間，其中，儲能模塊730和740中的每一個中的電容器Cf可以按因子“g”進行縮放（例如，g*Cf）。在本實施例中，放大電路700可用於接收差動輸入信號Vip和Vim以產生差動輸出信號Vom和Vop。
在第7圖所示的實施例中，隔直流電路732接收輸入信號Vip，以隔斷/阻斷直流分量並產生交流信號（例如，假設產生的交流信號為Vac），電壓縮放電路736對交流信號進行縮放以產生縮放信號（scaled signal，其為k*Vac，其中，k是介於0到1之間的預設值，例如，0.5），延遲電路734對該縮放信號進行延遲以產生延遲信號（delayed signal，亦可互換地描述為“延遲後的信號”），以及，儲能模塊730接收該延遲信號以產生用於消除或減少由儲能模塊710產生的混疊音調的信號。類似地，隔直流電路742接收輸入信號Vim以阻斷直流分量並產生交流信號，電壓縮放電路746對交流信號進行縮放以產生縮放信號，延遲電路744對該縮放信號進行延遲以產生延遲信號，以及，儲能模塊740接收該延遲信號以產生用於抵消/消除或減小儲能模塊720產生的混疊音調的信號。因此，在輸入信號Vip和Vim的直流電壓不同且放大器790和儲能模塊710、720具有較大的信號延遲量的情況下，具有延遲電路的混疊音調消除電路703和704能夠準確地消除或減少儲能模塊710和720產生的反饋信號的混疊音調。另外，通過設計電壓縮放電路716、726、736和746，可以將電容器Cf的電容設計得更小。
第8圖為本發明一實施例的放大電路800的示意圖。如第8圖所示，放大電路800包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器890、兩個反饋電容器C3和C4、兩個反饋電路801和802以及兩個混疊音調消除電路803和804，其中，反饋電路801包括儲能模塊810、頻率選擇電路（在本實施例中，隔直流電路812用作頻率選擇電路）和電壓縮放電路816。反饋電路802包括儲能模塊820、頻率選擇電路（在本實施例中，隔直流電路822用作頻率選擇電路）和電壓縮放電路826。混疊音調消除電路803包括儲能模塊830、頻率選擇電路（在本實施例中，隔直流電路832用作頻率選擇電路）、延遲電路834和電壓縮放電路836。混疊音調消除電路804包括儲能模塊840、頻率選擇電路（在本實施例中，隔直流電路842用作頻率選擇電路）、延遲電路844和電壓縮放電路846。在本實施例中，電容器C1和C2作為隔直流電路，以及，電容器C1和C2耦接在放大器890的輸入端與放大電路800的輸入端N1、N2之間，例如，電容器C1的一端耦接到輸入端N1，電容器C1的另一端耦接到放大器890的正輸入端，電容器C2的一端耦接到輸入端N2，以及，電容器C2的另一端耦接至放大器890的負輸入端。反饋電容器C3是可變電容器，其耦接在放大器890的負輸出端和正輸入端之間，以及，反饋電容器C4是可變電容器，其耦接在放大器890的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中的每一個的電容可以通過使用第8圖所示的因子“g”進行縮放。電壓縮放電路816、826、836和846中的每一個包括串聯連接的電阻R1和R2。隔直流電路812和822中的每一個包括電容器Cb和電阻Rb（電阻Rb耦接到偏置電壓VCM2）。儲能模塊810和儲能模塊820中的每一個包括開關電容器，在第8圖的示例中，開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊810、電壓縮放電路816和隔直流電路812耦接在放大器890的負輸出端和負輸入端之間（例如，儲能模塊810經由電壓縮放電路816和隔直流電路812耦接至放大器890的負輸出端），以及，儲能模塊820、電壓縮放電路826和隔直流電路822耦接在放大器890的正輸出端和正輸入端之間（例如，儲能模塊820經由電壓縮放電路826和隔直流電路822耦接至放大器890的正輸出端），其中，儲能模塊810和820耦接到偏置電壓VCM1和VCM2。延遲電路834和延遲電路844分別包括電容器Cd和電阻Rd，其中，延遲電路834耦接在儲能模塊830和電壓縮放電路836之間，以及，延遲電路844耦接在儲能模塊840和電壓縮放電路846之間。隔直流電路832包括電容器Cb和電阻Rb，電阻Rb耦接至偏置電壓VCM3，以及，隔直流電路832耦接在輸入端N1和電壓縮放電路836之間。隔直流電路842包括電容器Cb和電阻Rb，電阻Rb耦接至偏置電壓VCM3，以及，隔直流電路842耦接在輸入端N2和電壓縮放電路846之間。儲能模塊830和儲能模塊840中的每一個包括開關電容器，例如，在第8圖的示例中，該開關電容器包括電容器Cf和四個開關P1’-P4’，儲能模塊830耦接在放大器890的負輸入端和延遲電路834之間，以及，儲能模塊840耦接在放大器890的正輸入端和延遲電路844之間，其中，儲能模塊830和840中的每一個中的電容器Cf可以按因子“g”進行縮放。在本實施例中，放大電路800可用於接收差動輸入信號Vip和Vim以產生差動輸出信號Vom和Vop。
在第8圖所示的實施例中，隔直流電路832接收輸入信號Vip，以隔斷直流分量並產生交流信號，電壓縮放電路836對該交流信號進行縮放以產生縮放信號，延遲電路834對該縮放信號進行延遲以產生延遲信號，以及，儲能模塊830接收該延遲信號以產生用於消除或減少儲能模塊810產生的混疊音調的信號。類似地，隔直流電路842接收輸入信號Vim以阻斷直流分量並產生交流信號，電壓縮放電路846對該交流信號進行縮放以產生縮放信號，延遲電路844對該縮放信號進行延遲以產生延遲信號，以及，儲能模塊840接收該延遲信號以產生用於抵消/消除或減小儲能模塊820產生的混疊音調的信號。因此，在輸入信號Vip和Vim的直流電壓不同且放大器890和儲能模塊810、820具有較大的信號延遲量的情況下，具有延遲電路和隔直流電路的混疊音調消除電路803和804能夠準確地消除或減少儲能模塊810和820產生的反饋信號的混疊音調。另外，通過設計電壓縮放電路816、826、836和846，能夠將電容器Cf的電容設計得更小。此外，通過分別在反饋電路801和802中設計隔直流電路812和822，反饋電路801/802和混疊音調消除電路803/804可具有平衡結構（balanced structure）。
第9圖為本發明一實施例的放大電路900的示意圖。如第9圖所示，放大電路900包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器990、兩個反饋電容器C3和C4、兩個儲能模塊（視為反饋電路）910和920以及兩個混疊音調消除電路903和904，其中，混疊音調消除電路903包括儲能模塊930和頻率選擇電路（在本實施例中，隔直流電路932用作頻率選擇電路），以及，混疊音調消除電路904包括儲能模塊940和頻率選擇電路（在本實施例中，隔直流電路942用作頻率選擇電路）。在本實施例中，電容器C1與C2作為隔直流電路，以及，電容器C1和C2耦接在放大器990的輸入端與放大電路900的輸入端N1、N2之間，例如，電容器C1的一端耦接至輸入端N1，電容器C1的另一端耦接到放大器990的正輸入端；電容器C2的一端耦接到輸入端N2，電容器C2的另一端耦接至放大器990的負輸入端。反饋電容器C3是可變電容器，其耦接在放大器990的負輸出端和正輸入端之間，以及，反饋電容器C4是可變電容器，其耦接在放大器990的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中的每一個的電容可以通過使用第9圖所示的因子“g”進行縮放。儲能模塊910和儲能模塊920中的每一個包括開關電容器，例如，在第9圖的示例中，該開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊910耦接在放大器990的負輸出端和負輸入端之間，以及，儲能模塊920耦接在放大器990的正輸出端和正輸入端之間，其中，儲能模塊910和920耦接至偏置電壓VCM1和VCM2。隔直流電路932包括電容器Cb和電阻Rb（電阻Rb耦接偏置電壓VCM3），其中，電容器Cb耦接到輸入端N1。隔直流電路942包括電容器Cb和電阻Rb（電阻Rb耦接偏置電壓VCM3），其中，電容器Cb耦接到輸入端N2。儲能模塊930和儲能模塊940中的每一個包括開關電容器，例如，其包括電容器Cf和四個開關P1’-P4’，儲能模塊930耦接在放大器990的負輸入端和隔直流電路932之間，以及，儲能模塊940耦接在放大器990的正輸入端和隔直流電路942之間，其中，儲能模塊930和940中的每一個中的電容器Cf可以按因子“g”進行縮放。在本實施例中，放大電路900可用於接收差動輸入信號Vip和Vim以產生差動輸出信號Vom和Vop，例如，差動輸入信號可以是來自麥克風的音頻信號。
在第9圖所示的實施例中，隔直流電路932接收輸入信號Vip以隔斷直流分量並產生交流信號，以及，儲能模塊930接收該交流信號以產生用於消除或減少儲能模塊910產生的混疊音調的信號。類似地，隔直流電路942接收輸入信號Vim以隔斷直流分量並產生交流信號，以及，儲能模塊940接收交流信號以產生用於消除或減少儲能模塊920產生的混疊音調的信號。此外，混疊音調消除電路903/904不具有物理延遲電路（physical delay circuit），但是，可以控制儲能模塊930和940具有較早的採樣邊沿（earlier sampling edge，即儲能模塊930和940比儲能模塊910、920更早地完成採樣），以具有延遲功能。具體來說，參照第10圖，開關P1、P3、P1'和P3'由相同的時鐘信號控制，開關P2、P4、P2'和P4'被啟用而開關P1、P3、P1'和P3'被禁用，以及，開關P2'/P4'的採樣週期（sampling period）短於開關P2/P4的採樣週期（從而，儲能模塊930和940比儲能模塊910、920更早地完成採樣）。通過使用第10圖所示的切換控制，儲能模塊930和940可以具有延遲功能。請一併參照第9圖和第10圖，在P2’/P4’的時鐘信號下降沿（負邊沿）之後，儲能模塊930和940便完成了對輸入信號(Vip/Vin)的電荷取樣，此信號經過放大器990的延遲(td)後才到達輸出(Vom/Vop)，接著慢了td時間的P2/P4的下降沿（負邊沿）才將輸出信號(Vom/Vop)取樣到儲能模塊910和920上，此時兩個儲能模塊取樣到的信號/電荷相同，最後P1/P3/P1’/P3’的上升沿（正邊沿）便可將兩個相同的取樣電荷對消。
第11圖是根據本發明一實施例示出的放大電路1100的示意圖。如第11圖所示，放大電路1100包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器1190、兩個反饋電容器C3和C4、兩個儲能模塊1110和1120以及兩個混疊音調消除電路1103和1104，其中，混疊音調消除電路1103包括儲能模塊1130和電壓縮放電路1136，以及，混疊音調消除電路1104包括儲能模塊1140和電壓縮放電路1146。在本實施例中，電容器C1和C2用作隔直流電路。電容器C1和C2耦接在放大器1190的輸入端與放大電路1100的輸入端N1、N2之間，例如，電容器C1的一端耦接到輸入端N1，電容器C1的另一端耦接到放大器1190的正輸入端；電容器C2的一端耦接到輸入端N2，電容器C2的另一端耦接到放大器1190的負輸入端。反饋電容器C3是可變電容器，其耦接在放大器1190的負輸出端和正輸入端之間，以及，反饋電容器C4是可變電容器，其耦接在放大器1190的正輸出端和負輸入端之間，其中，反饋電容器C3和C4中的每一個的電容可以通過使用第11圖中所示的因子“g”來縮放。儲能模塊1110和儲能模塊1120中的每一個都包括開關電容器，例如，在第11圖的示例中，該開關電容器包括電容器Cf和四個開關P1-P4，儲能模塊1110耦接在放大器1190的負輸出端和負輸入端之間，儲能模塊1120耦接在放大器1190的正輸出端與正輸入端之間，其中，儲能模塊1110與1120耦接至偏置電壓VCM1與VCM2。電壓縮放電路1136和1146中的每一個包括兩個電阻，其阻值（resistance）分別為“（g-1）*R”和“R”，其中，R表示預定阻值。儲能模塊1130和儲能模塊1140中的每一個包括開關電容器，例如，在第11圖的示例中，該開關電容器包括電容器Cf和四個開關P1’-P4’，儲能模塊1130耦接在放大器1190的負輸入端和電壓縮放電路1136之間，儲能模塊1140耦接在放大器1190的正輸入端和電壓調整電路1146之間。在本實施例中，放大電路1100可用於接收差動輸入信號Vip及Vim以產生差動輸出信號Vom和Vop。
在第11圖所示的實施例中，電壓縮放電路1136對輸入信號Vip進行縮放以產生縮放信號，以及，儲能模塊1130接收該縮放信號以產生用於消除或減少由儲能模塊1110產生的混疊音調的信號。類似地，電壓縮放電路1146對輸入信號Vim進行縮放以產生縮放信號，儲能模塊1140接收縮放信號以產生用於消除或減少由儲能模塊1120產生的混疊音調的信號。通過設計電壓縮放電路1136和1146，電容器Cf的電容可以被設計得更小。
第12圖是根據本發明一實施例示出的放大電路1200的示意圖。如第12圖所示，放大電路1200包括兩個輸入端N1和N2、兩個電容器C1和C2、放大器1290、兩個反饋電容器C3和C4、兩個反饋電路1201和1202以及兩個混疊音調消除電路1203和1204，其中，反饋電路1201包括儲能模塊1210、隔直流電路1212、電壓縮放電路1216和兩個濾波器1218和1219；反饋電路1202包括儲能模塊1220、隔直流電路1222、電壓縮放電路1226和兩個濾波器1228和1229；混疊音調消除電路1203包括儲能模塊1230、隔直流電路1232、延遲電路1234、電壓縮放電路1236和兩個濾波器1238和1239；混疊音調消除電路1204包括儲能模塊1240、隔直流電路1242、延遲電路1244、電壓縮放電路1246以及兩個濾波器1248和1249。在本實施例中，放大電路1200可用於接收差動輸入信號Vip和Vim以產生差動輸出信號Vom和Vop，例如，差動輸入信號可以是來自麥克風的音頻信號。
在放大電路1200中，參照第1圖至第11圖所示的上述實施例，混疊音調消除電路1203被配置為接收輸入信號Vip以產生用於消除或減少由反饋電路1201產生的反饋信號的混疊音調的信號，混疊音調消除電路1204被配置為接收輸入信號Vim以產生信號去消除或減少由反饋電路1202產生的反饋信號的混疊音調。隔直流電路1212/1222/1232/1242被配置為阻斷其接收到的信號的DC分量。延遲電路1234/1244被配置為對其接收到的信號進行延遲。電壓縮放電路1216/1226/1236/1246被配置為對其接收到的信號執行縮放操作。濾波器1218/1228/1238/1248被配置為過濾掉其接收到的信號的不想要的頻率分量，其中，濾波器1218/1228與濾波器1238/1248匹配（match）。濾波器1219/1229/1239/1249被配置為過濾掉其接收到的信號的不需要的頻率分量，其中，濾波器1219/1229與濾波器1239/1249完全匹配或部分匹配。儲能模塊1210/1220/1230/1240包括開關電容器。參照第1圖至第11圖所示的上述實施例，隔直流電路1212、電壓縮放電路1216以及濾波器1218和1219中的至少一部分可以從反饋電路1201中移除，以及，隔直流電路1212和電壓縮放電路1216的位置可以互換。隔直流電路1222、電壓縮放電路1226以及濾波器1228和1229中的至少一部分可以從反饋電路1202中移除，以及，隔直流電路1222和電壓縮放電路1226的位置可以互換。隔直流電路1232、延遲電路1234、電壓縮放電路1236以及濾波器1238和1239中的至少一部分可以從混疊音調消除電路1203中移除，以及，這些組件中的任意兩個的位置是可以互換的。隔直流電路1242、延遲電路1244、電壓縮放電路1246以及濾波器1248和1249中的至少一部分可以從混疊音調消除電路1204中移除，以及，這些組件中的任意兩個的位置是可以互換的。此外，包括儲能模塊1210/1220/1230/1240在內的任何模塊都是可以互換的，以及，第12圖中的任意兩個或更多個模塊可以被組合。
此外，儲能模塊1230和1240的兩個差動側到放大器1290的連接可以根據儲能模塊1230和1240的類型進行互換。具體地，在一實施例中，儲能模塊1230耦接到放大器1290的正輸入端，而儲能模塊1240耦接到放大器1290的負輸入端。在另一實施例中，儲能模塊1230耦接到放大器1290的負輸入端，而儲能模塊1240耦接到放大器1290的正輸入端。
值得注意的是，上述隔直流電路1212/1222/1232/1242可以用任何合適的頻率選擇濾波器代替，儲能模塊1210/1220/1230/1240可以是利用任何合適的開關電容器實現的。
在第1圖至第12圖所示的實施例中，示出的放大電路具有差動結構，但本發明並不限於此，也就是說，本領域普通技術人員基於第1圖至第12圖所示的實施例將容易獲知其對應的單端結構的實現，因此，本發明對單端結構的實現不再詳細描述。第13圖是根據本發明一實施例示出的放大電路1300的示意圖。如第13圖所示，放大電路1300包括輸入端N1、電容器C1、放大器1390、反饋電容器C3、反饋電路1301和混疊音調消除電路1303，其中，反饋電路1301包括儲能模塊1310、隔直流電路1312、電壓縮放電路1316和兩個濾波器1318和1319；以及，混疊音調消除電路1303包括儲能模塊1330、隔直流電路1332、延遲電路1334、電壓縮放電路1336以及兩個濾波器1338和1339。在本實施例中，放大電路1300可以用於接收輸入信號Vip以產生輸出信號Vom。由於本領域技術人員在閱讀了上述實施例後可以理解放大電路1300的工作原理，因此在此不再贅述其細節。
簡而言之，在本發明的放大電路中，通過在放大電路的輸入端和內部放大器（放大電路中所包括的放大器）的輸入端之間使用混疊音調消除電路，能夠消除或減少該內部放大器的反饋電路產生的混疊音調，從而可以大大提高輸出信號的信號質量。此外，通過引入電壓縮放電路，能夠進一步減少反饋電路對輸入端的擾動，且能夠降低電容器的尺寸要求，從而可以具有更小的面積。
在申請專利範圍中使用諸如“第一”，“第二”，“第三”等序數術語來修改申請專利要素，其本身並不表示一個申請專利要素相對於另一個申請專利要素的任何優先權、優先級或順序，或執行方法動作的時間順序，但僅用作標記，以使用序數詞來區分具有相同名稱的一個申請專利要素與具有相同名稱的另一個元素要素。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,400,500,600,700,800,900,1100,1200,1300:放大電路 110,120,130,140,410,420,430,440,510,520,610,620,630,640,710,720:儲能模塊 730,740,810,820,830,840,910,920,930,940,1110,1120,1130,1140:儲能模塊 1210,1220,1230,1240,1310,1330:儲能模塊 190,490,590,690,790,890,990,1190,1290,1390:放大器 403,404,503,504,603,604,703,704,803,804,903,904:混疊音調消除電路 1203,1204,1303:混疊音調消除電路 432,442,532,542,632,642,732,742,812,822,832,842,932,942:頻率選擇電路 534,544,634,644,734,744,834,844,1234,1244,1334:延遲電路 716,726,736,746,816,826,836,846,1136,1146,1216,1226:電壓縮放電路 1236,1246,1316,1336:電壓縮放電路 701,702,801,802,1201,1202,1301:反饋電路 1212,1222,1232,1242,1312,1332:隔直流電路 1218,1219,1228,1229,1238,1248,1239,1249,1318,1319,1338,1339:濾波器 C1,C2,C f:電容器 C3,C4:反饋電容器 P 1,P 2,P 3,P 4,P 1’,P 2’,P 3’,P 4’:開關 Vip,Vim:差動輸入信號 Vom,Vop:差動輸出信號 701,702:反饋電路
附圖（其中，相同的數字表示相同的組件）示出了本發明實施例。包括的附圖用以提供對本公開實施例的進一步理解，以及，附圖被併入並構成本公開實施例的一部分。附圖示出了本公開實施例的實施方式，並且與說明書一起用於解釋本公開實施例的原理。可以理解的是，附圖不一定按比例繪製，因為可以示出一些部件與實際實施中的尺寸不成比例以清楚地說明本公開實施例的概念。 第1圖是根據本發明一實施例示出的一種放大電路的示意圖。 第2圖根據本發明一實施例示出了第1圖所示放大電路的第一階段。 第3圖根據本發明一實施例示出了第1圖所示放大電路的第二階段。 第4圖是根據本發明一實施例示出的放大電路的示意圖。 第5圖是根據本發明一實施例示出的放大電路的示意圖。 第6圖是根據本發明一實施例示出的放大電路的示意圖。 第7圖是根據本發明一實施例示出的放大電路的示意圖。 第8圖是根據本發明一實施例示出的放大電路的示意圖。 第9圖是根據本發明一實施例示出的放大電路的示意圖。 第10圖根據本發明一實施例示出了第9圖所示放大電路的開關控制機制。 第11圖是根據本發明一實施例示出的放大電路的示意圖。 第12圖是根據本發明一實施例示出的放大電路的示意圖。 第13圖是根據本發明一實施例示出的放大電路的示意圖。 在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
100:放大電路
110,120,130,140:儲能模塊
190:放大器
C1,C2,Cf:電容器
C3,C4:反饋電容器
P1,P2,P3,P4,P1’,P2’,P3’,P4’:開關
Vip,Vim:差動輸入信號
Vom,Vop:差動輸出信號

Claims (13)

  1. 一種放大電路，包括： 第一輸入端，用於接收第一輸入信號； 第一電容器，耦接該第一輸入端； 放大器，耦接該第一電容器，用於通過該第一電容器接收該第一輸入信號，以產生第一輸出信號； 第一反饋電路，耦接在該放大器的第一輸入端和第一輸出端之間，用於根據該第一輸出信號產生第一反饋信號，其中，該第一反饋電路包括第一儲能模塊，該第一儲能模塊包括第一開關電容器，以及， 第一混疊音調消除電路，耦接在該放大電路的該第一輸入端和該放大器的該第一輸入端之間，用於根據該第一輸入信號產生第一信號，以消除或減少該第一反饋信號的混疊音調。
  2. 如請求項1所述之放大電路，其中，該第一混疊音調消除電路包括第二儲能模塊，該第二儲能模塊包括第二開關電容器。
  3. 如請求項2所述之放大電路，其中，該第二開關電容器是該第一開關電容器的副本。
  4. 如請求項2所述之放大電路，其中，該第一混疊音調消除電路還包括： 頻率選擇濾波器； 其中，該第一輸入信號被該頻率選擇濾波器處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
  5. 如請求項2所述之放大電路，其中，該第一混疊音調消除電路還包括： 頻率選擇濾波器；以及， 延遲電路； 其中，該第一輸入信號被該頻率選擇濾波器和該延遲電路處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
  6. 如請求項2所述之放大電路，其中，該第一混疊音調消除電路還包括： 頻率選擇濾波器； 延遲電路；以及 電壓縮放電路； 其中，該第一輸入信號被該頻率選擇濾波器、該延遲電路和該電壓縮放電路處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
  7. 如請求項6所述之放大電路，其中，該第一反饋電路還包括電壓縮放電路。
  8. 如請求項6所述之放大電路，其中，該第一反饋電路還包括電壓縮放電路和頻率選擇濾波器。
  9. 如請求項2所述之放大電路，其中，該第二開關電容器具有比該第一開關電容器更早的採樣邊沿。
  10. 如請求項2所述之放大電路，其中，該第一混疊音調消除電路還包括： 電壓縮放電路； 其中，該第一輸入信號被該電壓縮放電路處理以產生處理信號，以及，該第二儲能模塊接收該處理信號並產生該第一信號，以消除或減少該第一反饋信號的混疊音調。
  11. 如請求項1所述之放大電路，其中，該放大電路還包括： 第二輸入端，用於接收第二輸入信號； 第二電容器，耦接該第二輸入端； 第二反饋電路，耦接在該放大器的第二輸入端和第二輸出端之間，用於根據第二輸出信號產生第二反饋信號，其中，該第二反饋電路包括第三儲能模塊，該第三儲能模塊包括第三開關電容器；以及， 第二混疊音調消除電路，耦接在該放大電路的該第二輸入端和該放大器的該第二輸入端之間，用於根據該第二輸入信號產生第二信號，以消除或減少該第二反饋信號的混疊音調； 其中，該第一輸入信號和該第二輸入信號構成差動信號，以及，該放大器用於通過該第一電容器和該第二電容器接收該第一輸入信號和該第二輸入信號，以產生該第一輸出信號和該第二輸出信號。
  12. 如請求項11所述之放大電路，其中，該第一混疊音調消除電路包括具有第二開關電容器的第二儲能模塊，以及，該第二混疊音調消除電路包括具有第四開關電容器的第四儲能模塊。
  13. 如請求項12所述之放大電路，其中，該第二開關電容器是該第一開關電容器的副本，以及，該第四開關電容器是該第三開關電容器的副本。
TW111120549A 2021-06-16 2022-06-02 放大電路 TWI815488B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163211036P 2021-06-16 2021-06-16
US63/211,036 2021-06-16
US17/751,630 2022-05-23
US17/751,630 US20220407476A1 (en) 2021-06-16 2022-05-23 Dc-blocking amplifier with aliasing tone cancellation circuit

Publications (2)

Publication Number Publication Date
TW202301799A TW202301799A (zh) 2023-01-01
TWI815488B true TWI815488B (zh) 2023-09-11

Family

ID=81975355

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120549A TWI815488B (zh) 2021-06-16 2022-06-02 放大電路

Country Status (4)

Country Link
US (1) US20220407476A1 (zh)
EP (1) EP4106188A1 (zh)
CN (1) CN115483892A (zh)
TW (1) TWI815488B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035049A (en) * 1997-09-05 2000-03-07 Information Storage Devices, Inc. AC coupling and signal amplification using switched capacitors
US6121831A (en) * 1999-05-12 2000-09-19 Level One Communications, Inc. Apparatus and method for removing offset in a gain circuit
US20090316935A1 (en) * 2004-02-09 2009-12-24 Audioasics A/S Digital microphone
TW201924213A (zh) * 2017-08-07 2019-06-16 英商萊德音響設計有限公司 誤差放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638165B2 (en) * 2011-06-06 2014-01-28 Qualcomm Incorporated Switched-capacitor DC blocking amplifier
US8754699B2 (en) * 2011-11-03 2014-06-17 Texas Instruments Incorporated Switched-capacitor filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035049A (en) * 1997-09-05 2000-03-07 Information Storage Devices, Inc. AC coupling and signal amplification using switched capacitors
US6121831A (en) * 1999-05-12 2000-09-19 Level One Communications, Inc. Apparatus and method for removing offset in a gain circuit
US20090316935A1 (en) * 2004-02-09 2009-12-24 Audioasics A/S Digital microphone
TW201924213A (zh) * 2017-08-07 2019-06-16 英商萊德音響設計有限公司 誤差放大器

Also Published As

Publication number Publication date
TW202301799A (zh) 2023-01-01
CN115483892A (zh) 2022-12-16
EP4106188A1 (en) 2022-12-21
US20220407476A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US6335655B1 (en) Filter circuit
JPH08213877A (ja) フィルタ回路調整方法及びフィルタ回路
TWI451692B (zh) 擬差動切換電容電路
CN112042117A (zh) 具有多个独立输出级的d类放大器
US3906390A (en) Transfer function control networks
JP3497495B2 (ja) サンプルホールド回路
TW201322625A (zh) 電荷域濾波器及其方法
EP0415080A2 (en) Device for converting unbalanced analog electric signals into fully-differential signals
TWI815488B (zh) 放大電路
Chen Current‐mode dual‐output ICCII‐based tunable universal biquadratic filter with low‐input and high‐output impedances
US8179192B2 (en) Signal processor comprising a reference voltage circuit
TWI454047B (zh) 用於改善限制放大器對於低轉換率輸入訊號之相雜訊的方法及系統
US6809580B2 (en) Switched capacitor filter circuit and method of fabricating the same
Rodrigues et al. Design of Low Transconductance OTA and its Application in Active Filter Design
CN113965197A (zh) 一种rtr分频方法及电路
KR20220128484A (ko) Vco-adc에서의 전력 및 신호-대-잡음 비율 조정
Perez-Aloe et al. Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations
Wang et al. Scaling for optimum dynamic range and noise-power tradeoff: a review of analog circuit design techniques
US7368982B2 (en) Balanced output circuit and electronic apparatus utilizing the same
TWI621330B (zh) 可程式設計的放大器電路
JP2008079129A (ja) 全差動型スイッチトキャパシタ回路
CN216216837U (zh) 一种rtr分频电路
US3566291A (en) Filter circuit
JP2007006302A (ja) インピーダンス変換回路と、これを用いたハイパスフィルタ回路および周波数変換回路
JP2007074340A (ja) 演算増幅器