TWI451692B - 擬差動切換電容電路 - Google Patents

Description

擬差動切換電容電路

本發明係關於切換電容電路，特指一種以積分器為基礎，進而達到共模穩定性的擬差動切換電容電路。

切換電容電路係常用於訊號處理之電子電路，其運作乃透過開關的導通與關閉，將電荷移入與移出電容。一般來說，切換電容電路透過相位不重疊的訊號來控制這些開關。相較於由電阻與電容組合而成的電路，切換電容電路具有更多優點。原因在於切換電容電路是透過電容值的比例來決定電路特性，而由電阻與電容所組成的電路則是透過各別的電阻值與電容值來決定電路特性。另外，在矽晶片上，切換電容電路的面積甚小於電阻與電容所組成的電路。由此可見，切換電容電路更適合應用在積體電路的領域。

典型的切換電容電路通常與放大器搭配運用，像是全差動放大器(fully-differential amplifier)或者是擬差動放大器(pseudo-differential amplifier)。利用全差動放大器的切換電容電路具有高雜訊免疫能力與高訊號擺幅等優點。由於全差動放大器通常具有尾端電流源(tail current source)，所以不可避免地造成了電壓輸出範圍的限制。因此，全差動放大器並不利於低電壓設計。為能放大電壓輸出範圍，在低電壓設計中，可能採用擬差動放大器與切換電容電路的組合來取代全差動放大器。然而，由於擬差動放大器並不具備尾端電流源，所以對於共模雜訊的免疫力較弱，如，共模輸入電壓擾動。在這樣的考量下，採用擬差動放大器的切換電容電路往往需要透過共模回授或者其它去雜訊技巧來提升效能。

美國專利第7,724,063號，名稱：「Integrator-based common-mode stabilization technique for pseudo-differential switched capacitor circuit」揭露了一種可克服共模電壓擾動的擬差動切換電容電路，The disclosure is hereby incorporated by reference in its entirety。該篇專利採用了一種差動浮接取樣架構(differential floating sampling scheme)，以降低擬差動放大器的共模增益，從而抑制共模輸入電壓擾動對切換電容電路運作的影響，該篇專利中透過一積分器來組成一負回授迴路，減少由開關所引起的電荷注入效應(charge injection effect)。因此，該篇專利不但克服了共模輸入電壓擾動，也避免了電荷注入效應的影響。然而，由於該篇專利的回授迴路中包含有積分器，導致其電路對於共模輸入電壓的突然變化反應不及，因此該篇專利所提出的電路無法妥善地處理高頻的共模輸入電壓擾動。顯然，本發明所屬領域之習知技術仍無法克服以上所提及的問題。

有鑑於此，本發明之一目的在於提供一種共模穩定技巧，其係為以積分方式為基礎的共模穩定技巧，可用於擬差動切換電容電路，如此一來，可改善高頻的共模輸入電壓擾動以及減輕電路之中開關所帶來的電荷注入效應。

本發明之一實施例提供一種擬差動切換電容電路，該擬差動切換電容電路包含一差動浮接取樣電路以及一積分器。該差動浮接取樣電路，具有一擬差動架構，且該差動浮接取樣電路具有一差動正輸入與一差動負輸入。該差動浮接取樣電路又包含：一正極性路徑與負極性路徑。該正極性路徑，包含有一第一單端放大器與一第一電容，其中該第一電容係耦接於該第一單端放大器之一輸入端與一差動正輸出之間。該負極性路徑，包含有一第二單端放大器與一第二電容，其中該第二電容係耦接於該第二單端放大器之一輸入端與一差動負輸出之間。該積分器係於該差動浮接取樣電路之一放大階段中，取樣該差動正輸出與該差動負輸出之間的一共模電壓擾動；以及於該差動浮接取樣電路之一取樣階段中，可控制地回饋一積分結果至該差動浮接取樣電路中的該第一單端放大器與該第二單端放大器的該些輸入端，進而使該差動浮接取樣電路之該差動正輸出與該差動負輸出的一共模電壓準位穩定維持在一理想準位。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請參考第1圖，其係依據本發明之一實施例所繪示，一種基於積分器來達到共模穩定性之擬差動切換電容電路100。如第1圖所示，本發明之擬差動切換電容電路100包含：差動浮接取樣電路110以及積分器120。差動浮接取樣電路110具有差動正輸入Vip與差動負輸入Vin，並且包含正極性路徑112與負極性路徑114。正極性路徑112包含有第一單端放大器1122與第一電容C1，其中第一單端放大器1122可視作為第2圖所示之擬差動放大器200的一部分(200a或200b)。如第1圖所示，第一電容C1耦接於第一單端放大器1122之輸入端IN1與差動正輸出Vop之間。另外，負極性路徑114包含有第二單端放大器1142與第二電容。其中，第二單端放大器1142可視作為第2圖所示之擬差動放大器200的一部分(200a或200b)。如圖所示，第二電容C2耦接於第二單端放大器1142之輸入端IN2與差動負輸出Von之間。

差動浮接取樣電路110基於複數個相位開關的切換，交替地操作於取樣階段與放大階段。該些相位開關包含有複數個取樣相位開關，受控於控制訊號Φ1，以及複數個放大相位開關，受控於控制訊號Φ2。基於控制訊號Φ1，取樣相位開關於差動浮接取樣電路110之取樣階段中導通。放大相位開關則基於控制訊號Φ2於差動浮接取樣電路110之放大階段中導通。較佳地，控制訊號Φ1與Φ2係為相位不重疊的訊號。於差動浮接取樣電路110之取樣階段中，該些取樣相位開關導通，致使差動輸入Vip與Vin被取樣與保存在電容C3~C6之中。之後，差動浮接取樣電路110進入放大階段，其中放大相位開關被導通，使儲存於電容C3~C6中的訊號(亦即，電荷)分別被饋入第一單端放大器1122與第二單端放大器，兩者共同形成如第2圖中所示的擬差動放大器200，並且用來放大差動輸入Vip與Vin。以上即為本發明擬差動切換電容電路110主要操作方式與目的。請注意，第2圖中所示的擬差動放大器200僅作為示範之用，實非本發明的限制。接著，由電容C3-C6所轉移而來的訊號將被擬差動放大器200所放大，再於差動浮接取樣電路110之放大階段中輸出。

藉由浮接取樣技巧，存在於差動輸入Vip與Vin之間的共模輸入電壓擾動並不會被電容C3~C6所取樣，因而使得差動浮接取樣電路110之差動正輸出Vop與差動負輸出Von可被穩定至一理想準位。然而，除了存在於差動輸入Vip與Vin之間的共模輸入電壓擾動，擬差動切換電容電路110仍受由相位開關帶來的電荷注入效應所影響。為了抑制電荷注入效應，積分器120被用來取樣以及對電荷注入效應所產生的誤差訊號進行積分，並且將積分結果Vintg回授至入如第2圖所示的擬差動放大器200之輸入端，進行誤差補償。更進一步來說，積分器120先對單端放大器1122與1142之輸出Vop與Von進行取樣，據此進行積分運算。之後，於差動浮接取樣電路110之取樣階段，積分器120將積分結果Vintg分別饋入至第一單端放大器1122之輸入端IN1，以及第二單端放大器1142之輸入端IN2。於差動浮接取樣電路110之取樣階段中，一共模參考電壓Vcm1被分別施加於第一單端放大器1122之輸出Vop，以及第二單端放大器1142之輸出Von。共模參考電壓Vcm1在電路分析上可被視為大訊號，其可適當地定義出第一單端放大器1122之輸出Vop以及第二單端放大器1142之輸出Von的偏壓點。如此一來，透過電容C3-C6的浮接，可將共模輸入電壓擾動隔離於差動輸入Vip與Vin之外。再者，由電荷注入效應所產生的誤差訊也可透過積分器120提供的負回授來抑制。

正極性路徑112中之第三電容C3與第四電容C4，以及負極性路徑114中之第五電容C5與第六電容C6，係被用來取樣差動輸入Vip與Vin，進而於取樣階段與放大階段中，提供取樣後的訊號給第一單端放大器1122與第二單端放大器1142。以下將透過第1圖、第3圖以及與第4圖來說明關於電容C3-C6之詳細連接關係。

請參考第3圖，於差動浮接取樣電路110之取樣階段中，第三電容之C3第一導板以及第四電容C4之第一導板透過取樣相位開關而連接至差動正輸入Vip，第五電容C5第一導板以及第六電容C6之第一導板則透過取樣相位開關而連接至差動負輸入Vin。如此一來，差動正輸入Vip與差動負輸入Vin可被電容C3-C6所保存。再者，電容C3-C6之第二導板係透過取樣相位開關1111而相連，進行浮接取樣。透過取樣相位開關1111，電容C3-C6被浮接(亦即，沒有接地路徑)。因此，存在於差動輸入Vip與Vin之間的共模電壓擾動將不會被電容C3-C6所取樣，故共模電壓擾動不會被單端放大器1122與1142放大。由此可知，浮接取樣的效果是：不論共模電壓擾動是屬於高頻還是低頻，都將被排除於本發明電路100之外，確保差動輸出Vop與Von不受共模電壓擾動干擾。最後，共模電壓擾動將可被克服，而本發明之擬差動切換電容電路100則可正確地放大差動輸入Vip與Vop。

如第4圖所示，於差動浮接取樣電路110之放大階段中，第三電容C3之第二導板與第四電容C4之第二導板係透過複數個放大相位開關中之一者而連接至第一單端放大器1122之輸入端IN1，另外，第五電容C5之第二導板與第六電容C6之第二導板係透過複數個放大相位開關中之一者而連接至第二單端放大器1122之輸入端IN2。再者，電容C3-C6之第一導板則分別透過複數個相位開關而連接至複數個參考電壓(diVref)。請注意，該些參考電壓並不一定相同。基於不同的應用，連接至電容C3-C6之第二導板的參考電壓可能不同、相同或者是部分相同，舉例來說，若是本發明擬差動切換電容電路100被運用於實現具有三階電壓準位的數位至類比轉換(如：+Vref,Vcm,-Vref)，則該些參考電壓將會有三種不同的數值。

以下的說明將解釋積分器120的操作細節。請再次參考第1圖，積分器120中包含具有一正輸入端IN3與一負輸入端IN4之積分放大器122、第一取樣電容CS1、第二取樣電容CS2以及一積分電容Cintg。如圖所示，積分電容Cintg係連接於積分放大器122之輸出端OUT與其負輸入端IN4之間，其中積分放大器122係透過複數個取樣相位開關而與第一與第二取樣電容CS1、CS2連接。另外，由於差動浮接取樣電路110使差動輸入Vip與Vin被反相放大，為了使得整體電路形成負回授來抑制電荷注入效應，於本發明較佳實施例中，積分器120係如圖示般被設置為非反相積分器。

於差動浮接取樣電路110之取樣階段中，積分器120中之第一取樣電路CS1與第二取樣電路CS2之第一導板將透過複數個取樣相位開關而連接至一共模參考電壓Vcm2(可能與施加於差動輸出Vop與Von之共模參考電壓Vcm1相同)。再者，第一取樣電路CS1與第二取樣電路CS2之第二導板將透過複數個取樣相位開關而連接至積分放大器122之負輸入端IN4。積分器放大器122依此對輸入端IN3與IN4上的訊號進行積分，產生積分結果Vintg。由第3圖可知，於差動浮接取樣電路110之取樣階段中，積分器120對誤差訊號(因電荷注入效應所產生)積分，其中，誤差訊號係先前由第一取樣電容CS1與第二電容所取樣與保存。之後，於差動浮接取樣電路110之取樣階段，積分結果Vintg被回授至第一單端放大器1122之輸入端IN1，以及第二單端放大器1142之輸入端IN2。藉由差動浮接取樣電路110於取樣階段中所提供之負回授路徑，電荷注入效應可因而被降低或消除。以下的說明將解釋第一、第二取樣電容CS1與CS2如何取樣由電荷注入效應所產生的誤差訊號。

於差動浮接取樣電路110之放大階段中，第一、第二取樣電容CS1與CS2之第一導板分別透過複數個放大相位開關而連接至差動正輸出Vop與差動負輸出。另外，第一、第二取樣電容CS1與CS2之第二導板則透過一放大相位開關而共同接地，以取樣電荷注入效應所產生的誤差訊號。

第5圖解釋了本發明電路100中每個電路元件的操作與時序的關係。首先，在時序t1時的取樣階段中，差動輸入Vip與Vin被取樣(此時共模輸入電壓擾動被隔離)。於此期間，在時序t1時所產生積分結果將透過取樣相位開關被分別回授至第一、第二單端放大器1122與1142之輸入端，以消除由電荷注入效應所產生的誤差訊號(其係在時序t0時所取樣，請注意，第5圖中未示出時序t0，其應在時序t1之前)。在之後的時序t2，當差動浮接取樣電路110進入放大階段，由電容C3-C6所保存的取樣訊號，將被傳送至單端放大器1122與1142，並且被放大，產生差動輸出Von與Vop。在此期間，差動輸出Von與Vop將被與其連接之第一、第二取樣電容CS1與CS2所取樣(由開關所帶來的電荷注入效應將在時序t2時被取樣)。之後，第一、第二取樣電容CS1與CS2所取樣之差動輸出Von與Vop將被積分器120所積分，進而在時序t3時的次一取樣階段中產生積分結果Vintg。最後，在時序t3時所產生的積分結果Vintg將透過取樣開關而被回授至第一、第二單端放大器1122與1142之輸出端(其中，在時序t2時由電荷注入效應所產生的誤差訊號將被負回授迴路所消除)。

以上文中所提及之「一實施例」代表針對該實施例所描述之特定特徵、結構或者是特性係包含於本發明之至少一實施方式中。再者，文中不同段落中所出現之「一實施例」並非代表相同的實施例。因此，儘管以上對於不同實施例描述時，分別提及了不同的結構特徵或是方法性的動作，但應當注意的是，這些不同特徵可透過適當的修改而同時實現於同一特定實施例中。

綜上所述，本發明克服了習知技術所無法處理的高頻共模輸入擾動。透過積分器，因電荷注入效應所產生的誤差訊號亦可被負回授迴路所消除。如此一來，本發明所提供的擬差動切換電容電路可將共模輸出電壓準位穩定在一理想準位，並且將可適用於任何的訊號處理裝置，例如類比至數位轉換器等。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧擬差動切換電容電路

110‧‧‧差動浮接取樣電路

112、114‧‧‧路徑

1122、1142、200a、200b‧‧‧單端放大器

120‧‧‧積分器

122‧‧‧積分放大器

C1~C6、CS1~CS2、Cintg‧‧‧電容

200‧‧‧擬差動放大器

第1圖係為本發明擬差動切換電容電路之實施例的架構圖。

第2圖係為第1圖所示之擬差動切換電容電路中之擬差動放大器之實施例的電路圖。

第3圖與第4圖係繪示第1圖所示之擬差動切換電容電路中之電容於不同階段的連接關係。

第5圖係為第1圖所示之擬差動切換電容電路中之每一電路成分之運作與時序間的關係。

100．．．擬差動切換電容電路

110．．．差動浮接取樣電路

112、114．．．路徑

1122、1142、200a、200b．．．單端放大器

120．．．積分器

122．．．積分放大器

C1~C6、CS1~CS2、Cintg．．．電容

200．．．擬差動放大器

Claims (9)

1. 一種擬差動(pseudo-differential)切換電容電路，包含：一差動浮接取樣電路，具有一擬差動架構，該差動浮接取樣電路具有一差動正輸入與一差動負輸入，該差動浮接取樣電路又包含：一正極性路徑，包含有一第一單端放大器與一第一電容，其中該第一電容係耦接於該第一單端放大器之一輸入端與一差動正輸出之間；以及一負極性路徑，包含有一第二單端放大器與一第二電容，其中該第二電容係耦接於該第二單端放大器之一輸入端與一差動負輸出之間；以及一積分器，用於該差動浮接取樣電路之一放大階段中，取樣該差動正輸出與該差動負輸出之間的一共模電壓擾動；以及用於該差動浮接取樣電路之一取樣階段中，可控制地將一積分結果饋入至該差動浮接取樣電路中之該第一單端放大器與該第二單端放大器的該些輸入端，進而使該差動浮接取樣電路之該差動正輸出與該差動負輸出的一共模電壓準位穩定維持在一理想準位；其中，該正極性路徑又包含有一第三電容與一第四電容，於該差動浮接取樣電路之取樣階段中，該第三電容與該第四電容係浮接；以及該負極性路徑又包含有一第五電容與一第六電容，於該差動浮接取樣電路之取樣階段中，該第五電容 與該第六電容係浮接。
2. 如申請專利範圍第1項所述之擬差動切換電容電路，其中：於該取樣階段中：該第三電容之第一導板與該第四電容之第一導板係透過複數個相位開關而連接至該差動正輸入；該第五電容之第一導板與該第六電容之第一導板係透過該些相位開關而連接至該差動負輸入；該第三電容之第二導板、該第四電容之第二導板、該第五電容之第二導板與該第六電容之第二導板係透過該些相位開關中之一者而相互連接。
3. 如申請專利範圍第1項所述之擬差動切換電容電路，其中於該取樣階段中，該積分結果係透過該些相位開關而連接至該第一單端放大器與該第二單端放大器之該些輸入端。
4. 如申請專利範圍第3項所述之擬差動切換電容電路，其中於該差動浮接取樣電路之取樣階段中，該差動正輸出與該差動負輸出係透過該些相位開關而分別連至一共模電壓。
5. 如申請專利範圍第1項所述之擬差動切換電容電路，其中於該放大階段：該第三電容之第二導板與該第四電容之第二導板係透過複數個 相位開關而連接至該第一單端放大器之該輸入端；該第五電容之第二導板與該第六電容之第二導板係透過該些相位開關而連接至該第二單端放大器之該輸入端；以及該第三電容之第二導板、該第四電容之第二導板、該第五電容之第二導板與該第六電容之第二導板係透過該些相位開關而分別連接至複數個參考電壓。
6. 如申請專利範圍第1項所述之擬差動切換電容電路，其中該積分器包含：一積分放大器，具有一正輸入端與一負輸入端；一第一取樣電容；一第二取樣電容；以及一積分電容，耦接於該積分放大器之一輸出端與該積分放大器之一負輸入端之間；其中該積分放大器係透過複數個相位開關而耦接於該第一與該第二取樣電容。
7. 如申請專利範圍第1項所述之擬差動切換電容電路，其中該積分器係設置為一非反相積分器。
8. 如申請專利範圍第6項所述之擬差動切換電容電路，其中於該差動浮接取樣電路之取樣階段中，該第一與該第二取樣電容之第一導板係透過該些相位開關而連接至一共模電壓，以及該第一 與該第二取樣電容之第二導板係透過該些相位開關而連接至該積分放大器之該負輸入端。
9. 如申請專利範圍第6項所述之擬差動切換電容電路，其中於該差動浮接取樣電路之放大階段中，該第一與該第二取樣電容之第一導板係透過該些相位開關而分別連至該差動正輸出與該差動負輸出，以取樣一共模電壓擾動。