CN115483892A - 放大电路 - Google Patents

放大电路 Download PDF

Info

Publication number
CN115483892A
CN115483892A CN202210621579.8A CN202210621579A CN115483892A CN 115483892 A CN115483892 A CN 115483892A CN 202210621579 A CN202210621579 A CN 202210621579A CN 115483892 A CN115483892 A CN 115483892A
Authority
CN
China
Prior art keywords
circuit
signal
energy storage
capacitor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210621579.8A
Other languages
English (en)
Inventor
舒吉特·库马尔·比拉
温松翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN115483892A publication Critical patent/CN115483892A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45148—At least one reactive element being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45422—Indexing scheme relating to differential amplifiers the CMCL comprising one or more capacitors not as integrating capacitor, e.g. for stability purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45542—Indexing scheme relating to differential amplifiers the IC comprising bias stabilisation means, e.g. DC level stabilisation, and temperature coefficient dependent control, e.g. by DC level shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45546—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors feedback coupled to the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种放大电路，其中，该放大电路包括输入端、电容器、放大器、反馈电路以及混叠音调消除电路。输入端被配置为接收第一输入信号。电容器耦接到输入端。放大器被配置为通过电容器接收该输入信号以产生输出信号。反馈电路耦接在放大器的输入端和输出端之间，用于根据输出信号产生反馈信号，其中，反馈电路包括储能模块，该储能模块包括开关电容器。混叠音调消除电路耦接在放大电路的输入端和放大器的输入端之间，用于根据输入信号产生信号以消除或减少反馈信号的混叠音调。

Description

放大电路
技术领域
本发明实施例通常涉及一种放大技术，以及更具体地，涉及一种具有混叠音调消除电路的放大电路。
背景技术
在具有用于隔直流(DC blocking)的输入电容器的放大器中，开关电容器通常被用作反馈电路，以提供高阻抗来稳定放大器的输入端和输出端的操作点。但是，由于开关电容器是由时钟信号控制的，因此，放大器的输出信号将与时钟信号混合并产生低频(lowerfrequency)的混叠音调(aliasing tone)至放大器的输入端，而此混叠音调也会被放大器做处理，从而影响输出信号。
发明内容
以下发明内容仅是说明性的，而无意于以任何方式进行限制。即，提供以下概述来介绍本文描述的新颖和非显而易见的技术的概念，重点，益处和优点。选择的实施方式在下面的详细描述中进一步描述。因此，以下发明内容既不旨在标识所要求保护的主题的必要特征，也不旨在用于确定所要求保护的主题的范围。
本申请的目的之一在于提供一种具有混叠音调消除电路的放大电路，能够减少反馈电路导致的混叠音调。
第一方面，本发明提供了一种放大电路，包括：第一输入端，用于接收第一输入信号；第一电容器，耦接该第一输入端；放大器，耦接该第一电容器，用于通过该第一电容器接收该第一输入信号，以产生第一输出信号；第一反馈电路，耦接在该放大器的第一输入端和第一输出端之间，用于根据该第一输出信号产生第一反馈信号，其中，该第一反馈电路包括第一储能模块，该第一储能模块包括第一开关电容器，以及，第一混叠音调消除电路，耦接在该放大电路的该第一输入端和该放大器的该第一输入端之间，用于根据该第一输入信号产生第一信号，以消除或减少该第一反馈信号的混叠音调。
在一些实施例中，该第一混叠音调消除电路包括第二储能模块，该第二储能模块包括第二开关电容器。
在一些实施例中，该第二开关电容器是该第一开关电容器的副本。
在一些实施例中，该第一混叠音调消除电路还包括：频率选择滤波器；其中，该第一输入信号被该频率选择滤波器处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
在一些实施例中，该第一混叠音调消除电路还包括：频率选择滤波器；以及，延迟电路；其中，该第一输入信号被该频率选择滤波器和该延迟电路处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
在一些实施例中，该第一混叠音调消除电路还包括：频率选择滤波器；延迟电路；以及电压缩放电路；其中，该第一输入信号被该频率选择滤波器、该延迟电路和该电压缩放电路处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
在一些实施例中，该第一反馈电路还包括电压缩放电路。
在一些实施例中，该第一反馈电路还包括电压缩放电路和频率选择滤波器。
在一些实施例中，该第二开关电容器具有比该第一开关电容器更早的采样边沿。
在一些实施例中，该第一混叠音调消除电路还包括：电压缩放电路；其中，该第一输入信号被该电压缩放电路处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
在一些实施例中，该放大电路还包括：第二输入端，用于接收第二输入信号；第二电容器，耦接该第二输入端；第二反馈电路，耦接在该放大器的第二输入端和第二输出端之间，用于根据第二输出信号产生第二反馈信号，其中，该第二反馈电路包括第三储能模块，该第三储能模块包括第三开关电容器；以及，第二混叠音调消除电路，耦接在该放大电路的该第二输入端和该放大器的该第二输入端之间，用于根据该第二输入信号产生第二信号，以消除或减少该第二反馈信号的混叠音调；其中，该第一输入信号和该第二输入信号构成差分信号，以及，该放大器用于通过该第一电容器和该第二电容器接收该第一输入信号和该第二输入信号，以产生该第一输出信号和该第二输出信号。
在一些实施例中，该第一混叠音调消除电路包括具有第二开关电容器的第二储能模块，以及，该第二混叠音调消除电路包括具有第四开关电容器的第四储能模块。
在一些实施例中，该第二开关电容器是该第一开关电容器的副本，以及，该第四开关电容器是该第三开关电容器的副本。
本发明内容是通过示例的方式提供的，并非旨在限定本发明。在下面的详细描述中描述其它实施例和优点。本发明由权利要求书限定。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
附图(其中，相同的数字表示相同的组件)示出了本发明实施例。包括的附图用以提供对本公开实施例的进一步理解，以及，附图被并入并构成本公开实施例的一部分。附图示出了本公开实施例的实施方式，并且与说明书一起用于解释本公开实施例的原理。可以理解的是，附图不一定按比例绘制，因为可以示出一些部件与实际实施中的尺寸不成比例以清楚地说明本公开实施例的概念。
图1是根据本发明一实施例示出的一种放大电路的示意图。
图2根据本发明一实施例示出了图1所示放大电路的第一阶段。
图3根据本发明一实施例示出了图1所示放大电路的第二阶段。
图4是根据本发明一实施例示出的放大电路的示意图。
图5是根据本发明一实施例示出的放大电路的示意图。
图6是根据本发明一实施例示出的放大电路的示意图。
图7是根据本发明一实施例示出的放大电路的示意图。
图8是根据本发明一实施例示出的放大电路的示意图。
图9是根据本发明一实施例示出的放大电路的示意图。
图10根据本发明一实施例示出了图9所示放大电路的开关控制机制。
图11是根据本发明一实施例示出的放大电路的示意图。
图12是根据本发明一实施例示出的放大电路的示意图。
图13是根据本发明一实施例示出的放大电路的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
图1为本发明一实施例的放大电路(amplifier circuit)100的示意图。如图1所示，放大电路100(例如，隔直流放大器)包括两个输入端N1和N2、两个电容器(capacitor)C1和C2、放大器190、两个反馈电容器(feedback capacitor)C3和C4以及四个储能模块(storage block)110、120、130和140。在本实施例中，电容器C1和C2作为/用作(serve as)隔直流电路(DC-blocking circuit)，以及，电容器C1和C2耦接在放大器190的输入端和放大电路100的输入端N1、N2之间，例如，电容器C1的一端耦接到输入端N1，电容器C1的另一端耦接到放大器190的正输入端(positive input node，或可互换地描述为“正输入节点”)；电容器C2的一端耦接到输入端N2，电容器C2的另一端耦接到放大器190的负输入端(negative input node，或可互换地描述为“负输入节点”)。反馈电容器C3耦接在放大器190的负输出端(negative output node，或可互换地描述为“负输出节点”)和正输入端之间，以及，反馈电容器C4耦接在放大器190的正输出端(positive output node，或可互换地描述为“正输出节点”)和负输入端之间。储能模块(例如，储能模块可表示用于储存电荷/电能的模块)110和储能模块120中的每一个包括开关电容器(switched-capacitor)，例如，在图1的示例中，该开关电容器包括电容器Cf和四个开关P1-P4；储能模块110耦接在放大器190的负输出端和负输入端之间，以及，储能模块120耦接在放大器190的正输出端和正输入端之间。应当说明的是，本发明实施例及附图中的组件标号不区分上下标，例如，实施例中描述的P1与附图中的P1指代相同，再例如，实施例中描述的Cf与附图中的Cf指代相同。储能模块130和储能模块140中的每一个包括开关电容器，例如，在图1的示例中，该开关电容器包括电容器Cf和四个开关P1’-P4’，其中，储能模块130耦接在放大器190的负输入端和放大电路100的输入端N1之间，以及，储能模块140耦接在放大器190的正输入端和放大电路100的输入端N2之间。在本实施例中，放大电路100能够用于接收差分输入信号Vip和Vim，以产生差分输出信号Vom和Vop，例如，该差分输入信号可以是来自麦克风的音频信号。
在图1所示的实施例中，由于差分输入信号Vip和Vim的直流(direct current，DC)电压可能是不同的，因此，作为隔直流电路的电容器C1和C2能够保证/确保放大器190不会遭受不同直流(DC)电压的影响。储能模块110和120被配置为给放大器190的正/负输入端和正/负输出端提供合适的操作点(DC电压)。另外，由于开关P1-P4受时钟信号(clocksignals)控制，从而输出信号Vom和Vop被这些时钟信号混合并产生混叠音调(aliasingtone)，该混叠音调会影响输出信号Vom和Vop，在本发明实施例中，储能模块130和140可以用作混叠音调消除电路，以抵消(cancel，或可互换地描述为“消除”)或减少(reduce)储能模块110和120产生的反馈信号的混叠音调，从而提高输出信号Vom和Vop的质量。可以理解地，混叠音调消除电路亦可互换地描述为“混叠音调减少电路”，其用于减少或消除反馈电路(例如，储能模块110和120)产生的反馈信号的混叠音调。
具体来说，参考图2，图2示出了放大电路100的第一阶段(first phase)，储能模块110和120中的开关P2和P4被启用(enabled，亦可互换地描述为“接通”)，而储能模块110和120中的开关P1和P3被禁用(disabled，亦可互换地描述为“断开”或“未接通”)，以及，储能模块130和140中的开关P2'和P4'被启用，而储能模块130和140中的开关P1'和P3'被禁用。在第一阶段中，储能模块110-140中的电容器Cf被充电或放电，使得储能模块130和储能模块110中的电容器Cf具有相等且相反的电荷(例如，储能模块130中的电容器Cf的电荷为“-Q”，而储能模块110中的电容器Cf的电荷为“+Q”)，以及，储能模块140中的电容器Cf与储能模块120中的电容器Cf具有相等且相反的电荷(例如，储能模块140中的电容器Cf的电荷为“+Q”，而储能模块120中的电容器Cf的电荷为“-Q”)。然后，参照图3，图3示出了放大电路100紧接在第一阶段之后的第二阶段，储能模块110和120中的开关P1和P3被启用，而储能模块110和120中的开关P2和P4被禁用，以及，储能模块130和140中的开关P1'和P3'被启用，而储能模块130和140中的开关P2'和P4'被禁用。在第二阶段中，储能模块110中的电容器Cf被连接到(is connected to，或可互换地描述为“被连通到”)储能模块130中的电容器Cf，从而在储能模块110和130之间发生电荷共享，因此，通过储能模块130，消除(或减少)了储能模块110产生的混叠音调(即，混叠音调将不会进入放大器190的负输入端)。类似地，储能模块120中的电容器Cf被连接到/被连通到储能模块140中的电容器Cf，从而在储能模块120和140之间发生电荷共享，因此，通过储能模块140，消除(或减少)了储能模块120产生的混叠音调(即，混叠音调将不会进入放大器190的正输入端)。总之，放大电路100交替地操作在第一阶段和第二阶段。
在本实施例中，储能模块130是储能模块110的副本(replica)，储能模块140是储能模块120的副本，即储能模块130具有与储能模块110相同的电路结构，储能模块140具有与储能模块120相同的电路结构，以及，用于控制储能模块130/140的时钟信号与用于控制储能模块110/120的时钟信号基本上(substantially)是相同的，但本发明并不限于此。在其它实施例中，只要储能模块130/140能够消除或减少储能模块110/120产生的反馈信号的混叠音调，那么，储能模块130/140和储能模块110/120可以具有不同的电路设计。
图4为本发明一实施例的放大电路400的示意图。如图4所示，放大电路400包括两个输入端N1和N2、两个电容器C1和C2、放大器490、两个反馈电容器C3和C4、两个储能模块410和420，以及，两个混叠音调消除电路403和404，其中，混叠音调消除电路403包括储能模块430和频率选择电路(frequency-selective circuit)，在本实施例中，隔直流电路432用作频率选择电路；混叠音调消除电路404包括储能模块440和频率选择电路，在本实施例中，隔直流电路442用作频率选择电路。在本实施例中，电容器C1和C2作为隔直流电路，以及，电容器C1和C2耦接在放大器490的输入端与放大电路400的输入端N1、N2之间，例如，电容器C1的一端耦接至输入端N1，电容器C1的另一端耦接到放大器490的正输入端；电容器C2的一端耦接至输入端N2，电容器C2的另一端耦接至放大器490的负输入端。反馈电容器C3是可变电容器(variable capacitor)，其耦接在放大器490的负输出端和正输入端之间；以及，反馈电容器C4是可变电容器，其耦接在放大器490的正输出端和负输入端之间，其中，反馈电容器C3和C4中的每一个的电容(capacitance)可以通过使用图4所示的因子(factor，亦可互换地描述为“因子”)“g”进行缩放(例如，C3/g，C4/g)。储能模块410和储能模块420中的每一个包括开关电容器，例如，在图4的示例中，开关电容器包括电容器Cf和四个开关P1-P4，储能模块410耦接在放大器490的负输出端和负输入端之间，以及，储能模块420耦接在放大器490的正输出端和正输入端之间，其中，储能模块410与420耦接偏置电压(bias voltage)VCM1与VCM2。隔直流电路432包含电容器Cb及电阻Rb，电阻Rb耦接偏置电压VCM3，其中，电容器Cb耦接到输入端N1。隔直流电路442包含电容器Cb及电阻Rb，电阻Rb耦接偏置电压VCM3，其中，电容器Cb耦接到输入端N2。储能模块430和储能模块440中的每一个包括开关电容器，例如，在图4的示例中，开关电容器包括电容器Cf和四个开关P1'-P4'，储能模块430耦接在放大器490的负输入端和隔直流电路432之间，以及，储能模块440耦接在放大器490的正输入端和隔直流电路442之间，其中，储能模块430和440的每一个中的电容器Cf可以按因子“g”进行缩放，例如，g*Cf。在本实施例中，放大电路400可用于接收差分输入信号Vip和Vim，以产生差分输出信号Vom和Vop，例如，差分输入信号可以是来自麦克风的音频信号。
在图4所示的实施例中，隔直流电路432接收输入信号Vip以隔断(block，亦可互换地描述为“阻断”)直流(direct current，DC)分量并产生交流(alternating current，AC)信号，以及，储能模块430接收该交流信号并产生信号以消除或减少储能模块410(可视为第一反馈电路)产生的反馈信号的混叠音调。类似地，隔直流电路442接收输入信号Vim以隔断直流分量并产生交流信号，以及，储能模块440接收该交流信号并产生用于消除或减少储能模块420产生的混叠音调的信号。例如，请一并参考图2可以获知，混叠音调消除电路(包括储能模块430)中的电容器Cf对输入信号Vip进行采样(即接收输入信号Vip)，第一反馈电路(包括储能模块410)中的电容器Cf对输出信号Vom进行采样(即接收输出信号Vom)，因此，第一反馈电路(包括储能模块410)中的电容器Cf和混叠音调消除电路(包括储能模块430)中的电容器Cf的电荷极性相反。另外，由于电荷Q＝C*V，即电容器上的电压信号正比于存于该电容器上的电荷，因此，若混叠音调消除电路(包括储能模块430)的电荷可跟第一反馈电路(包括储能模块410)的电荷对消/抵消，则静电荷变化为零，从而，在放大器输入端的电压变化可被减少，即减少反馈电路的反馈信号导致的混叠音调。因此，在输入信号Vip和Vim的直流电压是不同的情况下，混叠音调消除电路403和404能够比图1所示的实施例更好地工作。
图5为根据本发明一实施例示出的放大电路500的示意图。如图5所示，放大电路500包括两个输入端N1和N2、两个电容器C1和C2、放大器590、两个反馈电容器C3和C4、两个储能模块510和520以及两个混叠音调消除电路503和504，其中，混叠音调消除电路503包括储能模块530、频率选择电路(在本实施例中，隔直流电路532用作频率选择电路)和延迟电路534，混叠音调消除电路504包括储能模块540、频率选择电路(在本实施例中，隔直流电路542用作频率选择电路)和延迟电路544。在本实施例中，电容器C1和C2用作隔直流电路，以及，电容器C1和C2耦接在放大器590的输入端与放大电路500的输入端N1、N2之间，例如，电容器C1的一端耦接到输入端N1，电容器C1的另一端耦接至放大器590的正输入端；电容器C2的一端耦接到输入端N2，电容器C2的另一端耦接到放大器590的负输入端。反馈电容器C3是可变电容器，其耦接在放大器590的负输出端和正输入端之间；反馈电容器C4是可变电容器，其耦接在放大器590的正输出端和负输入端之间，其中，反馈电容器C3和C4中每一个的电容的系数可以通过使用图5中所示的因子“g”进行缩放(例如，C3/g，C4/g)。储能模块510和储能模块520中的每一个包括开关电容器，例如，在图5的示例中，开关电容器包括电容器Cf和四个开关P1-P4，储能模块510耦接在放大器590的负输出端和负输入端之间，以及，储能模块520耦接在放大器590的正输出端和正输入端之间，其中，储能模块510和520耦接至偏置电压VCM1、VCM2。延迟电路534和延迟电路544中的每一个分别包括电容器Cd和电阻Rd，其中，延迟电路534耦接到输入端N1，延迟电路544耦接到输入端N2。隔直流电路532包括电容器Cb及电阻Rb，电阻Rb耦接至偏置电压VCM3。隔直流电路542包括电容器Cb及电阻Rb，电阻Rb耦接偏置电压VCM3。储能模块530和储能模块540中的每一个包括开关电容器，在图5的示例中，开关电容器包括电容器Cf和四个开关P1'-P4'，储能模块530耦接在放大器590的负输入端和隔直流电路532之间，以及，储能模块540耦接在放大器590的正输入端和隔直流电路542之间，其中，储能模块530和540的每一个中的电容器Cf可以按因子/因子“g”进行缩放(例如，g*Cf)。在本实施例中，放大电路500可用于接收差分输入信号Vip和Vim以产生差分输出信号Vom和Vop。
在图5所示的实施例中，延迟电路534对输入信号Vip进行延迟，以产生延迟输入信号(delayed input signal，亦可互换地描述为“被延迟后的输入信号”)，隔直流电路532接收该延迟输入信号，以阻断(或互换地描述为“隔断”)DC(直流)分量并产生AC(交流)信号，以及，储能模块530接收该AC信号以产生用于消除或减少储能模块510产生的混叠音调的信号。类似地，延迟电路544对输入信号Vim进行延迟，以产生延迟输入信号，隔直流电路542接收该延迟输入信号，以阻断DC分量并产生AC信号，以及，储能模块540接收该AC信号并产生用于消除或减少由储能模块520产生的混叠音调的信号。因此，在放大器590和储能模块510、520具有较大的信号延迟量的情况下，具有延迟电路的混叠音调消除电路503和504能够准确地消除或减少储能模块510和520产生的反馈信号的混叠音调。
图6为本发明一实施例的放大电路600的示意图。如图6所示，放大电路600包括两个输入端N1和N2、两个电容器C1和C2、放大器690、两个反馈电容器C3和C4、两个储能模块610和620以及两个混叠音调消除电路603和604，其中，混叠音调消除电路603包括储能模块630、频率选择电路(在本实施例中，隔直流电路632用作频率选择电路)和延迟电路634，以及，混叠音调消除电路604包括储能模块640、频率选择电路(在本实施例中，隔直流电路642用作频率选择电路)和延迟电路644。在本实施例中，电容器C1和C2用作隔直流电路，以及，电容器C1与C2耦接在放大器690的输入端与放大电路600的输入端N1、N2之间，例如，电容器C1的一端耦接到输入端N1，电容器C1的另一端耦接至放大器690的正输入端；电容器C2的一端耦接到输入端N2，电容器C2的另一端耦接到放大器690的负输入端。反馈电容器C3是可变电容器，其耦接在放大器690的负输出端和正输入端之间，以及，反馈电容器C4是可变电容器，其耦接在放大器690的正输出端和负输入端之间，其中，反馈电容器C3和C4中每一个的电容可以通过使用图6中所示的因子“g”进行缩放(例如，C3/g，C4/g)。储能模块610和储能模块620中的每一个包括开关电容器，例如，在图6的示例中，该开关电容器包括电容器Cf和四个开关P1-P4，储能模块610耦接在放大器690的负输出端和正输入端之间，以及，储能模块620耦接在放大器690的正输出端和负输入端之间，其中，储能模块610和620耦接至偏置电压VCM1和VCM2。在一些实施例中，储能模块610和储能模块620可分别视为反馈电路。例如，第一反馈电路(包括储能模块610)耦接在放大器的第一输入端和第一输出端之间，用于根据第一输出信号(例如，Vom)产生第一反馈信号，其中，该第一反馈电路包括第一储能模块，该第一储能模块包括第一开关电容器。第一混叠音调消除电路(例如，其包括储能模块630)耦接在放大电路的该第一输入端和放大器的该第一输入端之间，用于根据该第一输入信号(例如，Vip)产生第一信号，以消除或减少该第一反馈信号的混叠音调。在一些实施例中，第一信号与第一反馈信号的高频成分(高频分量)的大小基本相等(或小于)但极性相反，从而通过额外增加的混叠音调消除电路能够消除或减少第一反馈信号产生的混叠音调。延迟电路634与延迟电路644中的每一个包括电容器Cd和电阻Rd，其中，延迟电路634耦接到输入端N1，以及，延迟电路644耦接到输入端N2。隔直流电路632包括电容器Cb及电阻Rb，电阻Rb耦接至偏置电压VCM3。隔直流电路642包括电容器Cb及电阻Rb，电阻Rb耦接至偏置电压VCM3。储能模块630和储能模块640中的每一个包括开关电容器，其包括电容器Cf和四个开关P1’-P4’，储能模块630耦接在放大器690的正输入端和隔直流电路632之间，以及，储能模块640耦接在放大器690的负输入端和隔直流电路642之间，其中，储能模块630和640中的每一个中的电容器Cf可以按因子“g”进行缩放(例如，g*Cf)。在本实施例中，放大电路600可用于接收差分输入信号Vip和Vim以产生差分输出信号Vom和Vop。
在图6所示的实施例中，延迟电路634对输入信号Vip进行延迟以产生延迟输入信号，隔直流电路632接收该延迟输入信号以阻断DC分量并产生AC信号，以及，储能模块630接收该AC信号以产生用于消除或减少由储能模块610产生的混叠音调的信号。类似地，延迟电路644对输入信号Vim进行延迟以产生延迟输入信号，隔直流电路642接收该延迟输入信号以阻断DC分量并产生AC信号，以及，储能模块640接收该AC信号以产生用于消除或减少由储能模块620产生的混叠音调的信号。因此，在放大器690和储能模块610、620具有较大的信号延迟量的情况下，具有延迟电路的混叠音调消除电路603和604能够准确地消除或减少储能模块610和620产生的反馈信号的混叠音调。
图7为本发明一实施例的放大电路700的示意图。如图7所示，放大电路700包括两个输入端N1和N2，两个电容器C1和C2，放大器790，两个反馈电容器C3和C4，两个反馈电路701和702，以及，两个混叠音调消除电路703和704，其中，反馈电路701包括储能模块710和电压缩放电路(voltage scaling circuit)716，反馈电路702包括储能模块720和电压缩放电路726，混叠音调消除电路703包括储能模块730、频率选择电路(在本实施例中，隔直流电路732用作频率选择电路)、延迟电路734和电压缩放电路736，以及，混叠音调消除电路704包括储能模块740、频率选择电路(在本实施例中，隔直流电路742用作频率选择电路)、延迟电路744和电压缩放电路746。在本实施例中，电容器C1和C2用作隔直流电路，以及，电容器C1和C2耦接在放大器790的输入端和放大电路700的输入端N1、N2之间，例如，电容器C1的一端耦接到输入端N1，电容器C1的另一端耦接到放大器790的正输入端；电容器C2的一端耦接到输入端N2，电容器C2的另一端耦接到放大器790的负输入端。反馈电容器C3是可变电容器，其耦接在放大器790的负输出端和正输入端之间，反馈电容器C4是可变电容器，其耦接在放大器790的正输出端和负输入端之间，其中，反馈电容器C3和C4中的每一个的电容可以通过使用图7中所示的因子“g”来缩放(例如，C3/g，C4/g)。电压缩放电路716、726、736和746中的每一个包括串联连接的电阻R1和R2。储能模块710和储能模块720中的每一个包括开关电容器，在图7的示例中，开关电容器包括电容器Cf和四个开关P1-P4，储能模块710和电压缩放电路716耦接在放大器790的负输出端和负输入端之间，以及，储能模块720和电压缩放电路726耦接在放大器790的正输出端和正输入端之间，其中，储能模块710和720耦接到偏置电压VCM1和VCM2。压缩放电路716、726中的电阻R2可接到偏置电压VCM5。延迟电路734和延迟电路744中的每一个包括电容器Cd和电阻Rd，其中，延迟电路734耦接在储能模块730和电压缩放电路736之间，以及，延迟电路744耦接在储能模块740和电压缩放电路746之间。隔直流电路732包括电容器Cb和电阻Rb(电阻Rb耦接到偏置电压VCM3)，以及，隔直流电路732耦接在输入端N1和电压缩放电路736之间。隔直流电路742包括电容器Cb和电阻Rb(电阻Rb耦接至偏置电压VCM3)，以及，隔直流电路742耦接在输入端N2和电压缩放电路746之间。电压缩放电路736、746中的电阻R2可耦接到另一偏置电压VCM4。储能模块730和储能模块740中的每一个包括开关电容器，在图7的示例中，开关电容器包括电容器Cf和四个开关P1’-P4’，储能模块730耦接在放大器790的负输入端和延迟电路734之间，以及，储能模块740耦接在放大器790的正输入端和延迟电路744之间，其中，储能模块730和740中的每一个中的电容器Cf可以按因子“g”进行缩放(例如，g*Cf)。在本实施例中，放大电路700可用于接收差分输入信号Vip和Vim以产生差分输出信号Vom和Vop。
在图7所示的实施例中，隔直流电路732接收输入信号Vip，以隔断/阻断直流分量并产生交流信号(例如，假设产生的交流信号为Vac)，电压缩放电路736对交流信号进行缩放以产生缩放信号(scaled signal，其为k*Vac，其中，k是介于0到1之间的默认值，例如，0.5)，延迟电路734对该缩放信号进行延迟以产生延迟信号(delayed signal，亦可互换地描述为“延迟后的信号”)，以及，储能模块730接收该延迟信号以产生用于消除或减少由储能模块710产生的混叠音调的信号。类似地，隔直流电路742接收输入信号Vim以阻断直流分量并产生交流信号，电压缩放电路746对交流信号进行缩放以产生缩放信号，延迟电路744对该缩放信号进行延迟以产生延迟信号，以及，储能模块740接收该延迟信号以产生用于抵消/消除或减小储能模块720产生的混叠音调的信号。因此，在输入信号Vip和Vim的直流电压不同且放大器790和储能模块710、720具有较大的信号延迟量的情况下，具有延迟电路的混叠音调消除电路703和704能够准确地消除或减少储能模块710和720产生的反馈信号的混叠音调。另外，通过设计电压缩放电路716、726、736和746，可以将电容器Cf的电容设计得更小。
图8为本发明一实施例的放大电路800的示意图。如图8所示，放大电路800包括两个输入端N1和N2、两个电容器C1和C2、放大器890、两个反馈电容器C3和C4、两个反馈电路801和802以及两个混叠音调消除电路803和804，其中，反馈电路801包括储能模块810、频率选择电路(在本实施例中，隔直流电路812用作频率选择电路)和电压缩放电路816。反馈电路802包括储能模块820、频率选择电路(在本实施例中，隔直流电路822用作频率选择电路)和电压缩放电路826。混叠音调消除电路803包括储能模块830、频率选择电路(在本实施例中，隔直流电路832用作频率选择电路)、延迟电路834和电压缩放电路836。混叠音调消除电路804包括储能模块840、频率选择电路(在本实施例中，隔直流电路842用作频率选择电路)、延迟电路844和电压缩放电路846。在本实施例中，电容器C1和C2作为隔直流电路，以及，电容器C1和C2耦接在放大器890的输入端与放大电路800的输入端N1、N2之间，例如，电容器C1的一端耦接到输入端N1，电容器C1的另一端耦接到放大器890的正输入端，电容器C2的一端耦接到输入端N2，以及，电容器C2的另一端耦接至放大器890的负输入端。反馈电容器C3是可变电容器，其耦接在放大器890的负输出端和正输入端之间，以及，反馈电容器C4是可变电容器，其耦接在放大器890的正输出端和负输入端之间，其中，反馈电容器C3和C4中的每一个的电容可以通过使用图8所示的因子“g”进行缩放。电压缩放电路816、826、836和846中的每一个包括串联连接的电阻R1和R2。隔直流电路812和822中的每一个包括电容器Cb和电阻Rb(电阻Rb耦接到偏置电压VCM2)。储能模块810和储能模块820中的每一个包括开关电容器，在图8的示例中，开关电容器包括电容器Cf和四个开关P1-P4，储能模块810、电压缩放电路816和隔直流电路812耦接在放大器890的负输出端和负输入端之间(例如，储能模块810经由电压缩放电路816和隔直流电路812耦接至放大器890的负输出端)，以及，储能模块820、电压缩放电路826和隔直流电路822耦接在放大器890的正输出端和正输入端之间(例如，储能模块820经由电压缩放电路826和隔直流电路822耦接至放大器890的正输出端)，其中，储能模块810和820耦接到偏置电压VCM1和VCM2。延迟电路834和延迟电路844分别包括电容器Cd和电阻Rd，其中，延迟电路834耦接在储能模块830和电压缩放电路836之间，以及，延迟电路844耦接在储能模块840和电压缩放电路846之间。隔直流电路832包括电容器Cb和电阻Rb，电阻Rb耦接至偏置电压VCM3，以及，隔直流电路832耦接在输入端N1和电压缩放电路836之间。隔直流电路842包括电容器Cb和电阻Rb，电阻Rb耦接至偏置电压VCM3，以及，隔直流电路842耦接在输入端N2和电压缩放电路846之间。储能模块830和储能模块840中的每一个包括开关电容器，例如，在图8的示例中，该开关电容器包括电容器Cf和四个开关P1’-P4’，储能模块830耦接在放大器890的负输入端和延迟电路834之间，以及，储能模块840耦接在放大器890的正输入端和延迟电路844之间，其中，储能模块830和840中的每一个中的电容器Cf可以按因子“g”进行缩放。在本实施例中，放大电路800可用于接收差分输入信号Vip和Vim以产生差分输出信号Vom和Vop。
在图8所示的实施例中，隔直流电路832接收输入信号Vip，以隔断直流分量并产生交流信号，电压缩放电路836对该交流信号进行缩放以产生缩放信号，延迟电路834对该缩放信号进行延迟以产生延迟信号，以及，储能模块830接收该延迟信号以产生用于消除或减少储能模块810产生的混叠音调的信号。类似地，隔直流电路842接收输入信号Vim以阻断直流分量并产生交流信号，电压缩放电路846对该交流信号进行缩放以产生缩放信号，延迟电路844对该缩放信号进行延迟以产生延迟信号，以及，储能模块840接收该延迟信号以产生用于抵消/消除或减小储能模块820产生的混叠音调的信号。因此，在输入信号Vip和Vim的直流电压不同且放大器890和储能模块810、820具有较大的信号延迟量的情况下，具有延迟电路和隔直流电路的混叠音调消除电路803和804能够准确地消除或减少储能模块810和820产生的反馈信号的混叠音调。另外，通过设计电压缩放电路816、826、836和846，能够将电容器Cf的电容设计得更小。此外，通过分别在反馈电路801和802中设计隔直流电路812和822，反馈电路801/802和混叠音调消除电路803/804可具有平衡结构(balancedstructure)。
图9为本发明一实施例的放大电路900的示意图。如图9所示，放大电路900包括两个输入端N1和N2、两个电容器C1和C2、放大器990、两个反馈电容器C3和C4、两个储能模块(视为反馈电路)910和920以及两个混叠音调消除电路903和904，其中，混叠音调消除电路903包括储能模块930和频率选择电路(在本实施例中，隔直流电路932用作频率选择电路)，以及，混叠音调消除电路904包括储能模块940和频率选择电路(在本实施例中，隔直流电路942用作频率选择电路)。在本实施例中，电容器C1与C2作为隔直流电路，以及，电容器C1和C2耦接在放大器990的输入端与放大电路900的输入端N1、N2之间，例如，电容器C1的一端耦接至输入端N1，电容器C1的另一端耦接到放大器990的正输入端；电容器C2的一端耦接到输入端N2，电容器C2的另一端耦接至放大器990的负输入端。反馈电容器C3是可变电容器，其耦接在放大器990的负输出端和正输入端之间，以及，反馈电容器C4是可变电容器，其耦接在放大器990的正输出端和负输入端之间，其中，反馈电容器C3和C4中的每一个的电容可以通过使用图9所示的因子“g”进行缩放。储能模块910和储能模块920中的每一个包括开关电容器，例如，在图9的示例中，该开关电容器包括电容器Cf和四个开关P1-P4，储能模块910耦接在放大器990的负输出端和负输入端之间，以及，储能模块920耦接在放大器990的正输出端和正输入端之间，其中，储能模块910和920耦接至偏置电压VCM1和VCM2。隔直流电路932包括电容器Cb和电阻Rb(电阻Rb耦接偏置电压VCM3)，其中，电容器Cb耦接到输入端N1。隔直流电路942包括电容器Cb和电阻Rb(电阻Rb耦接偏置电压VCM3)，其中，电容器Cb耦接到输入端N2。储能模块930和储能模块940中的每一个包括开关电容器，例如，其包括电容器Cf和四个开关P1’-P4’，储能模块930耦接在放大器990的负输入端和隔直流电路932之间，以及，储能模块940耦接在放大器990的正输入端和隔直流电路942之间，其中，储能模块930和940中的每一个中的电容器Cf可以按因子“g”进行缩放。在本实施例中，放大电路900可用于接收差分输入信号Vip和Vim以产生差分输出信号Vom和Vop，例如，差分输入信号可以是来自麦克风的音频信号。
在图9所示的实施例中，隔直流电路932接收输入信号Vip以隔断直流分量并产生交流信号，以及，储能模块930接收该交流信号以产生用于消除或减少储能模块910产生的混叠音调的信号。类似地，隔直流电路942接收输入信号Vim以隔断直流分量并产生交流信号，以及，储能模块940接收交流信号以产生用于消除或减少储能模块920产生的混叠音调的信号。此外，混叠音调消除电路903/904不具有物理延迟电路(physical delaycircuit)，但是，可以控制储能模块930和940具有较早的采样边沿(earlier samplingedge，即储能模块930和940比储能模块910、920更早地完成采样)，以具有延迟功能。具体来说，参照图10，开关P1、P3、P1'和P3'由相同的时钟信号控制，开关P2、P4、P2'和P4'被启用而开关P1、P3、P1'和P3'被禁用，以及，开关P2'/P4'的采样周期(sampling period)短于开关P2/P4的采样周期(从而，储能模块930和940比储能模块910、920更早地完成采样)。通过使用图10所示的开关，储能模块930和940可以具有延迟功能。请一并参照图9和图10，在P2’/P4’的时钟信号下降沿(负边沿)之后，储能模块930和940便完成了对输入信号(Vip/Vin)的电荷取样，此信号经过放大器990的延迟(td)后才到达输出(Vom/Vop)，接着慢了td时间的P2/P4的下降沿(负边沿)才将输出信号(Vom/Vop)取样到储能模块910和920上，此时两个储能模块取样到的信号/电荷相同，最后P1/P3/P1’/P3’的上升沿(正边沿)便可将两个相同的取样电荷对消。
图11是根据本发明一实施例示出的放大电路1100的示意图。如图11所示，放大电路1100包括两个输入端N1和N2、两个电容器C1和C2、放大器1190、两个反馈电容器C3和C4、两个储能模块1110和1120以及两个混叠音调消除电路1103和1104，其中，混叠音调消除电路1103包括储能模块1130和电压缩放电路1136，以及，混叠音调消除电路1104包括储能模块1140和电压缩放电路1146。在本实施例中，电容器C1和C2用作隔直流电路。电容器C1和C2耦接在放大器1190的输入端与放大电路1100的输入端N1、N2之间，例如，电容器C1的一端耦接到输入端N1，电容器C1的另一端耦接到放大器1190的正输入端；电容器C2的一端耦接到输入端N2，电容器C2的另一端耦接到放大器1190的负输入端。反馈电容器C3是可变电容器，其耦接在放大器1190的负输出端和正输入端之间，以及，反馈电容器C4是可变电容器，其耦接在放大器1190的正输出端和负输入端之间，其中，反馈电容器C3和C4中的每一个的电容可以通过使用图11中所示的因子“g”来缩放。储能模块1110和储能模块1120中的每一个都包括开关电容器，例如，在图11的示例中，该开关电容器包括电容器Cf和四个开关P1-P4，储能模块1110耦接在放大器1190的负输出端和负输入端之间，储能模块1120耦接在放大器1190的正输出端与正输入端之间，其中，储能模块1110与1120耦接至偏置电压VCM1与VCM2。电压缩放电路1136和1146中的每一个包括两个电阻，其阻值(resistance)分别为“(g-1)*R”和“R”，其中，R表示预定阻值。储能模块1130和储能模块1140中的每一个包括开关电容器，例如，在图11的示例中，该开关电容器包括电容器Cf和四个开关P1’-P4’，储能模块1130耦接在放大器1190的负输入端和电压缩放电路1136之间，储能模块1140耦接在放大器1190的正输入端和电压调整电路1146之间。在本实施例中，放大电路1100可用于接收差分输入信号Vip及Vim以产生差分输出信号Vom和Vop。
在图11所示的实施例中，电压缩放电路1136对输入信号Vip进行缩放以产生缩放信号，以及，储能模块1130接收该缩放信号以产生用于消除或减少由储能模块1110产生的混叠音调的信号。类似地，电压缩放电路1146对输入信号Vim进行缩放以产生缩放信号，储能模块1140接收缩放信号以产生用于消除或减少由储能模块1120产生的混叠音调的信号。通过设计电压缩放电路1136和1146，电容器Cf的电容可以被设计得更小。
图12是根据本发明一实施例示出的放大电路1200的示意图。如图12所示，放大电路1200包括两个输入端N1和N2、两个电容器C1和C2、放大器1290、两个反馈电容器C3和C4、两个反馈电路1201和1202以及两个混叠音调消除电路1203和1204，其中，反馈电路1201包括储能模块1210、隔直流电路1212、电压缩放电路1216和两个滤波器1218和1219；反馈电路1202包括储能模块1220、隔直流电路1222、电压缩放电路1226和两个滤波器1228和1229；混叠音调消除电路1203包括储能模块1230、隔直流电路1232、延迟电路1234、电压缩放电路1236和两个滤波器1238和1239；混叠音调消除电路1204包括储能模块1240、隔直流电路1242、延迟电路1244、电压缩放电路1246以及两个滤波器1248和1249。在本实施例中，放大电路1200可用于接收差分输入信号Vip和Vim以产生差分输出信号Vom和Vop，例如，差分输入信号可以是来自麦克风的音频信号。
在放大电路1200中，参照图1至图11所示的上述实施例，混叠音调消除电路1203被配置为接收输入信号Vip以产生用于消除或减少由反馈电路1201产生的反馈信号的混叠音调的信号，混叠音调消除电路1204被配置为接收输入信号Vim以产生信号去消除或减少由反馈电路1202产生的反馈信号的混叠音调。隔直流电路1212/1222/1232/1242被配置为阻断其接收到的信号的DC分量。延迟电路1234/1244被配置为对其接收到的信号进行延迟。电压缩放电路1216/1226/1236/1246被配置为对其接收到的信号执行缩放操作。滤波器1218/1228/1238/1248被配置为过滤掉其接收到的信号的不想要的频率分量，其中，滤波器1218/1228与滤波器1238/1248匹配(match)。滤波器1219/1229/1239/1249被配置为过滤掉其接收到的信号的不需要的频率分量，其中，滤波器1219/1229与滤波器1239/1249完全匹配或部分匹配。储能模块1210/1220/1230/1240包括开关电容器。参照图1至图11所示的上述实施例，隔直流电路1212、电压缩放电路1216以及滤波器1218和1219中的至少一部分可以从反馈电路1201中移除，以及，隔直流电路1212和电压缩放电路1216的位置可以互换。隔直流电路1222、电压缩放电路1226以及滤波器1228和1229中的至少一部分可以从反馈电路1202中移除，以及，隔直流电路1222和电压缩放电路1226的位置可以互换。隔直流电路1232、延迟电路1234、电压缩放电路1236以及滤波器1238和1239中的至少一部分可以从混叠音调消除电路1203中移除，以及，这些组件中的任意两个的位置是可以互换的。隔直流电路1242、延迟电路1244、电压缩放电路1246以及滤波器1248和1249中的至少一部分可以从混叠音调消除电路1204中移除，以及，这些组件中的任意两个的位置是可以互换的。此外，包括储能模块1210/1220/1230/1240在内的任何模块都是可以互换的，以及，图12中的任意两个或更多个模块可以被组合。
此外，储能模块1230和1240的两个差分侧到放大器1290的连接可以根据储能模块1230和1240的类型进行互换。具体地，在一实施例中，储能模块1230耦接到放大器1290的正输入端，而储能模块1240耦接到放大器1290的负输入端。在另一实施例中，储能模块1230耦接到放大器1290的负输入端，而储能模块1240耦接到放大器1290的正输入端。
值得注意的是，上述隔直流电路1212/1222/1232/1242可以用任何合适的频率选择滤波器代替，储能模块1210/1220/1230/1240可以是利用任何合适的开关电容器实现的。
在图1至图12所示的实施例中，示出的放大电路具有差分结构，但本发明并不限于此，也就是说，本领域普通技术人员基于图1至图12所示的实施例将容易获知其对应的单端结构的实现，因此，本发明对单端结构的实现不再详细描述。图13是根据本发明一实施例示出的放大电路1300的示意图。如图13所示，放大电路1300包括输入端N1、电容器C1、放大器1390、反馈电容器C3、反馈电路1301和混叠音调消除电路1303，其中，反馈电路1301包括储能模块1310、隔直流电路1312、电压缩放电路1316和两个滤波器1318和1319；以及，混叠音调消除电路1303包括储能模块1330、隔直流电路1332、延迟电路1334、电压缩放电路1336以及两个滤波器1338和1339。在本实施例中，放大电路1300可以用于接收输入信号Vip以产生输出信号Vom。由于本领域技术人员在阅读了上述实施例后可以理解放大电路1300的工作原理，因此在此不再赘述其细节。
简而言之，在本发明的放大电路中，通过在放大电路的输入端和内部放大器(放大电路中所包括的放大器)的输入端之间使用混叠音调消除电路，能够消除或减少该内部放大器的反馈电路产生的混叠音调，从而可以大大提高输出信号的信号质量。此外，通过引入电压缩放电路，能够进一步减少反馈电路对输入端的扰动，且能够降低电容器的尺寸要求，从而可以具有更小的面积。
在权利要求书中使用诸如“第一”，“第二”，“第三”等序数术语来修改权利要求要素，其本身并不表示一个权利要求要素相对于另一个权利要求要素的任何优先权、优先级或顺序，或执行方法动作的时间顺序，但仅用作标记，以使用序数词来区分具有相同名称的一个权利要求要素与具有相同名称的另一个元素要素。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (13)

1.一种放大电路，其特征在于，该放大电路包括：
第一输入端，用于接收第一输入信号；
第一电容器，耦接该第一输入端；
放大器，耦接该第一电容器，用于通过该第一电容器接收该第一输入信号，以产生第一输出信号；
第一反馈电路，耦接在该放大器的第一输入端和第一输出端之间，用于根据该第一输出信号产生第一反馈信号，其中，该第一反馈电路包括第一储能模块，该第一储能模块包括第一开关电容器，以及，
第一混叠音调消除电路，耦接在该放大电路的该第一输入端和该放大器的该第一输入端之间，用于根据该第一输入信号产生第一信号，以消除或减少该第一反馈信号的混叠音调。
2.如权利要求1所述的放大电路，其特征在于，该第一混叠音调消除电路包括第二储能模块，该第二储能模块包括第二开关电容器。
3.如权利要求2所述的放大电路，其特征在于，该第二开关电容器是该第一开关电容器的副本。
4.如权利要求2所述的放大电路，其特征在于，该第一混叠音调消除电路还包括：
频率选择滤波器；
其中，该第一输入信号被该频率选择滤波器处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
5.如权利要求2所述的放大电路，其特征在于，该第一混叠音调消除电路还包括：
频率选择滤波器；以及，
延迟电路；
其中，该第一输入信号被该频率选择滤波器和该延迟电路处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
6.如权利要求2所述的放大电路，其特征在于，该第一混叠音调消除电路还包括：
频率选择滤波器；
延迟电路；以及
电压缩放电路；
其中，该第一输入信号被该频率选择滤波器、该延迟电路和该电压缩放电路处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
7.如权利要求6所述的放大电路，其特征在于，该第一反馈电路还包括电压缩放电路。
8.如权利要求6所述的放大电路，其特征在于，该第一反馈电路还包括电压缩放电路和频率选择滤波器。
9.如权利要求2所述的放大电路，其特征在于，该第二开关电容器具有比该第一开关电容器更早的采样边沿。
10.如权利要求2所述的放大电路，其特征在于，该第一混叠音调消除电路还包括：
电压缩放电路；
其中，该第一输入信号被该电压缩放电路处理以产生处理信号，以及，该第二储能模块接收该处理信号并产生该第一信号，以消除或减少该第一反馈信号的混叠音调。
11.如权利要求1所述的放大电路，其特征在于，该放大电路还包括：
第二输入端，用于接收第二输入信号；
第二电容器，耦接该第二输入端；
第二反馈电路，耦接在该放大器的第二输入端和第二输出端之间，用于根据第二输出信号产生第二反馈信号，其中，该第二反馈电路包括第三储能模块，该第三储能模块包括第三开关电容器；以及，
第二混叠音调消除电路，耦接在该放大电路的该第二输入端和该放大器的该第二输入端之间，用于根据该第二输入信号产生第二信号，以消除或减少该第二反馈信号的混叠音调；
其中，该第一输入信号和该第二输入信号构成差分信号，以及，该放大器用于通过该第一电容器和该第二电容器接收该第一输入信号和该第二输入信号，以产生该第一输出信号和该第二输出信号。
12.如权利要求11所述的放大电路，其特征在于，该第一混叠音调消除电路包括具有第二开关电容器的第二储能模块，以及，该第二混叠音调消除电路包括具有第四开关电容器的第四储能模块。
13.如权利要求12所述的放大电路，其特征在于，该第二开关电容器是该第一开关电容器的副本，以及，该第四开关电容器是该第三开关电容器的副本。
CN202210621579.8A 2021-06-16 2022-06-01 放大电路 Pending CN115483892A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163211036P 2021-06-16 2021-06-16
US63/211,036 2021-06-16
US17/751,630 US20220407476A1 (en) 2021-06-16 2022-05-23 Dc-blocking amplifier with aliasing tone cancellation circuit
US17/751,630 2022-05-23

Publications (1)

Publication Number Publication Date
CN115483892A true CN115483892A (zh) 2022-12-16

Family

ID=81975355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210621579.8A Pending CN115483892A (zh) 2021-06-16 2022-06-01 放大电路

Country Status (4)

Country Link
US (1) US20220407476A1 (zh)
EP (1) EP4106188A1 (zh)
CN (1) CN115483892A (zh)
TW (1) TWI815488B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035049A (en) * 1997-09-05 2000-03-07 Information Storage Devices, Inc. AC coupling and signal amplification using switched capacitors
US6121831A (en) * 1999-05-12 2000-09-19 Level One Communications, Inc. Apparatus and method for removing offset in a gain circuit
EP1714385A1 (en) * 2004-02-09 2006-10-25 Audioasics A/S Digital microphone
US8638165B2 (en) * 2011-06-06 2014-01-28 Qualcomm Incorporated Switched-capacitor DC blocking amplifier
US8754699B2 (en) * 2011-11-03 2014-06-17 Texas Instruments Incorporated Switched-capacitor filter
GB2565293A (en) * 2017-08-07 2019-02-13 Reid Acoustic Designs Ltd An error amplifier

Also Published As

Publication number Publication date
US20220407476A1 (en) 2022-12-22
TW202301799A (zh) 2023-01-01
EP4106188A1 (en) 2022-12-21
TWI815488B (zh) 2023-09-11

Similar Documents

Publication Publication Date Title
KR100190766B1 (ko) 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기
US6573785B1 (en) Method, apparatus, and system for common mode feedback circuit using switched capacitors
KR100393303B1 (ko) 필터 회로
CN101399550B (zh) 离散时间可编程增益adc输入电路及方法
EP1783897B1 (en) Switched-capacitor amplifier arrangement and method
JP5046622B2 (ja) サンプリングフィルタ装置
JP4372694B2 (ja) ミキサー
EP3252581A1 (en) Integrator circuit and signal processing module
TW201310898A (zh) 擬差動切換電容電路
US7323931B2 (en) System and method for operating a feedback network
EP0415080A2 (en) Device for converting unbalanced analog electric signals into fully-differential signals
EP1315290A1 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US8030991B2 (en) Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided
CN113497603B (zh) 借助于差分漂移电流感测来进行基线漂移修正的装置
CN115483892A (zh) 放大电路
WO2013032443A1 (en) Method and apparatus for converting single-ended signals into differential signals
EP3228012B1 (en) Load current compensation for analog input buffers
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
CN101764589B (zh) 滤波电路和通信设备
US6809580B2 (en) Switched capacitor filter circuit and method of fabricating the same
CN112491376B (zh) 一种无pop noise高压D类音频功放系统及其上电启动方法
KR20070046783A (ko) 평형 출력 회로 및 그것을 이용한 전자 기기
Perez-Aloe et al. Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations
JP4087228B2 (ja) スイッチトキャパシタ増幅回路および電子機器
US20240186968A1 (en) Analog offset cancellation circuit and operating method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination