JP4087228B2

JP4087228B2 - スイッチトキャパシタ増幅回路および電子機器

Info

Publication number: JP4087228B2
Application number: JP2002342439A
Authority: JP
Inventors: 浩和吉澤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2008-05-21
Anticipated expiration: 2022-11-26
Also published as: JP2004179875A

Description

【０００１】
【発明の属する技術分野】
本発明は、オフセット電圧をキャンセルするスイッチトキャパシタ増幅回路およびそれを利用した電子機器に関する。
【０００２】
【従来の技術】
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路は、オペアンプの持っているオフセット電圧を容量に蓄えることで、オフセット電圧を出力に生じないように構成されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
米国特許第４５４３５３４号明細書（第１−３項、第１図）
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路の回路構成の例を図4に示す。
【０００４】
リセットフェーズf１においてスイッチ回路123、124、125、128、129、132が閉じる。このとき容量101、102、103、104は、スイッチ回路123、124、125、129を通じて放電される。一定の時間の後、スイッチ回路123、124、125、128、129、132が開いて、リセットフェーズf１が終了する。
【０００５】
次にサンプリングフェーズf２に移る。スイッチ回路121、122、126、130、128、132が閉じる。入力端子141の電圧は容量101に、入力端子142の電圧は容量102に電荷として蓄えられる。容量101の電荷の変化分に等しいだけ容量103の電荷が変化する。同時に容量102の電荷の変化分に等しいだけ容量104の電荷が変化する。これによって、出力端子151の電圧が変化する。出力端子151の電圧は、式（１）で与えられる。
【０００６】
Vout= −（C1/C2）＊（Vin1-Vin2）・・・（１）
オペアンプの持っている入力オフセット電圧はリセットフェーズf１において容量101、102に蓄えられる。サンプリングフェーズf２のときの容量101の両端間の電位の変化分は入力端子141の電圧とスイッチ123に与えられる基準電圧の差となる。同様にサンプリングフェーズf２のときの容量102の両端間の電位の変化分は入力端子142の電圧とスイッチ124に与えられる基準電圧の差となる。したがって、容量101、102の両端間に蓄えられる電圧の変化分は、入力電圧と基準電圧の差となり、オフセット電圧は含まれない。そのため、オペアンプの持つオフセット電圧は増幅されず、キャンセルされる。
【０００７】
【発明が解決しようとする課題】
しかし従来のスイッチトキャパシタ増幅回路では、オペアンプの持つオフセット電圧はキャンセルできるものの、入力電圧それ自身がオフセット電圧をもつとき、そのオフセット電圧を増幅して出力してしまうという欠点を有していた。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために、この発明は、基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧のもつオフセット電圧をキャンセルできる構成とした。上記のように構成されたスイッチトキャパシタ増幅回路では、入力電圧のもつオフセット電圧がキャンセルされるため、出力にオフセットによる誤差を生じない。
【０００９】
また、２つの参照電圧を設けて、それら参照電圧の差が入力電圧のもつオフセット電圧と等しくなるような構成にしても、出力にオフセットによる誤差を生じない。
【００１０】
【発明の実施の形態】
スイッチトキャパシタ増幅回路は、第１の入力信号が入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、前記第１の入力端子の出力に基づいた信号が入力される第１の容量と、前記第２の入力端子の出力に基づいた信号が入力される第２の容量と、を有する。さらに、前記第１の容量の出力に基づいた信号と前記第２の出力に基づいた信号を比較し、信号を出力する演算増幅器と、前記第１の容量に電荷を供給する第１の参照電圧が印加される第１の参照電圧端子と、前記第２の容量に電荷を供給する第１の参照電圧が印加される第２の参照電圧端子と、を有する。そして、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧の一方又は両方を調整することを特徴とする。
【００１１】
さらに、本願発明にかかるスイッチトキャパシタ増幅回路において、前記第１の参照電圧は温度特性を有し、前記第１の入力端子と前記第２の入力端子間のオフセット電圧が温度特性を有する場合に、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧は温度特性を設定することを特徴とする。
【００１２】
本願発明の電子機器は、スイッチトキャパシタ増幅回路を有することを特徴とする。
【００１３】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。図1は、この発明によるスイッチトキャパシタ増幅回路の構成図の一例である。
【００１４】
リセットフェーズf１においてスイッチ回路123が閉じ、容量101は参照電圧111に接続され、スイッチ回路124が閉じ、容量102は参照電圧112に接続される。同時にスイッチ回路125、129が閉じ容量103、104は電荷が放電される。一定の時間の後、スイッチ回路123、124、125、129が開いて、リセットフェーズf１が終了する。
【００１５】
リセットフェーズf１の間に、容量101に蓄えられた電荷は、式（２）で与えられる。
【００１６】
q=C1*VREF1・・・（２）
また、容量102に蓄えられた電荷は、式（３）で与えられる。
【００１７】
q=C1*VREF2・・・（３）
次に、サンプリングフェーズf２に移る。スイッチ回路121、122、126、130、128、132が閉じる。入力端子141の電圧は容量101に、入力端子142の電圧は容量102に電荷として蓄えられる。容量101の電荷の変化分に等しいだけ容量103の電荷が変化する。同時に容量102の電荷の変化分に等しいだけ容量104の電荷が変化する。これによって、出力端子151の電圧が変化する。
【００１８】
サンプリングフェーズf２において容量101に蓄えられた電荷は、式（４）で与えられる。
【００１９】
q=C1*Vin1・・・（４）
また、容量102に蓄えられた電荷は、式（５）で与えられる。
【００２０】
q=C1*Vin2・・・（５）
したがって、リセットフェーズf１からサンプリングフェーズf２に変わった後の容量101の電荷量の変化分は、式（６）で与えられる。
【００２１】
Δq=C1*(Vin1-VREF1)・・・（６）
さらに、容量102の電荷量の変化分は、式（７）で与えられる。
【００２２】
Δq=C1*(Vin2-VREF2)・・・（７）
入力端子141の電圧Vin1が、信号電圧Vinpとオフセット電圧Vosから成り、入力端子142の電圧Vin2が信号電圧Vinnのみから成るとき、出力端子151の電圧は、

で与えられる。
【００２３】
Vos= VREF1−VREF2となるように、VREF1、VREF2を調整することで、
Vout = −（C1/C2）＊（Vinp−Vinn）・・・（９）
となり、入力信号Vin1のもつオフセット電圧Vosをキャンセルすることができる。
このように本発明の回路方式では、入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。この例では、２つの参照電圧111、112を用いているが、図2、図3に示すように２つの参照電圧のうちの１つを基準電圧に置き換えて、１つの参照電圧と、基準電圧の差を用いて入力電圧の持つオフセット電圧をキャンセルすることが可能である。
【００２４】
たとえば、図3の例では、出力端子151の電圧は、式（１０）で表される。
【００２５】
Vout = −（C1/C2）＊{（Vinp−Vinn）+ (Vos−VREF)}・・・（１０）
参照電圧111をVosと等しくなるように調整することで、式（１１）のようになる。
【００２６】
Vout = −（C1/C2）＊（Vinp−Vinn）・・・（１１）
これにより、入力信号Vin1のもつオフセット電圧Vosをキャンセルすることができる。ここで言う基準電圧は、通常アナロググラウンドと呼ばれるものであり、他のスイッチにも接続されている。出力電圧はこの基準電圧を中心にして、振幅する。上述した例では、説明を簡単にするため、基準電圧を0Vとして計算を行っている。
【００２７】
図1のように２つの参照電圧を持つことの利点を以下に示す。たとえば、参照電圧の１つを、温度特性をもたない参照電圧とし、他の参照電圧を、温度特性をもつ参照電圧とする。このようにすることで、入力電圧のオフセット電圧が温度特性をもつ場合、温度特性をもつ参照電圧を用いて、入力電圧のオフセット電圧が温度特性をキャンセルし、温度特性をもたない参照電圧を用いて、入力電圧のオフセット電圧の絶対値を合わせこむことができるようになる。
【００２８】
図５は、本発明のスイッチトキャパシタ増幅回路の構成図である。図１と差動増幅器１００の構成が異なる以外は同様の動作をする。このように、図5に示すような2入力2出力を持つ完全差動回路においても、実施することができる。
【００２９】
図6の回路は、スイッチトキャパシタ増幅回路を2段構成にし、2段目でオフセットキャンセルを行っている例である。出力端子１５２が、図１の入力端子Ｖｉｎ１に相当し、出力端子１５３が、図１の入力端子Ｖｉｎ２に相当する。出力端子１５２、１５３以降の信号の伝達は、図１と同様である。これにより、スイッチトキャパシタ増幅回路が2段構成であっても、有効に入力信号に含まれたオフセット電圧の影響を低減できる。
【００３０】
また、この実施例に示した回路はスイッチトキャパシタ増幅回路の一例であり、他の形式のスイッチトキャパシタ増幅回路においても、実施することが可能である。
【００３１】
入力電圧に含まれるオフセット電圧の値があらかじめわかっており、一定の場合は参照電圧は、固定電圧でもよいが、入力電圧に含まれるオフセット電圧の値が不明の場合は、参照電圧を入力電圧のオフセット電圧に合わせて調整できる可変電圧とすることで、出力電圧を見ながらオフセット電圧の調整を行うことが可能である。
【００３２】
本願発明にかかる電子機器は、以上のような、スイッチトキャパシタ回路を有することにより、より有効な動作が可能となる。
【００３３】
【発明の効果】
入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。
【図面の簡単な説明】
【図１】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図２】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図３】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図４】従来のスイッチトキャパシタ増幅回路の構成図である。
【図５】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図６】本発明のスイッチトキャパシタ増幅回路の構成図である。
【符号の説明】
１００演算増幅器
１０１、１０２、１０３、１０４、１０５、１０６容量
１１１、１１２参照電圧
１２１、１２２、１２３、１２４、１２５、１２６、１２７スイッチ回路
１２８、１２９、１３０、１３１、１３２スイッチ回路
１４１、１４２入力端子
１５１、１５２、１５３出力端子

Claims

演算増幅器と、
前記演算増幅器の第１の入力端子に一端がそれぞれ接続される第１、第２の容量及び第１のスイッチ回路と、
前記演算増幅器の第２の入力端子に一端がそれぞれ接続される第３、第４の容量及び第２のスイッチ回路と、
前記第１の容量の他端に、一端が接続される第３、第４のスイッチ回路と、
前記第３の容量の他端に、一端が接続される第５、第６のスイッチ回路と、
前記第３のスイッチ回路の他端に接続される第 1 の参照電圧と、
前記第５のスイッチ回路の他端に接続される第２の参照電圧と、
前記第２の容量の他端に、一端が接続される第７、第８のスイッチ回路と、
前記第４の容量の他端に、一端が接続される第９、第１０のスイッチ回路と、
前記第１のスイッチ回路の他端に接続される第１１のスイッチ回路及び第５の容量と、
前記第２のスイッチ回路の他端に接続される第１２のスイッチ回路及び第６の容量と、を有し、
前記第５の容量の他端と前記第７のスイッチ回路の他端は前記演算増幅器の出力端子に接続され、
前記第８、９、１０、１１及び１２のスイッチ回路の他端は接地され、
前記第４及び第６のスイッチ回路の他端を入力端子とすることを特徴とするスイッチトキャパシタ増幅回路。
前記第１の参照電圧は接地電圧であることを特徴とする請求項１に記載のスイッチトキャパシタ増幅回路。
前記第２の参照電圧は接地電圧であることを特徴とする請求項１に記載のスイッチトキャパシタ増幅回路。
前記第１の参照電圧または前記第２の参照電圧は温度特性を有し、
前記第１の入力端子と前記第２の入力端子間のオフセット電圧が温度特性を有する場合に、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧または前記第２の参照電圧は温度特性を設定することを特徴とする請求項１に記載のスイッチトキャパシタ増幅回路。
請求項１から４のいずれかに記載のスイッチトキャパシタ増幅回路を有することを特徴とする電子機器。